JP2005265744A - ピーク電圧検出回路および電子機器検査装置 - Google Patents

Abstract

【課題】交流信号のピーク電圧を検出するピーク電圧検出回路において、簡易な構成で、高速に繰り返えされる信号のピークレベルを精度よく検出できるようにする。
【解決手段】検波回路３０の出力を、帰還部４０を利用してコンパレータ１６に帰還させるフィードバック構成とすることで、ダイオード３４の順方向電圧などの影響を受けることなく高精度にピーク値を検出できる。コンパレータ１６は、検波回路３０から帰還された電圧を比較電圧とし入力信号Ｖinと比較する。コンパレータ１６の後段に分周回路１８を設け、コンパレータ１６の比較結果を分周することで、レベル変換回路２１や検波回路３０に供給される信号を入力信号Ｖinの周波数より低い周波数の信号に変換する。周波数を入力信号Ｖinの周波数よりも低い周波数に変換してからピーク電圧を検出することで、高速の繰返し信号のピークレベルを測定する場合の、検知動作の速度の問題を解消する。【選択図】図２

Description

本発明は、ピーク電圧検出回路および電子機器検査装置に関する。より詳細には、高速で繰り返し（間欠）発生する交流信号のピーク電圧を検出する仕組みの改善に関する。

電子回路を備えた電子機器の動作状態や故障の有無などを検査するに際して、電子回路の試験点から発せられる被検査信号のピーク電圧を検出するピーク電圧検波回路を用いる仕組みが、たとえば特許文献１，２に提案されている。

特開平０６−２３００８１号公報 特開平０６−２３００７８号公報

しかしながら、近年では、ＩＣ（Integrated Circuit；半導体集積回路）の高精度化、多機能化、高速化が進み、動作スピードが３００ＭＨｚを超えるものが多くなってきており、ＩＣの動作を保証するテストの一部として動作スピードが３００ＭＨ以上の信号のピークレベルを精度よく測る必要が生じている。

上記特許文献１，２に提案されている仕組みにおいて使用しているピーク電圧検波回路は、ダイオードを整流素子として使用し被検査信号のピーク電圧を検出する単純な回路構成のものであり、高速な繰返し信号を検出する上では、整流素子としてのダイオードの応答速度が検出スピードの制約となる問題がある。すなわち、高速周波数の交流信号のピークレベルを検出する上では、高速動作可能な整流素子が必要となる。以下、この点について説明する。

図１３は、従来のピーク電圧検出回路図の一構成例を示した図である。このピーク電圧検出回路９００は、特許文献１，２に提案されている構成と若干異なるが、ダイオードを整流素子として使用し被検査信号のピーク電圧を検出する単純な回路構成である点では共通する。

なお、この図１３に示す回路構成に類似するものとしては、たとえば、非特許文献１〜３にも記載されている。

テキサスインスツルメンツ社、リニアサーキットデータブック（１９８６）、電圧比較器LM111/211/311、P7-34、図２４．正極性ピーク検出回路 DAVID JOHNSON AND ASSOCIATES、"PEAK DETECTOR CIRCUIT"、［online］、［平成16年2月26日検索］、インターネット＜URL:http://www.discovercircuits.com/PDF-FILES/peakdet1.pdf＞ National Semiconductor，"LMV331 Single / LMV393 Dual / LMV339 Quad General Purpose, Low Voltage, TinyPack Comparators"、［online］、［平成16年2月26日検索］、インターネット＜URL:http://www.iec.uia.mx/manuales/dos/comparadores/LMV331.pdf；特に7/21ページ＞

図１３に示すピーク電圧検出回路９００は、入力端子９０３に入力される入力信号Ｖinを所定の比較電圧と比較し、ローレベル“Ｌ”＝０Ｖ、ハイレベル“Ｈ”＝３．３Ｖの比較結果を出力する電圧比較回路としてのコンパレータ９１６と、コンパレータ９１６から出力された出力信号の正ピークを検波する検波回路９３０と、検波回路９３０から出力された直流電圧（検波電圧）をバッファしてコンパレータ９１６の比較電圧として供給する入力インピーダンスの十分大きい非反転アンプ（バッファアンプ）９４２とを備えている。非反転アンプ９４２の出力側である測定端子９０５の検波電圧は、コンパレータ９１６の反転入力端子（−）に帰還され、コンパレータ９１６の比較電圧となる。

検波回路９３０は、抵抗素子９３２および整流素子としてのダイオード９３４からなる直列回路と、ダイオード９３４のカソード端子と接地との間に接続されたコンデンサ９３６および抵抗素子９３８からなる並列回路を有して構成されている。

図１４は、図１３に示したピーク電圧検出回路９００の動作を説明する図である。コンパレータ９１６の入力端子３に、たとえば平均電圧０ボルトの繰返周期をもつ入力信号Ｖinが入力すると、コンパレータ９１６は、非反転入力端子（＋）に入力される入力信号Ｖinと、その比較（反転）側の入力端子（反転入力端子（−））の初期電圧と比較する。

このとき、比較電圧はほぼ０ボルトとなっているため、入力が０ボルト以上の期間、コンパレータ９１６の出力は“Ｈ”＝３．３Ｖとなり、抵抗素子９３２を介してダイオード９３４に電流が流れコンデンサ９３６をチャージする。

次に、入力信号Ｖinのレベルがコンパレータ９１６の比較電圧より下がった期間、コンデンサ９３６の出力は“Ｌ”となり、ダイオード９３４に逆バイアスがかかり、コンデンサ９３６のチャージが止まり、抵抗素子９３８を介してディスチャージが始まる。

ここで、抵抗素子９３２の抵抗値に対してダイオード９３４の順方向抵抗値が十分小さく、また抵抗素子９３２の抵抗値に対して抵抗素子９３８の抵抗値が十分大きいと仮定すると、チャージ時定数Ｔ１は、Ｔ１≒Ｒ３＊Ｃ３となる。また、ディスチャージ時定数Ｔ２は、Ｔ２≒Ｒ４＊Ｃ３となる。

前記の各値の条件から、チャージ時定数Ｔ１に対しディスチャージ時定数Ｔ２が十分大きいので、入力信号Ｖinが連続的に入力されると、コンパレータ９１６の比較電圧は徐々に上がって行き、やがて入力信号Ｖinのピーク値とほぼ同じレベルに達する。この状態では、チャージによる微小電圧増加分とディスチャージによる微小電圧減少分が平衡し、比較電圧はほぼ同じレベル（ピークレベル）を保持する。よって、測定端子９０５に直流電圧計を接続して測定することで、入力信号Ｖinのピークレベルが得られる。

ここで、高速周波数の交流信号のピークレベルを検出する際には、ダイオード９３４を通してコンデンサ９３６にチャージし、ダイオード９３４がオフ時にディスチャージする動作をしなければならず、ダイオード９３４が高速周波数に追従する必要がある。すなわち、高速周波数の交流信号のピークレベルを検出する上では、高速動作可能な整流素子が必要である。

加えて、帰還構成とした場合、コンパレータ９１６の“Ｈ”レベルに着目すると、“Ｈ”レベルは入力ピーク電圧とダイオード９３４の順方向バイアス電圧によるロス分を加算した値よりも高くなければならない。したがって、入力ダイナミックレンジの確保のため、通常コンパレータは出力レベルが十分大きいＴＴＬ（Transistor-Transistor Logic）またはＣＭＯＳ（Complementary Metal-oxide Semiconductor）ロジックに対応したものが使用されるが、この種のコンパレータの動作スピードには自ずと限界がある。たとえば現状では、大方１００ＭＨｚ程度までとなっている。このため、１００ＭＨｚを超える高速な繰返し信号のピークレベルを検出できない難点がある。

高速の繰返し信号のピークレベルまたはボトムレベルを精度よく測定するために、たとえば高速動作のＥＣＬ（Emitter Coupled Logic ）レベル出力のコンパレータを使用するなど、コンパレータの動作スピードを改善することが考えられる。こうすることで、高速な繰返し信号のピークレベルを検出できるようになる。

しかしながら、ＥＣＬの論理レベルは通常“High level”が−０．８Ｖ、“Low level”が−１．８Ｖ（−２Ｖ、５０Ω終端）であり、論理振幅が小さいため、入力信号レベルに追従する比較電圧を得るためレベル変換回路が必要となるが、このレベル変換回路の動作速度が問題となる。つまり、ＥＣＬデバイスを使用することで高速動作対応を図り、整流素子を高速対応のものにしたとしても、入力信号のピーク電圧やボトム電圧を検出する周波数応答特性は、レベル変換回路の周波数応答特性帯域でほぼ確定してしまう。

このように、今日では、部品の動作速度を改善することで、高速な繰返し信号のピークレベルを検出できるようにすることには限界があり、他の側面からの改善手法が必要である。その一例としては、たとえば、特許文献３〜５に記載の仕組みがある。

特許第３０７４９５３号公報 特開平１０−６２４５４号公報 特開平１０−３８９３０号公報

たとえば、特許文献３に記載の仕組みは、ラッチングコンパレータで入力信号の比較およびを保持を行なうことで、基準クロック以上の周波数をもつ入力信号のピーク検出も確実に行なえるようにしている。

また特許文献４に記載の仕組みは、入力アナログ信号がＤＡ変換器（ＤＡＣ）の出力信号より大きい場合に電圧比較器から出力信号を発生して制御手段に入力し、この制御手段により電圧比較器の出力信号をカウンタのクロック入力信号と同期を取るようにし、制御手段の出力信号がクロック入力信号を有効とするときにカウンタがカウント・アップし、ＤＡ変換器の出力信号の電圧が入力アナログ信号の電圧を越えると、カウンタのカウント動作を停止するようにすることで、カウンタの動作クロック入力信号より高い周波数の入力アナログ信号でのピーク電圧検出ができるようにしている。

しかしながら、これら特許文献３，４に記載の仕組みは、クロック信号やＤＡ変換器（ＤＡＣ）などを用いた複雑な回路が必要であり、回路構成規模が大きくなる難点がある。

また、特許文献５に記載の仕組みは、入力信号Ｖinの正ピークをスイッチしてチャージ用コンデンサに充電するスイッチ用ダイオードを設け、スイッチ用ダイオードで検出した正ピーク電圧を充電するチャージ用コンデンサを設け、チャージ用コンデンサに充電したピーク検出信号をオペアンプの正入力端に供給し、オペアンプの正入力端と負電源（−Ｖss）端間に、スイッチ用ダイオードを順方向に微少バイアス電流を与えるバイアス印加手段を設け、オペアンプの出力端と負入力端間に補償用ダイオードを設けて接続し、負入力端と負電源（−Ｖss）端間に補償用ダイオードを順方向にバイアスするバイアス印加手段を設けるようにしている。

この特許文献５に記載の構成によれば、各バイアス印加手段の両端の電位差は常に同じにでき、これにより両ダイオードの電圧降下は、検出する如何なるピーク電圧の変化に対しても常に等しくする利点を有し、ダイオードに伴うピーク検出誤差の発生要因が解消され、ピーク検出精度が向上する効果が得られ、ピーク電圧変化依存要因を解消できる利点が得られ、この結果、高速ピークパルスに対応可能な精度のよいピーク電圧検出回路が実現できる。

しかしながら、この特許文献５に記載の仕組みでは、入力バイアス電流が流れるため、トランジェント動作時、２個のダイオード間のオフセットが発生するため、検出されるピーク電圧の検知精度が劣るという問題がある。

本発明は、上記事情に鑑みてなされたものであり、高速な繰返し信号のピークレベルを検出できるピーク電圧検出回路の新たな仕組みを提案することを目的とする。好ましくは、簡易な構成であり、また検出されるピーク電圧の検知精度が良好な仕組みを提案することを目的とする。

本発明に係るピーク電圧検出回路は、入力信号の周波数をより低い周波数の信号に変換する周波数変換部と、周波数変換部から出力された低周波数信号に基づいて、入力信号のピーク電圧に対応した直流電圧を取得する検波回路とを備えるものとした。

本発明に係る電子機器検査装置は、本発明に係るピーク電圧検出回路と同様の構成を備えたものであって、電子回路の試験点から発せられる被検査信号の周波数をより低い周波数の信号に変換する周波数変換部と、周波数変換部から出力された低周波数信号に基づいて、被検査信号のピーク電圧に対応した直流電圧を取得する検波回路と、検波回路から出力された直流電圧を読み取る電圧計とを備えるものとした。

本発明に係るピーク電圧検出回路および電子機器検査装置の何れも、検波回路に供給される被検波信号の周波数を入力信号の周波数よりも低い周波数に変換してからピーク電圧を検出するように回路構成の工夫をすることで、検知動作の速度の問題を解消する。たとえば、入力信号の周波数を１／Ｎ分周しレベル変換回路や検波回路（特に整流素子）が動作する周波数まで下げることによって、簡単な回路構成で高速の繰返し信号のピークまたはボトムレベルを測定できるようにする。

また従属項に記載された発明は、本発明に係るピーク電圧検出回路および電子機器検査装置のさらなる有利な具体例を規定する。

たとえば、周波数変換部を、入力信号と検波回路から出力された直流電圧に応じた信号とを比較する電圧比較回路と、電圧比較回路から出力された比較信号を分周する分周回路とで構成するのがよい。こうすることで、ロジックレベルの回路にて周波数変換部を構成でき、コンパクトな回路構成にできる。

また、検波回路から出力された直流電圧に対応した電圧を周波数変換部に帰還する帰還部をさらに備えたものとするのがよい。ピーク電圧検出回路の全体構成をフィードバック構成とすれば、検波回路やその他の回路の影響を受けることなく、高精度にピーク値を検出することができる。

なお、フィードバック構成とする場合、入力信号の平均電圧レベルやピークレベルによっては回路動作が起動しない、あるいは安定した動作にならないなどの不具合を生じ得る。このような問題を避けるには、たとえば、検波回路をチャージ動作からディスチャージ動作へと切り替える検波回路動作モード変更部をさらに備えるとよい。あるいは、電圧比較回路における初期の比較電圧を、前記入力信号のピークレベルとボトムレベル内に設定する初期基準電圧設定部をさらに備えるとよい。

本発明に係るピーク電圧検出回路および電子機器検査装置によれば、入力信号や被検査信号の周波数を低周波数に変換してからピーク電圧を検出するように回路構成上の工夫を施した。すなわち、回路構成の側面から、ピーク電圧検出の動作速度の問題を解決するようにした。

これにより、たとえば、入力信号の周波数を１／Ｎ分周しレベル変換回路や検波回路が動作する周波数まで下げることによって、簡単な回路構成で高速の繰返し信号のピークまたはボトムのレベルを測定できる。

以下、図面を参照して本発明の実施形態について詳細に説明する。先ず、以下に述べる実施形態で用いる、入力信号Ｖinに関わる用語について説明する。

図１は、後述する各実施形態のピーク電圧検出回路に入力される交流信号（入力信号Ｖin）の一例を示す図である。ピーク電圧検出回路には、ボトムレベルＶbtおよびピークレベルＶpkの間で、ある平均電圧Ｖavをもった繰返周期の入力信号Ｖinが印加される。たとえば、繰返周期Ｆinが１ＧＨｚであるものとする。

ここで、入力信号Ｖinの極性としては、図１（Ａ）に示すように、ボトムレベルＶbtおよびピークレベルＶpkがともに接地レベル（ＤＣ０ボルト）に対して正極性側となる正極性信号の場合がある。この場合、接地レベルに対して正極性側において、より高レベルのピークレベルを正ピークと称し、より低レベルのピークレベルを負ピークもしくはボトムレベルと称する。極性と合わせていう場合は、それぞれ正極性信号の正ピーク、正極性信号の負ピークもしくはボトムレベルと称する。

また、入力信号Ｖinの極性としては、図１（Ｂ）に示すように、ボトムレベルＶbtおよびピークレベルＶpkがともに接地レベル（ＤＣ０ボルト）に対して負極性側となる負極性信号の場合がある。この場合、接地レベルに対して負極性側において、負電圧としてより高レベルのピークレベルを正ピークと称し、より低レベルのピークレベルを負ピークもしくはボトムレベルと称する。極性と合わせていう場合は、それぞれ負極性信号の正ピーク、負極性信号の負ピークもしくはボトムレベルと称する。

また、入力信号Ｖinの極性としては、図１（Ｃ）に示すように、接地レベル（ＤＣ０ボルト）を挟んで２つのピークレベルが存在する中間極性信号の場合がある。この場合、接地レベルに対して正極性側に存在するピークレベルを正ピークと称し、接地レベルに対して負極性側に存在するピークレベルを負ピークもしくはボトムレベルと称する。極性と合わせていう場合は、それぞれ中間極性信号の正ピーク、中間極性信号の負ピークもしくはボトムレベルと称する。

以下の説明においては、特段の断りがない限り、入力信号Ｖinは、図１（Ａ）に示すように、ボトムレベルＶbtおよびピークレベルＶpkがともに接地レベル（ＤＣ０ボルト）に対して正極性側となる正極性信号の場合であるものとして説明する。

図２は、本発明に係るピーク電圧検出回路の第１実施形態の構成例を示す回路ブロック図である。この第１実施形態のピーク電圧検出回路１は、接地レベルに対して正極性側において、高レベルのピークレベル（正ピーク）を検出する機能と低レベル側のピークレベル（負ピーク／ボトムレベル）を検出する機能を備えたものである。以下、このような両方のピークレベルを検出する機能を備えた構成を特にピーク／ボトム検出回路と称する。

＜第１実施形態＞
図２は、本発明に係るピーク電圧検出回路の第１実施形態の構成例を示す回路ブロック図である。この第１実施形態のピーク電圧検出回路１は、接地レベルに対して正極性側において、高レベルのピークレベル（正ピーク）を検出する機能と低レベル側のピークレベル（負ピーク／ボトムレベル）を検出する機能を備えたものである。以下、このような両方のピークレベルを検出する機能を備えた構成を特にピーク／ボトム検出回路と称する。

図２に示すように、ピーク／ボトム検出回路として構成されるピーク電圧検出回路１は、入力信号Ｖinの周波数をより低い周波数の信号に変換する周波数変換部１０と、周波数変換部１０から出力された信号に基づいて、入力信号Ｖinのピーク電圧に対応した被検波電圧を取得し後段に供給する被検波電圧取得部２０と、被検波電圧取得部２０から出力された被検波電圧を検波することで、入力信号Ｖinのピーク電圧に対応した直流電圧を取得する検波回路３０とを備えている。

またピーク電圧検出回路１は、検波回路３０から出力された直流電圧に対応した電圧を周波数変換部１０に帰還する帰還部４０と、周波数変換部１０や帰還部４０において使用する初期の比較電圧を、入力信号Ｖinのピークレベルとボトムレベル内に設定する初期基準電圧設定部８０とを備えている。

交流信号である入力信号Ｖinを直流信号に変換するピーク電圧検出回路の全体構成をフィードバック構成としたことで、検波用の整流素子（ダイオード）の順方向の電圧降下やその他の回路の影響を受けることなく、高精度にピーク値を検出することができる。

周波数変換部１０は、入力端子３に入力される入力信号Ｖinと検波回路３０から出力され帰還部４０を介してフィードバックされた検波回路３０で取得された直流電圧に応じた信号とを比較する電圧比較回路としてのコンパレータ１６と、コンパレータ１６から出力された比較信号の周波数を１／Ｎ分周するＥＣＬロジック動作の分周回路１８とを有して構成されている。

周波数変換部１０を、コンパレータ１６と分周回路１８とで構成することで、ロジックレベルの回路にて周波数変換部を構成でき、概ねコンパクトに構成できる利点がある。

たとえば、第１実施形態において、コンパレータ１６としては、高速動作のＥＣＬ（Emitter Coupled Logic ）レベル出力をもつものを使用する。このコンパレータ１６の非反転入力端子（＋）が、ピーク電圧検出回路１の入力端子３に接続されている。コンパレータ１６の反転入力端子（−）が、測定端子５として機能する。

分周回路１８も高速動作のＥＣＬレベル動作が可能でＥＣＬレベル出力をするものを使用する。この分周回路１８の分周比は、入力パルスＰ２の周波数を、次段のレベル変換回路２１や検波回路３０が動作するスピード以下になるように設定する。入力信号Ｖinの周波数を低周波数に変換することで、入力信号のピーク電圧やボトム電圧を検出する周波数応答特性が、レベル変換回路の周波数応答特性帯域で確定してしまう現象を解消する。

分周回路１８の後段に配される被検波電圧取得部２０は、入力信号Ｖinのピークレベル電圧やボトムレベル電圧に対応した被検波電圧ＶＰ６を取得し、この取得した被検波電圧ＶＰ６を検波回路３０に供給するものである。第１実施形態においては、この被検波電圧取得部２０として、レベル変換回路２１を設けている。

第１実施形態において、被検波電圧取得部２０として機能するレベル変換回路２１は、抵抗素子２３およびコンデンサ（キャパシタ素子）２４を有する微分回路２２と、ＴＴＬ（Transistor Transistor Logic）レベル出力またはＣＭＯＳ（Complementary Metal-oxide Semiconductor）ロジックレベル出力をもつコンパレータ（電圧比較器）２６と、コンパレータ１６の比較基準電圧ＶＰ５を設定する基準電圧源２８とを有していいる。

このレベル変換回路２１は、コンパレータ１６や分周回路１８として、ＥＣＬデバイスを用いていることに対応して設けたものである。すなわち、ＥＣＬデバイスは、論理振幅が小さいため、入力信号Ｖinの振幅レベルに追従する比較電圧を得るため、レベル変換回路２１などの被検波電圧取得部２０が必要となる。

またピーク電圧検出回路１は、コンパレータ２６の後段に、被検波電圧取得部２０から出力される信号に基づいて、交流（ＡＣ；Alternating Current ）信号である入力信号Ｖinのピーク電圧に対応した直流（ＤＣ；Direct Current）電圧を取得する検波回路３０を備える。本実施形態の構成においては、検波回路３０は、コンパレータ１６からされた出力パルスＰ６の高レベル側のピークレベルを検出するように構成されている。

本実施形態において、検波回路３０は、抵抗素子３２およびダイオード３４からなる縦続回路３１とコンデンサ３６と、抵抗素子３８とを有している。縦続回路３１は、抵抗素子３２の入力側がコンパレータ１６の出力と接続され、その出力側がダイオード３４のアノード端子と接続され、ダイオード３４のカソード端子が、非反転アンプ４２の非反転入力端子（＋）に接続されている。またコンデンサ３６は、非反転アンプ４２の非反転入力端子（＋）すなわちダイオード３４のカソード端子側と接地との間に配されている。

なお、後述するように、ピーク検波としては、検波回路３０の出力直流電圧を非反転アンプ４２を介してコンパレータ１６にフィードバックすることで、入力信号Ｖinの高レベル側のピークレベル電圧を検知でき、検波回路３０の出力直流電圧を反転アンプ５０を介してコンパレータ１６にフィードバックすることで、入力信号Ｖinの低レベル側のピークレベル（ボトムレベル）電圧を検知できる。

検波回路３０のチャージ時定数は、概ね抵抗素子３２の抵抗値とコンデンサ３６の容量値との積で決まり、ディスチャージ時定数は、概ねコンデンサ３６の容量値と抵抗素子３８の抵抗値との積で決まり、従来例と同様に、チャージ時定数Ｔ１に対しディスチャージ時定数Ｔ２が十分大きく設定される。

検波回路３０の後段に配される帰還部４０は、入力インピーダンスの十分大きいオペアンプで構成されバッファアンプ（緩衝増幅回路）として機能する増幅率が“１”の非反転アンプ（増幅回路）４２と、非反転アンプ４２の電圧値を入力電圧の平均値に対し反転させる、所定の増幅率に設定された反転アンプ（増幅回路）５０とが縦続接続されている。

非反転アンプ４２の非反転入力端子（＋）には抵抗素子３８の一方が接続され、その抵抗素子３８の他方は、反転アンプ５０の非反転入力端子（＋）に接続されるとともに、積分回路８２の抵抗素子８３とコンデンサ８４との接続点である初期比較電圧設定点Ｐ８に接続されている。

なお、本実施形態では、非反転アンプ４２の増幅率を“１”としているが、必要に応じて、増幅率を“１”以上にしてもよい。

反転アンプ５０は、オペアンプ５２と、増幅率を設定する素子として、オペアンプ５２の反転入力端子（−）の入力側に配された抵抗素子５４と、反転入力端子（−）と出力端子との間に配された抵抗素子５６とを有している。反転アンプ５０の増幅率は抵抗素子５４，５６の比で決まり、本実施形態では、その抵抗比を“１”すなわち増幅率を“−１”とする。なお、本実施形態では、反転アンプ５０の増幅率を“−１”としているが、必要に応じて、増幅率の絶対値を“１”以上にしてもよい。

検波回路３０の出力電圧ＶＰ７を直接にコンパレータ１６の比較電圧ＶＰ１１としてフィードバックさせるのではなく、非反転アンプ４２を介してフィードバックさせることで、ピークレベル検出時のフィードバック系統が、検波回路３０のチャージ時定数Ｔ１とディスチャージ時定数Ｔ２に影響を与えないようにし、入力信号Ｖinのピークレベル検知性能を高めるようにしている。

同様に、検波回路３０の出力電圧ＶＰ７を直接にコンパレータ１６の比較電圧ＶＰ１１としてフィードバックさせるのではなく、反転アンプ５０を介してフィードバックさせることで、ボトムレベル検出時のフィードバック系統が、検波回路３０のチャージ時定数Ｔ１とディスチャージ時定数Ｔ２に影響を与えないようにし、入力信号Ｖinのボトムレベル検知性能を高めるようにしている。

さらに帰還部４０は、スイッチ６２，６４を有し、非反転アンプ４２および反転アンプ５０の何れか一方から出力された直流電圧を周波数変換部１０（具体的にはコンパレータ１６）に供給する選択回路６０を備えている。

この選択回路６０は、非反転アンプ４２および反転アンプ５０それぞれの出力と比較電圧間とを選択し帰還、接続するためのものであるとともに、選択回路６０内のスイッチを切り替えることで、入力信号Ｖinにおける高レベルのピークレベル（正ピーク）や低レベルのピークレベル（ボトムレベル；負ピーク）を測定する際の切替回路として機能するようになっている。

たとえば、スイッチ６２は、高レベルのピークレベルを検出（以下単にピーク検出という）するためのものであり、一方の端子（入力端子）６２ａが、非反転アンプ４２の出力端子と接続され、他方の端子（出力端子）６２ｂが、コンパレータ１６の反転入力端子（−）に接続されている。

一方、スイッチ６４は、低レベルのピークレベルを検出（以下単にボトム検出という）するためのものであり、一方の端子（入力端子）６４ａが、反転アンプ５０の出力端子と接続され、他方の端子（出力端子）６４ｂが、コンパレータ１６の反転入力端子（−）に接続されている。

このように、切替回路として機能する選択回路６０を設けることで、初期基準電圧設定部８０（積分回路８２）、周波数変換部１０（コンパレータ１６と分周回路１８）、被検波電圧取得部２０（レベル変換回路２１）、検波回路３０、帰還部４０のうちの非反転アンプ４２および反転アンプ５０からなる検出回路本体２を共通に使用しつつ、入力信号Ｖinにおける高レベルのピークレベル測定と低レベルのピークレベル（ボトムレベル）測定とを行なうことができ、ピークレベル測定とボトムレベル測定とにそれぞれの回路を設ける場合に比べてコンパクトな回路構成にすることができる。

なお、入力信号Ｖinにおける高レベルのピークレベル測定および低レベルのピークレベル（ボトムレベル）測定の何れか一方のみの構成でよい場合には、選択回路６０を備える必要はない。

ピーク電圧検出回路１の入力側に配された初期基準電圧設定部８０は、入力端子３に入力される信号に基づいて初期比較電圧を取得するものであり、第１実施形態の初期基準電圧設定部８０の機能部としては、抵抗素子８３およびコンデンサ（キャパシタ素子）８４を有し、入力端子３に入力される信号レベルを平均値化する積分回路８２を有している。この積分回路８２の時定数、すなわち抵抗素子８３とコンデンサ８４との各値の積は、入力信号Ｖinの周波数Ｆの周期Ｔに対して十分大きいものに設定する。

＜ピーク検出動作の説明＞
図３および図４は、図２に示したピーク電圧検出回路１における、高レベルのピークレベルを検出する機能の動作（ピーク検出動作）を説明するタイミングチャートである。ピーク検出動作時には、選択回路６０のスイッチ６２をオン（閉じた状態）にし、スイッチ６４をオフ（開いた状態）にする。

図１に示した入力信号Ｖinが入力端子３に入力すると、積分回路８２は、この平均電圧Vavを持った繰返周波数Ｆinの入力信号Ｖinを積分するので、抵抗素子８３とコンデンサ８４との接続点（初期比較電圧設定点Ｐ８）に平均電圧値Ｖavが得られる。

入力信号Ｖinが入力端子３に入力した直後は、検波回路３０の出力はなく、また積分回路８２の接続点（初期比較電圧設定点Ｐ８）の平均電圧値Ｖavが抵抗素子３８を介して非反転アンプ４２の正転入力端子（＋）に入力されバッファされた後にスイッチ６２の入力端子６２ａに供給されるので、スイッチ６２の入力端子６２ａ側すなわち非反転アンプ４２の出力点Ｐ９や、スイッチ６２の出力点Ｐ１１すなわちコンパレータ１６の反転入力端子（−）に入力される比較電圧ＶＰ１１は、接続点（初期比較電圧設定点Ｐ８）の平均電圧値Ｖavとほぼ同じになる。

コンパレータ１６は、このコンパレータ１６の反転入力端子（−）の比較電圧ＶＰ１１と比較するが、入力信号Ｖinが入力端子３に入力した直後は、対象の比較電圧ＶＰ１１はほぼ入力電圧の平均電圧値Ｖavとなっているため、入力が平均電圧値Ｖav以上の期間は、コンパレータ１６の出力パルス電圧ＶＰ２は“Ｈ”となる。次に入力信号のレベルが平均電圧値Ｖavより下がった期間、コンパレータ１６の出力パルス電圧ＶＰ２は“Ｌ”となる。このような動作を繰り返すことで、コンパレータ１６は、スイッチング動作を開始し、図３のＶＰ２に示すような出力パルスを発生する。

コンパレータ１６の出力パルスは、次段の分周回路１８に入る。分周回路１８は、この出力パルスの周波数を、次段のコンパレータ１６が動作するスピード以下になるように分周する。たとえば、図１に示した入力信号Ｖinの周波数が１ＧＨｚとしコンパレータ１６の動作スピードが最高で１００ＭＨｚと仮定すると、分周回路１８の分周比Ｎを１６に設定する。この場合、分周回路１８から出力された出力パルスＰ３の周波数は、図３のＰ３に示すように、１ＧＨｚ／１６＝６２．５ＭＨｚとなり、十分コンパレータ１６の動作スピード内になる。

分周回路１８の出力はＥＣＬロジックレベルなので、これを適当なレベル変換回路２１を用いて入力ピークレベルに追従する電圧レベルになるよう変換する。

本実施形態では、レベル変換回路２１として、微分回路２２とＴＴＬロジックレベル出力またはＣＭＯＳロジックレベル出力をもつコンパレータ１６と、コンパレータ１６の反転入力端子（−）に比較基準電圧ＶＰ５を設定する基準電圧源２８が使用されている。

なお、コンパレータ１６の比較電圧は、レベル変換回路２１に入力されるパルスが微分回路２２を通った信号のピーク値より十分小さければよく、たとえば０ボルトでもよい。つまり、基準電圧源２８がなくてもよい。ただし、無入力のとき、ノイズなどでコンパレータ１６が誤動作しない程度のオフセットが望まれる。

レベル変換回路２１によって所定のレベルに変換されたパルス信号Ｐ６、すなわちコンパレータ１６の出力パルスは、検波回路３０によって検波される。検波回路３０のチャージ、ディスチャージそれぞれの時定数は、従来例と同じように、チャージ時定数Ｔ１に対しディスチャージ時定数Ｔ２が十分大きいので、入力信号Ｖinが連続的に入力されると、検波回路３０の出力電圧ＶＰ７は徐々に上がって行くので、図４に示すように、コンパレータ１６の比較電圧ＶＰ１１も徐々に上がって行く。

以上のピーク検出動作を纏めると、以下の通りである。先ず、パルス列が繰り返す所定周波数Ｆinの入力信号Ｖinが連続的にピーク電圧検出回路１に入力されると、積分回路８２により、比較電圧ＶＰ１１を入力信号Ｖinのピークおよびボトムレベル内に設定（たとえば平均電圧）する。これにより、コンパレータ１６は、スイッチング動作を開始し、出力パルス電圧ＶＰ２を発生し分周回路１８に供給する。

分周回路１８は、そのパルス周波数を１／Ｎに分周し、レベル変換回路２１に供給する。ここで、１／Ｎに分周された分周出力パルスＶＰ３が“Ｈ”状態のある期間、検波回路３０のコンデンサ３６をチャージする。これにより、比較電圧ＶＰ１１が上昇する。

このような動作を繰り返すことで、比較電圧ＶＰ１１は、やがて入力信号Ｖinのピーク値とほぼ同じレベルに達する。この状態では、チャージによる微小電圧増加分とディスチャージによる微小電圧減少分が平衡するようになり、比較電圧ＶＰ１１は、ほぼ同じレベル（ピークレベル）を保持する。この比較電圧ＶＰ１１を測定端子５を介して直流電圧計で測定すれば、入力信号Ｖinのピークレベルを知ることができる。

なお、チャージ量がディスチャージ量に対し圧倒的に大きいので、チャージによる微小電圧増加分とディスチャージによる微小電圧減少分が平衡するには、必然的にコンパレータ１６のスイッチング回数が減少することとなる。

＜ボトム検出動作の説明＞
次に、図２に示したピーク電圧検出回路１における、低レベルのピークレベル（ボトムレベル）を検出する機能の動作（ボトム検出動作）を説明する。ボトム検出動作時には、選択回路６０のスイッチ６４をオン（閉じた状態）にし、スイッチ６２をオフ（開いた状態）にする。

図１に示した入力信号Ｖinが入力端子３に入力すると、積分回路８２は、この平均電圧Vavを持った繰返周波数Ｆinの入力信号Ｖinを積分するので、抵抗素子８３とコンデンサ８４との接続点（初期比較電圧設定点Ｐ８）に平均電圧値Ｖavが得られる。

ピーク検出動作時と同様に、コンパレータ１６はスイッチング動作を開始し出力パルス電圧Ｐ２を発する。この出力パルス電圧Ｐ２は分周回路１８を経てレベル変換回路２１で所定のレベルの被検波電圧ＶＰ６に変換された後に、検波回路３０によって検波される。

ピーク検出動作時と同様に、チャージ時定数Ｔ１に対しディスチャージ時定数Ｔ２が十分大きいので、入力信号Ｖinが連続的に入力されると、検波回路３０の出力電圧ＶＰ７すなわち非反転アンプ４２の非反転入力端子（＋）のレベルは徐々に上がって行く一方、反転アンプ５０の抵抗素子５４に入力されるレベルは、積分回路８２の接続点（初期比較電圧設定点Ｐ８）の電圧である平均電圧値Ｖav（入力信号平均電圧値）に対して 徐々に下がって行く。これにより、コンパレータ１６の比較電圧ＶＰ１１も徐々に下がって行く。

以上のボトム検出動作を纏めると、以下の通りである。先ず、パルス列が繰り返す所定周波数Ｆinの入力信号Ｖinが連続的にピーク電圧検出回路１に入力されると、積分回路８２により、比較電圧ＶＰ１１を入力信号Ｖinのピークおよびボトムレベル内に設定（たとえば平均電圧）する。これにより、コンパレータ１６は、スイッチング動作を開始し、出力パルス電圧ＶＰ２を発生し分周回路１８に供給する。

分周回路１８は、そのパルス周波数を１／Ｎに分周し、レベル変換回路２１に供給する。ここで、１／Ｎに分周された分周出力パルスＶＰ３が“Ｈ”状態のある期間、検波回路３０のコンデンサ３６をチャージする。

このチャージ電圧は、非反転アンプ４２および反転アンプ５０を介して、コンパレータ１６の反転入力端子（−）に比較電圧ＶＰ１１として供給されるが、その比較電圧ＶＰ１１は徐々に下降する。

このような動作を繰り返すことで、比較電圧ＶＰ１１は、やがて入力信号Ｖinのボトム値とほぼ同じレベルに達する。この状態では、チャージによる微小電圧増加分とディスチャージによる微小電圧減少分が平衡するようになり、比較電圧ＶＰ１１は、ほぼ同じレベル（ボトムレベル）を保持する。この比較電圧ＶＰ１１を測定端子５を介して直流電圧計で測定すれば、入力信号Ｖinのボトムレベルを知ることができる。

なお、チャージ量がディスチャージ量に対し圧倒的に大きいので、チャージによる微小電圧増加分とディスチャージによる微小電圧減少分が平衡するには、必然的にコンパレータ１６のスイッチング回数が減少することとなる。

以上説明したように、第１実施形態のピーク電圧検出回路１によれば、従来のピーク電圧検出回路９００に対して、分周回路１８を追加しただけの簡単な回路構成でありながら、高速の繰返周期Ｆinを持つ信号のピークレベル電圧やボトムレベル電圧を測定する、すなわち振幅周波数測定を行なうことができる。

また、入力バイアス電流が流す構成を備えておらず、トランジェント動作時にダイオードのオフセットが発生せず、加えて帰還構成としているので、検出されるピーク電圧の検知精度も良好である。

＜ピーク検出動作およびボトム検出動作における重要ポイントの説明＞
ここで、上記で説明したピーク検出動作およびボトム検出動作においては、第１に、検波回路３０の入力（実質的には分周回路１８の出力）を所定のタイミングで“Ｌ”に収束させる、すなわち検波回路３０をチャージ動作からディスチャージ動作へと遷移させることが必要である点と、第２に、コンパレータ１６の初期の比較電圧ＶＰ１１は、必ず入力信号ＶinのピークレベルＶpkおよびボトムレベルＶbt内（たとえば平均電圧Ｖav）に設定されていることが重要なポイントとなる。以下、これらについて説明する。

図５は、第１のポイントを説明する図である。この図５は、分周回路１８の出力を“Ｌ”に収束させる所定のタイミングを説明するものでもある。先ず、ピーク検出動作時で説明する。

比較電圧ＶＰ１１が入力信号ＶinのピークレベルＶpkとほぼ同じレベルに達した平衡状態において、比較電圧ＶＰ１１がある瞬間入力信号ＶinのピークレベルＶpkより微かに下がり、かつ分周回路１８の出力が“Ｌ”から“Ｈ”状態に遷移したときを考える。

このとき、分周回路１８の出力“Ｈ”より、検波回路３０は、コンデンサ３６に電荷を蓄積するチャージ動作が始まる。これにより、検波回路３０の出力電圧ＶＰ７が徐々に上昇し、非反転アンプ４２の出力電圧ＶＰ９や比較電圧ＶＰ１１も徐々に上がって行く。

この後、コンパレータ１６のスイッチング回数は減少し、やがてスイッチング動作は停止するが、分周回路１８の出力が“Ｌ”となるまでのパルス数に達しないため、図５に示すように、分周回路１８の出力が“Ｈ”を保持したまま、検波回路３０のダイオード３４がカットオフするまで、コンデンサ３６にチャージし続ける。この状態では、チャージとディスチャージとが平衡とならないため、ピーク電圧検出回路１は正常に動作しないこととなる。

このような状態を避け、本実施形態のピーク電圧検出回路１のピーク検出動作を保証するには、検波回路３０がチャージ動作からディスチャージ動作へと切り替わる仕組みを設けることが必要になる。つまり、分周回路１８の出力が“Ｌ”から“Ｈ”に遷移した後の所定期間、検波回路３０の入力を“Ｌ”に収束させる（維持する）ことが必要になる。

このように検波回路３０の入力を“Ｌ”に収束させるには、一例として、図２に示したように、分周回路１８と検波回路３０との間に、検波回路３０をチャージ動作からディスチャージ動作へと切り替える検波回路動作モード変更部として、微分回路２２を設けることが考えられる。

微分回路２２を設けることで、図３に示すように、微分回路２２から出力された出力信号ＶＰ４は、分周回路１８の分周出力パルスＶＰ３が“Ｌ”から“Ｈ”に遷移した後に、徐々に下がって行く。これにより、分周回路１８の分周出力パルスＶＰ３が“Ｈ”の間の所定のタイミングで、レベル変換回路２１の微分回路２２の出力信号ＶＰ４は、比較基準電圧ＶＰ５よりも下がるので、コンパレータ２６の被検波電圧ＶＰ６が“Ｈ”から“Ｌ”に遷移する。これにより、検波回路３０はチャージ動作からディスチャージ動作へと切り替わる。よって、チャージとディスチャージとが平衡となるようにすることができ、ピーク電圧検出回路１を正常に動作させることができる。

図６は、第２のポイントを説明するための回路ブロック図である。図７は、第２のポイントを説明するためのタイミングチャートである。なお、図６および図７の何れも、ピーク検出動作時で示している。

先にも述べたように、ピーク検出動作時には、スイッチ６２が閉じられた状態にある。ここで、たとえば初期比較電圧が０ボルトに設定されている場合を考える。図７に示すように、入力信号ＶinのボトムレベルＶbtが０ボルトより大きい電圧を持った繰返周期Ｆinを持つパルス信号が入力したとする。この場合、コンパレータ１６の出力パルス電圧ＶＰ２は“Ｈ”となる。

このとき、分周回路１８の分周出力パルスＶＰ３の状態は、信号入力以前の状態によって確定するので、入力信号Ｖinが入力された瞬間、“Ｈ”になるとは限らない。仮に“Ｌ”から“Ｈ”になったとしてもチャージはレベル変換回路２１から決まる期間のみとなる。したがって、コンパレータ１６の比較電圧ＶＰ１１は、ほとんど変化なくピーク検出ができないこととなる。

このような状態を避け、本実施形態のピーク電圧検出回路１のピーク検出動作を保証するためには、コンパレータ１６が必ずスイッチング動作することの保証が必要になる。このようにコンパレータ１６が必ずスイッチング動作することを保証するには、比較電圧ＶＰ１１の初期電圧は、必ず入力信号ＶinのピークレベルＶpkとボトムレベルＶbt内に設定することが必要になる。

このように、比較電圧ＶＰ１１の初期電圧を入力信号ＶinのピークレベルＶpkとボトムレベルＶbt内に設定する仕組みとしては、一例として入力信号Ｖinの平均電圧Ｖavを与えることが考えられる。平均電圧Ｖavを与える回路構成としては、図２に示したように、入力端子３と初期比較電圧設定点Ｐ８との間に、積分回路８２を設けることが考えられる。

積分回路８２を設けることで、予め入力信号ＶinのピークレベルＶpkとボトムレベルＶbtとが分かっていない場合であっても、比較電圧ＶＰ１１の初期電圧を、自動的に、入力信号ＶinのピークレベルＶpkとボトムレベルＶbt内に設定することができるようになる。

たとえば、積分回路８２で積分された入力信号Ｖinの平均電圧Ｖavが初期比較電圧設定点Ｐ８に供給される。この平均電圧Ｖavは、検波回路３０の抵抗素子３８の片方の端子すなわち非反転アンプ４２の非反転入力端子（＋）への入力電圧として供給されるとともに、反転アンプ５０の非反転入力端子（＋）に供給される。

これにより、コンパレータ１６は、入力信号ＶinのピークレベルＶpkとボトムレベルＶbt内に設定される比較電圧ＶＰ１１と入力信号Ｖinとを比較するので、コンパレータ１６が必ずスイッチング動作し、必ずピーク検出ができるようになる。

上記で説明したピーク検出動作における第１および第２のポイントは、その詳細について図を用いた説明を割愛するが、ピーク検出動作時に限らず、ボトム検出動作時においても同様に言えることである。

＜第２実施形態＞
図８は本発明に係るピーク電圧検出回路の第２実施形態の構成例を示す回路ブロック図である。また、図９は第２実施形態のピーク電圧検出回路１の動作を説明する図である。

この第２実施形態のピーク電圧検出回路１は、上記で説明したピーク検出動作およびボトム検出動作における第１のポイントに対する対処方法の第２例を示すものである。この第２実施形態の特徴部分は、第１実施形態の微分回路２２を、分周回路１８から出力された分周出力パルスＶＰ３に基づいて所定パルス幅の制御パルスＶＰ４ａを発するワンショットマルチバイブレータ回路（以下単にモノマルチという）７０に置き換えた点にある。モノマルチ７０は、検波回路３０をチャージ動作からディスチャージ動作へと切り替える検波回路動作モード変更部として機能する。

たとえばモノマルチ７０には、本体回路（ＭＭ）７２と、時定数を設定する電源ＶDDと設定端子７０ａ間に接続された抵抗素子７４と設定端子７０ａ，７０ｂに接続されたコンデンサ７６とが設けられている。

モノマルチ７０は、トリガ端子７０tに分周回路１８の分周出力パルスＶＰ３が入力されると、図９に示すように、分周出力パルスＶＰ３が“Ｌ”レベルから“Ｈ”レベルに遷移する立上りエッジに同期して、抵抗素子７４の抵抗値とコンデンサ７６の容量値との積で決まる時定数に応じた一定期間（ワンショット期間という）、出力信号ＶＰ４を“Ｈ”レベルにし、その後、出力信号ＶＰ４を“Ｌ”レベルにする。このモノマルチ７０の出力電圧が、コンパレータ１６を経た後に検波回路３０に供給される。

このように、モノマルチ７０を設けることで、分周回路１８の分周出力パルスＶＰ３が“Ｈ”の間の所定のタイミングで、モノマルチ７０の制御パルスＶＰ４ａが“Ｌ”となり、比較基準電圧ＶＰ５よりも下がるので、コンパレータ１６の被検波電圧ＶＰ６が“Ｈ”から“Ｌ”に遷移する。これにより、検波回路３０はチャージ動作からディスチャージ動作へと切り替わる。よって、第２実施形態の構成においても、チャージとディスチャージとが平衡となるようにすることができ、ピーク電圧検出回路１を正常に動作させることができる。

＜第３実施形態＞
図１０は、本発明に係るピーク電圧検出回路の第３実施形態の構成例を示す回路ブロック図である。この第３実施形態のピーク電圧検出回路１は、上記で説明したピーク検出動作およびボトム検出動作における第２のポイントに対する対処方法の第２例を示すものである。

この第３実施形態の特徴部分は、第１実施形態において、初期基準電圧設定部８０として機能する積分回路８２を、初期比較電圧設定電圧源８６に置き換えた点にある。なお、図示を割愛するが、第１実施形態に対するこの第３実施形態の変形は、第２実施形態についても同様に適用可能である。

初期比較電圧設定電圧源８６は、入力信号ＶinのピークレベルＶpkとボトムレベルＶbtを反映した所定の電圧値、具体的には、たとえば平均電圧Ｖavのように、入力信号ＶinのピークレベルＶpkとボトムレベルＶbt内の所定の設定電圧Ｖ１５を、初期比較電圧設定点Ｐ８に供給する。

このように、予め入力信号ＶinのピークレベルＶpkとボトムレベルＶbtとが分かっている場合、積分回路８２の代わりに、入力信号ＶinのピークレベルＶpkとボトムレベルＶbt内の適当な電圧値を与える初期比較電圧設定電圧源８６を用いることで、ピーク電圧検出回路１のピーク検出動作やボトム検出動作を保証する初期比較電圧を設定することができる。初期電圧を自由に設定できる利点もある。

すなわち、初期比較電圧設定電圧源８６を設けることで、この初期比較電圧設定電圧源８６の設定電圧Ｖ１５が初期比較電圧設定点Ｐ８に供給される。この設定電圧Ｖ１５は、検波回路３０の抵抗素子３８の片方の端子すなわち非反転アンプ４２の非反転入力端子（＋）への入力電圧として供給されるとともに、反転アンプ５０の非反転入力端子（＋）に供給される。

これにより、コンパレータ１６は、入力信号ＶinのピークレベルＶpkとボトムレベルＶbt内に設定される比較電圧ＶＰ１１と入力信号Ｖinとを比較するので、コンパレータ１６が必ずスイッチング動作し、必ずピーク検出やボトム検出ができるようになる。

＜第４実施形態＞
図１１および図１２は、本発明に係るピーク電圧検出回路の一実施形態を搭載した電子機器検査装置の構成例を示す図である。ここで図１１は、電子機器検査装置のシステム構成の概要を示し、図１２は、その回路ブロック図を示す。

図１１に示すように、電子機器検査装置１００は、ローコストＩＣテスタまたはロジックＩＣテスタなどの試験装置（テスタ）１１０と、テストヘッド１２０と、テストヘッド１２０に組み込まれるロードボード１３０とを備えて構成されている。なお、プローバ（プローブ装置）やプローバを移動させるハンドラーは図示を割愛している。

電子機器検査装置１００の本体として機能する試験装置１１０は、ロードボード１３０を搭載したテストヘッド１２０とコントロールデータ線などをインタフェースする接続ケーブルにより接続される。この試験装置１１０は、本体１１０ａと、本体１１０ａの動作を制御する表示デバイス（モニター）を有する端末１１０ｂと、端末１１０ｂを操作するための指示入力デバイスであるキーボード１１０ｃとを備えている。

ロードボード１３０は、図示しないハンドラーやプローバを利用することで、本体１１０ａからの制御信号による自動制御の元で、あるいは操作者による手動制御の元で、測定対象物体１７０である回路基板に搭載されたＩＣや回路モジュールなどの試験点と電気的に接触させることができるようになっている。

このロードボード１３０には、上記第１〜第３実施形態で説明したピーク電圧検出回路１が収容されており、図示しない接触端子が接触しているＩＣや回路ボード（回路モジュール）やその他の測定対象物体１７０の試験点の信号のピーク電圧（高レベル側のピーク電圧や低レベル側のピーク電圧）を検出できるようになっている。

このような構成の電子機器検査装置１００に搭載のロードボード１３０は、ＩＣテスタなどの試験装置１１０の測定性能の向上やその機能の拡張性を図る上で好適であり、外部試験補助装置として単独での外部への出荷販売もできるようになっている。

図１２に示すように、電子機器検査装置１００の回路構成としては、先ずロードボード１３０側に、信号発生装置１６０と上記第１〜第３実施形態で説明したピーク電圧検出回路１とを備えている。

試験装置１１０には、電圧計１１２，１１４と、基準電圧源１１６と、周波数カウンタ１１８とが設けられている。試験装置１１０からロードボード１３０へは、スイッチコントロール線１０１が供給される。

ピーク電圧検出回路１の測定端子５は、スイッチ１８２，１８４を有する選択回路１８０を介して試験装置１１０に接続される。選択回路１８０のスイッチ１８２は、入力端子３に入力される測定信号のピークレベルやボトムレベルを検出するためのものであり、一方の端子（入力端子）１８２ａが測定端子５に接続され、他方の端子（出力端子）１８２ｂが試験装置１１０の電圧計１１４に接続されている。

一方、スイッチ１８４は、コンパレータ１６にバイアス電圧を設定するためのものであり、一方の端子（入力端子）１８４ａが測定端子５に接続され、他方の端子（出力端子）１８４ｂが試験装置１１０の基準電圧源１１６に接続されている。

信号発生装置１６０の出力側と１の入力端子３との間には、ＩＣやモジュールなどの測定対象物体（ＤＵＴ）１７０が配され、ハンドラーやプローバを利用して信号発生装置１６０から発せられる試験信号が測定対象物体１７０に供給され、そのときの動作信号が所定の試験点に生じる。ピーク電圧検出回路１の入力端子３は、ハンドラーやプローバを利用することで試験点に接続されるようになっており、検査対象の試験点に生じる動作信号のピークレベルやボトムレベルあるいは平均電圧を測定可能になっている。

このためたとえば、ピーク電圧検出回路１の初期比較電圧設定点Ｐ８は、平均電圧Ｖavまたはスタティックな直流レベル測定用のためのＤＣ測定線１０２として、ロードボード１３０を通して試験装置１１０の電圧計１１２に接続されている。

また、ピーク電圧検出回路１の測定端子５はピークレベル測定用またはボトムレベル測定用のＤＣ測定線１０４として、スイッチ１８２とロードボード１３０とを通して試験装置１１０の電圧計１１４に接続されている。

さらに、測定端子５が、スイッチ１８４を介してコンパレータ１６のバイアス線１０６として、試験装置１１０の基準電圧源１１６に接続されている。

また、分周回路１８の分周出力パルスＶＰ３が周波数測定線１０８として、ロードボード１３０を通して試験装置１１０の周波数カウンタ１１８に接続されている。

選択回路６０や選択回路１８０の各スイッチ６２，６４，１８２，１８４は、対応するそれぞれの測定用のため切替回路として機能する。これにより、アナログテスタや高価なロジックテスタのアナログオプションを使用しなくても、安価な従来のローコストテスタやロジックＩＣテスタを使って高精度のアナログテストを実現できる。

たとえば、スタティックなＤＣレベル測定時においては、ＤＣ測定線１０２を使用して、測定対象物体１７０の出力信号の平均レベル、または必要に応じ、出力信号のスタティックなＤＣレベル（“Ｈ”レベルや“Ｌ”レベル）を測定する。

また、周波数測定時には、スイッチ１８４を閉じ、基準電圧源１１６から適当なバイアス電圧をコンパレータ１６に与える。この状態で、周波数測定線１０８を使用して周波数カウンタ１１８により周波数測定をする。このとき、測定対象物体１７０からの出力周波数が非常に高い場合、たとえば１ＧＨＺの時、伝送ラインのロスやローコストテスタなどに搭載されている周波数カウンタの能力による制約で直接測定できない場合が多いが、本実施形態の構成では分周回路１８によって周波数を下げてあるので、測定可能となる。

たとえば、分周回路１８の分周比を１／Ｎ＝１／１６とすると、周波数カウンタ１１８が検知する周波数は、被測定周波数１ＧＨｚ／１６＝６２．５ＭＨｚとなる。周波数カウンタ１１８では、分周回路１８の分周比（１／Ｎ＝１／１６）を勘案して、６２．５ＭＨｚ＊１６＝１ＧＨｚとすることで、被測定周波数を正しく測定することができる。

またピークレベル測定時は、スイッチ６２とスイッチ１８２を閉じ、試験装置１１０の電圧計１１４でピークレベルを測定する。同様に、ボトムレベル測定時には、スイッチ６４とスイッチ１８２を閉じ、試験装置１１０の電圧計１１４でボトムレベルを測定する。

本体１１０ａ内には、図示しないメモリが設けられており、このメモリには、測定対象物体１７０が正常であるときに予め取得しておいた基準値、あるいは端末１１０ｂのキーボード１１０ｃから操作者によって入力された基準値を、各試験点と対応付けて記憶しておく。

測定対象物体１７０の動作が正常であるか否かの判定に際しては、本体１１０ａ内の図示しないマイクロプロセッサにより、メモリに記憶しておいた基準値と、測定対象物体１７０を測定して取り込んだピーク電圧や平均電圧あるいは周波数とを比較し、基準値に対して許容範囲（±Δ）内であるか否かを判定する。つまり、測定値が“基準値±Δ”の範囲に入るものを正常とし、これより外れるものを異常とする。またこの際には、ピーク電圧、平均電圧、および周波数の何れか１つについてのみで判定するのではなく、これらの測定結果を組み合わせて判定するようにしてもよい。

このようにして、測定値と基準値とを比較することで故障の有無を診断した後には、たとえば、スピーカなどの発音体を利用した可聴報知、もしくは、端末１１０ｂの表示デバイス（モニター）などを利用した可視報知により、試験点の診断結果を操作者に通知する。あるいは、テストレポートとして印刷物にして出力してもよい。

以上説明したように、本実施形態の電子機器検査装置１００によれば、安価な従来のローコストテスタやロジックＩＣテスタを使って高速信号のピークレベルやボトムレベルを測定することができる。加えて、周波数測定も実現できる。特に、分周回路１８の出力を周波数カウンタ１１８で測定することで、測定対象物体からの出力周波数が非常に高い場合であっても、伝送ラインのロスやローコストテスタなどに搭載されている周波数カウンタの能力の影響を受けるとことなく、測定可能となる。

試験装置１１０とロードボード１３０を搭載したテストヘッド１２０とを接続した装置構成としており、ピーク電圧検出回路１を収容したロードボード１３０は、ＩＣテスタなどの試験装置１１０の測定性能の向上やその機能の拡張性を図る上で好適である。また、ロードボード１３０は、外部試験補助装置として単独での外部への出荷販売もできる。

以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

たとえば、入力信号の周波数をより低い周波数の信号に変換する周波数変換部１０と、周波数変換部１０から出力された低周波数信号に基づいて入力信号のピーク電圧に対応した直流電圧を取得する検波回路３０とを少なくとも備えて構成されていればよく、被検波電圧取得部２０や帰還部４０は、必ずしも備えていなくてもよい。

また、上記実施形態では、コンパレータ１６と分周回路１８とで出周波数変換部１０を構成していたが、たとえば通信分野などで用いられる周波数変換回路を利用して入力信号の周波数をより低い周波数の信号に変換する構成を採用してもよい。この場合においても、検波回路３０の検知電圧を周波数変換部１０にフィードバックして、周波数変換された信号レベルを調整するなど、帰還部４０を備えた構成を採用することができる。

また、上記実施形態では、ピーク電圧検出回路の全体構成をフィードバック構成としていたが、帰還部４０を備えない構成とすることもできる。ただしこの場合、周波数変換部１０や被検波電圧取得部２０から出力され検波回路３０に供給される周波数変換された信号のピーク（正ピークや負ピーク）レベルを、入力信号Ｖinのピーク（正ピークや負ピーク）レベルに合わせる仕組みが必要となる。

また、上記実施形態では、コンパレータ１６および分周回路１８として、ＥＣＬロジック動作のものを用いていたが、これに限定されるものでなく、たとえばＰＥＣＬ（Positive Emitter Coupled Logic）ロジックやＬＶＤＳ（Low Voltage Differential Signaling）ロジックなどでも構成可能である。

また、上記実施形態では、入力信号Ｖinの極性としては、図１（Ａ）に示すように、ボトムレベルＶbtおよびピークレベルＶpkがともに接地レベルに対して正極性側となる正極性信号の場合について説明したが、図１（Ｂ）に示すように、ボトムレベルＶbtおよびピークレベルＶpkがともに接地レベルに対して負極性側となる負極性信号の場合や、図１（Ｃ）に示すように、接地レベルを挟んで２つのピークレベルが存在する中間極性信号の場合についても、上記実施形態で説明した仕組みが同様に適用可能である。

なお、接地レベルに対して負極性のピークを検出する場合、ダイオード３４の極性を上記実施形態とは逆向きにするととともに、電源系統も負極性に応じたものとするなどの変更を加えるとよい。

ピーク電圧検出回路に入力される交流信号の一例を示す図である。 本発明に係るピーク電圧検出回路の第１実施形態の構成例を示す回路ブロック図である。 図２に示したピーク電圧検出回路におけるピーク検出動作を説明するタイミングチャートである。（その１） 図２に示したピーク電圧検出回路におけるピーク検出動作を説明するタイミングチャートである。（その２） ピーク検出動作およびボトム検出動作における第１のポイントを説明する図である。 ピーク検出動作およびボトム検出動作における第２のポイントを説明するための回路ブロック図である。 ピーク検出動作およびボトム検出動作における第２のポイントを説明するためのタイミングチャートである。 本発明に係るピーク電圧検出回路の第２実施形態の構成例を示す回路ブロック図である。 第２実施形態のピーク電圧検出回路の動作を説明する図である。 本発明に係るピーク電圧検出回路の第３実施形態の構成例を示す回路ブロック図である。 本発明に係るピーク電圧検出回路の一実施形態を搭載した電子機器検査装置の構成例を示す図である。 図１１に示した電子機器検査装置の回路ブロック図である。 従来のピーク電圧検出回路の一構成例を示した図である。 図１３に示したピーク電圧検出回路の動作を説明する図である。

符号の説明

１…ピーク電圧検出回路、２…検出回路本体、１０…周波数変換部、１６…コンパレータ、１８…分周回路、２０…被検波電圧取得部、２１…レベル変換回路、２２…微分回路、２６…コンパレータ、３０…検波回路、４０…帰還部、４２…非反転アンプ、５０…反転アンプ、６０…選択回路、７０…モノマルチ、８０…初期基準電圧設定部、８２…積分回路、８６…初期比較電圧設定電圧源、１００…電子機器検査装置、１１０…試験装置、１１０ａ…本体、１１２，１１４…電圧計、１１６…基準電圧源、１１８…周波数カウンタ、１２０…テストヘッド、１３０…ロードボード、１６０…信号発生装置、１７０…測定対象物体、１８０…選択回路

Claims (22)

1. 入力信号のピーク電圧を検出するピーク電圧検出回路であって、
   前記入力信号の周波数をより低い周波数の信号に変換する周波数変換部と、
   前記周波数変換部から出力された低周波数信号に基づいて、前記入力信号のピーク電圧に対応した直流電圧を取得する検波回路と
   を備えたことを特徴とするピーク電圧検出回路。
2. 前記周波数変換部は、
   前記入力信号と前記検波回路から出力された直流電圧に応じた信号とを比較する電圧比較回路と、
   前記電圧比較回路から出力された比較信号を分周する分周回路と
   を有することを特徴とする請求項１に記載のピーク電圧検出回路。
3. 前記検波回路から出力された直流電圧に対応した電圧を前記周波数変換部に帰還する帰還部
   をさらに備えたことを特徴とする請求項１に記載のピーク電圧検出回路。
4. 前記帰還部は、前記検波回路から出力された直流電圧を非反転増幅する非反転増幅回路を有して構成され、
   前記周波数変換部は、前記入力信号と前記検波回路から出力された直流電圧に応じた信号とを比較する電圧比較回路を有し、
   前記電圧比較回路は、前記非反転増幅回路から出力された直流電圧と前記入力信号とを比較する
   ことを特徴とする請求項３に記載のピーク電圧検出回路。
5. 前記帰還部は、前記検波回路から出力された直流電圧を反転増幅する反転増幅回路を有して構成され、
   前記周波数変換部は、前記入力信号と前記検波回路から出力された直流電圧に応じた信号とを比較する電圧比較回路を有し、
   前記電圧比較回路は、前記反転増幅回路から出力された直流電圧と前記入力信号とを比較する
   ことを特徴とする請求項３に記載のピーク電圧検出回路。
6. 前記帰還部は、
   前記検波回路から出力された直流電圧を非反転増幅する非反転増幅回路と、
   前記検波回路から出力された直流電圧を反転増幅する反転増幅回路と、
   前記非反転増幅回路および前記反転増幅回路の何れか一方から出力された直流電圧を前記電圧比較回路に供給する選択回路と
   を有して構成され、
   前記周波数変換部は、前記入力信号と前記検波回路から出力された直流電圧に応じた信号とを比較する電圧比較回路を有し、
   前記電圧比較回路は、前記選択回路から出力された直流電圧と前記入力信号とを比較する
   ことを特徴とする請求項３に記載のピーク電圧検出回路。
7. 前記検波回路を、チャージ動作からディスチャージ動作へと切り替える検波回路動作モード変更部
   をさらに備えたことを特徴とする請求項３に記載のピーク電圧検出回路。
8. 前記検波回路動作モード変更部は、前記周波数変換部から出力された低周波数信号を微分する微分回路を有して構成されている
   ことを特徴とする請求項７に記載のピーク電圧検出回路。
9. 前記検波回路動作モード変更部は、前記周波数変換部から出力された低周波数信号に基づいて、所定パルス幅の制御パルスを発するマルチバイブレータ回路を有して構成されている
   ことを特徴とする請求項７に記載のピーク電圧検出回路。
10. 前記周波数変換部は、前記入力信号と前記検波回路から出力された直流電圧に応じた信号とを比較する電圧比較回路を有し、
    前記電圧比較回路における初期の比較電圧を、前記入力信号のピークレベルとボトムレベル内に設定する初期基準電圧設定部
    をさらに備えたことを特徴とする請求項２に記載のピーク電圧検出回路。
11. 前記初期基準電圧設定部は、前記入力信号の供給を受けて前記初期の比較電圧を生成する自己生成回路を有して構成されている
    ことを特徴とする請求項１０に記載のピーク電圧検出回路。
12. 前記自己生成回路は、積分回路を有して構成されている
    ことを特徴とする請求項１１に記載のピーク電圧検出回路。
13. 前記初期基準電圧設定部は、前記入力信号のピークレベルとボトムレベル内にて予め設定された所定電圧を出力する電圧源を有して構成されている
    ことを特徴とする請求項１０に記載のピーク電圧検出回路。
14. 前記周波数変換部と前記検波回路との間に、前記入力信号のピーク電圧に対応した被検波電圧を取得し前記検波回路へ供給する被検波電圧取得部
    をさらに備えたことを特徴とする請求項１に記載のピーク電圧検出回路。
15. 電子回路の動作状態を検査する電子機器検査装置であって、
    前記電子回路の試験点から発せられる被検査信号の周波数をより低い周波数の信号に変換する周波数変換部と、
    前記周波数変換部から出力された低周波数信号に基づいて、前記被検査信号のピーク電圧に対応した直流電圧を取得する検波回路と、
    前記検波回路から出力された直流電圧を読み取る電圧計と
    を備えたことを特徴とする電子機器検査装置。
16. 前記電子機器検査装置の本体と前記電子回路の試験点と電気的に接触するプローブ装置との組合せで構成されており、
    前記周波数変換部と前記検波回路とは、前記プローブ装置内に収容され、
    前記電圧計は、前記本体内に収容されている
    ことを特徴とする請求項１５に記載の電子機器検査装置。
17. 前記周波数変換部は、
    前記入力信号と前記検波回路から出力された直流電圧に応じた信号とを比較する電圧比較回路と、
    前記電圧比較回路から出力された比較信号を分周する分周回路と
    を有することを特徴とする請求項１５に記載の電子機器検査装置。
18. 前記検波回路から出力された直流電圧に対応した電圧を前記周波数変換部に帰還する帰還部
    をさらに備えたことを特徴とする請求項１５に記載の電子機器検査装置。
19. 前記検波回路を、チャージ動作からディスチャージ動作へと切り替える検波回路動作モード変更部
    をさらに備えたことを特徴とする請求項１８に記載の電子機器検査装置。
20. 前記周波数変換部は、前記入力信号と前記検波回路から出力された直流電圧に応じた信号とを比較する電圧比較回路を有し、
    前記電圧比較回路における初期の比較電圧を、前記入力信号のピークレベルとボトムレベル内に設定する初期基準電圧設定部
    をさらに備えたことを特徴とする請求項１８に記載の電子機器検査装置。
21. 前記周波数変換部と前記検波回路との間に、前記入力信号のピーク電圧に対応した被検波電圧を取得し前記検波回路へ供給する被検波電圧取得部
    をさらに備えたことを特徴とする請求項１５に記載の電子機器検査装置。
22. 前記周波数変換部から出力された低周波数信号の周波数を測定する周波数カウンタ
    をさらに備えたことを特徴とする請求項１５に記載の電子機器検査装置。