JP2005255440A - Iii族窒化物半導体の作製方法、及びiii族窒化物半導体 - Google Patents

Iii族窒化物半導体の作製方法、及びiii族窒化物半導体 Download PDF

Info

Publication number
JP2005255440A
JP2005255440A JP2004067457A JP2004067457A JP2005255440A JP 2005255440 A JP2005255440 A JP 2005255440A JP 2004067457 A JP2004067457 A JP 2004067457A JP 2004067457 A JP2004067457 A JP 2004067457A JP 2005255440 A JP2005255440 A JP 2005255440A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride semiconductor
substrate
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004067457A
Other languages
English (en)
Other versions
JP4556034B2 (ja
Inventor
Hiroshi Amano
浩 天野
Satoshi Kamiyama
智 上山
Motoaki Iwatani
素顕 岩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meijo University
Original Assignee
Meijo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meijo University filed Critical Meijo University
Priority to JP2004067457A priority Critical patent/JP4556034B2/ja
Publication of JP2005255440A publication Critical patent/JP2005255440A/ja
Application granted granted Critical
Publication of JP4556034B2 publication Critical patent/JP4556034B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

【課題】 内蔵電界などの生成を抑制すべくc軸以外の方位、例えば反転対称性を有する結晶方位などへ配向した、AlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含むIII族窒化物半導体を提供する。
【解決手段】 c軸より傾斜した方位において配向した主面を有する基板を準備する。次いで、Bを含む雰囲気において成膜処理を実行し、前記基板上にAlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含むIII族窒化物半導体を、そのc軸より傾斜した方位において配向するようにして形成する。
【選択図】 図3

Description

本発明は、III族窒化物半導体の作製方法、及びIII族窒化物半導体に関する。
低温堆積緩衝層(1986年H.Amano,N.Sawaki,I.Akasaki and Y.Toyoda:Appl.Phys.Lett.,48(1986)353)、p型伝導性制御(1989年H.Amano,M.Kito,K.Hiramatsu and I.Akasaki:Jpn.J.Appl.Phys.28(1989)L2112)、n型伝導性制御(1991年H.Amano and I.Akasaki:Mat.Res.Soc.Ext Abst.,EA-21(1991)165)、および高効率発光層の作製法(1991年N.Yoshimoto,T.Matsuoka,T.Sasaki and A.Katsui,Appl.Phys.Lett.,59(1991)2251)など基幹技術の積み重ねにより、AlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含むIII族窒化物半導体を用いた高輝度の青色、緑色および白色発光ダイオードが既に実用化されている。
図1及び図2は、前記III族窒化物半導体を用いた発光ダイオードの代表的な構造例を示す。サファイアを基板とする場合は、サファイア(0001)面基板上またはサファイア(11-20)面基板上101に低温堆積緩衝層102を介し、SiCを基板とする場合はSiC(0001)面基板201上にAlGaN層202を介して、それぞれの基板上においてn型GaN:Si層103または203、GaInN発光層104または204、p-AlGaN:Mg電子ブロック層105または205、p-GaN:Mg層106または206が積層されている。更にn層の電極として107または207及びp層の電極として108または208が積層されている。
サファイア基板上およびSiC基板上いずれの場合においても、現在実用化されているAlxGa1-x-yInyN(0≦x,y、1-x-y≦1)系発光ダイオードのヘテロ構造は全て(0001)面上に積層されている。 (0001)面の積層構造が用いられる最大の理由は、現在、発光素子作製に用いられている有機金属化合物気相成長法では、プレーナ型の素子作製に必須の原子的に平坦な面が得やすいからである。
AlxGa1-x-yInyN(0≦x,y、1-x-y≦1)III族窒化物半導体は発光素子のみならず、受光素子や電子素子としても有望であるが、現在までに学術雑誌等に報告されている受光素子および電子素子に関しても、全て(0001)面上に積層構造が形成されている。
しかしながら、AlxGa1-x-yInyN(0≦x,y、1-x-y≦1)III族窒化物半導体は、[0001]軸方向、すなわちc軸方向に対して反転対称性を持たないため、その結晶構造が歪んだ場合、結晶内部に圧電電界を生じる。更に、積層界面において、材料の違いにより自発分極を発生する。発光素子において、内蔵電界の存在は電子と正孔の空間的分離をもたらし、電子と正孔の発光再結合のための遷移確率を減少させる。したがって、発光素子の発光効率は、内蔵電界のない場合と比較して低下してしまう。
現在実用化されているAlxGa1-x-yInyN(0≦x,y、1-x-y≦1)III族窒化物半導体を用いた発光素子は、全て発光層が歪んでいるため圧電電界が存在し、その発光効率は歪のない場合と比べて低下している。もし、反転対称性のある結晶面方位においてヘテロ接合構造が形成できれば、結晶が歪んでいても圧電電界を生じないため、現在実用化されているものと比較して更に効率の良い発光素子が実現できる可能性がある。
一方、電子素子においては、上述した圧電電界や自発分極により積層界面に誘起される高密度の二次元電子を利用し、デプレッション型の電界効果トランジスタが試作されている。また、電子素子に関しては、従来作製が不可能であったエンハンスメント型の電界効果トランジスタが実現できる可能性がある。
反転対称性のある結晶面方位での積層構造に関しては、主に二つの方法が提案されている。一つは、サファイアやSiCなどの(0001)面あるいは(11-20)面を主面として用い、このような主面を有する基板上に、AlxGa1-x-yInyN(0≦x,y、1-x-y≦1)III族窒化物半導体の(0001)面以外の斜めの結晶面、例えば(10-11)面ファセットが形成される結晶成長条件で成長を行い、前記主面に対して斜めの方向において所定の積層構造を作製する方法である(T. Takeuchi,S. Lester,D. Basile,G. Gilorami,R. Twist,F. Mertz,M. Wong,R. Schneider,H. Amano and I. Akasaki,IPAP Conf. Ser.,Nitride Semicond. 2000,137)。しかしながら、この方法では、(0001)面以外の斜めファセットを形成する際の結晶成長条件の制御範囲が狭いために再現性が悪く、現在までに高効率の発光素子は実現されていない。
もう一つは(0001)面以外を主面とする基板を用いる方法であり、例えば(1)ハロゲン輸送気相成長法を用いてLiAlO2(100)面基板上に厚膜のGaN(1-100)面を成長させ、それを基板として所望の積層構造を成長する方法(E.Kuokstis,C.Q.Chen,M.E.Gaevski,W.H.Sun,J.Wl.Yang,G.Simin,M.A.Khan,H.P,Maruska,D.W.Hill and M.C.Chou,Appl.Phys.Lett.,81(2002)41230)や、(2)誘電体マスクなどを部分的に形成したサファイアやSiCなどの(10-10)面や(10-12)面基板の上に積層構造を形成する方法(例えば2003年 C.Chen,J.Yang,H.Wang,J.Zhang,V.Adivarahan,M.Gaevski,E.Kuokstis,Z.Gong,M.Su and M.A.Khan,Jpn.J.Appl.Phys.,42(2003)L640)などが報告されている。
(1)の方法では、得られたGaN(1-100)面の平坦性は劣悪であり、素子作製に必要な高品質積層構造の実現には至っていない。また(2)の方法では、GaNの成長を複数回行う必要があることや、10μm以上の厚膜にしないと平坦な層を得ることができないなど、製造上の問題がある。
本発明は、内蔵電界などの生成を抑制すべくc軸以外の方位、例えば反転対称性を有する結晶方位などへ配向した、AlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含むIII族窒化物半導体を提供することを目的とする。
上記目的を達成すべく、本発明は、
c軸より傾斜した方位において配向した主面を有する基板を準備する工程と、
Bを含む雰囲気において成膜処理を実行し、前記基板上にAlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含むIII族窒化物半導体を、そのc軸より傾斜した方位において配向するようにして形成する工程と、
を具えることを特徴とする、III族窒化物半導体の作製方法に関する。
上記目的を達成すべく本発明者らは鋭意検討を実施した。その結果、サファイア又はSiCなどのc軸から傾斜した方位において配向した主面を有する基板を準備し、Bを含む存在下において成膜処理を行うことにより、前記基板上に、c軸より傾斜した方位に配向したAlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含むIII族窒化物半導体をエピタキシャル成長できることを見出した。
その結果、前記基板上においてc軸より傾斜した方位、例えば反転対称性を有する方位においてヘテロ接合構造を形成することができ、前記III族窒化物半導体中に生成させる内蔵電界を減少させることができ、電子と正孔との発光再結合のための遷移確率を増大させることができる。したがって、前記III族窒化物半導体から所定の発光素子を作製することにより、その発光効率を増大させることができる。
また、圧電電界による二次元電子ガスが存在しないため、エンハンスメント型の電界効果トランジスタを得ることもできる。
なお、前記Bを含む雰囲気での成膜処理は、例えば、前記Bを含む物質を前記基板の近傍に配置した状態、あるいは前記Bを含むガス物質を供給した雰囲気中で前記成膜処理を行うことなどによって、実行することができる。さらには、前記Bを含む物質を前記基板上に予め蒸着した状態、あるいは前記Bを含む物質からなる装置部材を含む装置を用いることによって、実行することができる。
上述したいずれの場合においても、前記Bを含む雰囲気は、成膜処理を実施した後に、前記III族窒化物半導体中に前記Bが極微量含まれるようにして設定する。具体的には、前記III族窒化物半導体中における前記Bの含有量が1原子%未満となるように設定する。
例えば、前記Bを含む物質を前記基板の近傍に配置する場合においては、前記物質を前記成膜処理による影響を受けるような環境に配置する。具体的には、前記物質を前記基板を配置するサセプタ上において、原料ガスに晒されるような環境下に配置する。また、前記装置部材を前記Bを含む物質から構成する場合は、前記サセプタやこのサセプタなどからの十分な熱輻射を受ける成膜室内の内壁部分を前記物質から構成する。
また、前記Bを含むガス物質を供給する場合は、そのガス物質の流量を適宜制御し、前記Bを含む物質を蒸着する場合は、その蒸着層の厚さ及び蒸着層上に前記III族窒化物半導体を形成する際の、前記蒸着層中のBが前記III族窒化物半導体中に十分に拡散するように、前記III族窒化物半導体の形成温度を適宜制御する。
以上説明したように、本発明によれば、内蔵電界などの生成を抑制すべくc軸以外の方位、例えば反転対称性を有する結晶方位などへ配向した、AlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含むIII族窒化物半導体を提供することができる。
以下、本発明の詳細、並びにその他の特徴及び利点について、最良の形態に基づいて詳細に説明する。
図3は、本発明のIII族窒化物半導体の作製方法に使用する装置の一例を概略的に示す構成図である。図3に示す装置においては、サセプタ303上に基板301が載置されるとともに、サセプタ303上の基板101に近接した領域においてB供給源302が配置されている。なお、基板101及びB供給源302を含むサセプタ303は、所定の成膜容器304内に配置されている。
また、成膜容器304内には、前記III族窒化物半導体の原料ガスである、TMGa、TMAl、TMIn、及びNH3などが所定のキャリアガスとともに導入できるように構成されている。
基板301は、いずれの基板材料からも構成することができるが、その主面がc軸から傾斜していることが要求される。例えば、従来、III族窒化物半導体の基板として実績のあるサファイア基板やSiC基板などを用いることができる。さらには、スピネル基板、Si基板、GaAs基板、GaP基板、ZrB2基板、GaN基板、AlN基板、AlGaN基板、ZnO基板、LiAlO2基板、及びLiGaO2基板などを用いることもできる。但し、従来のようなc軸配向した主面を有するものではなく、c軸以外の任意の結晶面を主面として有するものや、c軸方向から任意に方向に所定角度傾斜したオフセット基板などを用いる。
また、B供給源302は、所定のB含有物質を単にサセプタ303上に直接配置することもできるし、サセプタ303の上面の一部に凹部を形成し、この凹部内に配置するようにすることもできる。さらには、所定のボートを準備し、このボート内に入れておくこともできる。なお、前記B含有物質は、粉末状、粒状、ペレット状、及びブロック状のいずれであっても良く、使いやすさに応じて、任意の形態のものを適宜選択して使用することができる。
基板301は、サセプタ303によって所定温度に加熱され、上述した原料ガスが供給されることによって、CVD法の原理に基づき、基板301上にAlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含む前記III族窒化物半導体が形成される。このとき、B供給源もサセプタ303によって併せて加熱される。具体的には、サセプタ303による基板301の加熱温度は約400℃〜1200℃であるので、基板301の加熱に伴って、B供給源302も十分高温に加熱されることになる。一方、B供給源302は、前記原料ガスにも晒されるため、B供給源302からB含有物質が部分的に蒸発し、成膜中の基板301上に供給されるようになる。この結果、前記III族窒化物半導体の成膜処理は、前記原料ガスに加えてBを含む雰囲気中で行われることになる。
この結果、基板301上における前記III族窒化物半導体の(0001)面ファセットの形成を抑制し、前記III族窒化物半導体の成長方向をc軸より傾斜させるようにすることができる。この結果、基板301上において、c軸より傾斜した方位に配向した前記III族窒化物半導体を得ることができる。
このようなIII族窒化物半導体は、内蔵電界が小さく、電子と正孔との発光再結合のための遷移確率を増大させることができる。したがって、前記III族窒化物半導体から所定の発光素子を作製することにより、その発光効率を増大させることができる。また、圧電電界による二次元電子ガスが生じないために、エンハンスメント型の電界効果トランジスタを得ることもできる。
なお、前記III族窒化物半導体は、B含有雰囲気中で行うため、その主成分であるAlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分の他に、Bを極微量含むようになる。好ましくは、前記III族窒化物半導体は、Bを1原子%未満の割合で含む。すなわち、前記III族窒化物半導体中のB含有割合がこのような範囲を満足するようにB供給源302を配置することによって、c軸より傾斜した方位に配向した前記III族窒化物半導体を簡易に得ることができるようになる。
なお、前記III族窒化物半導体の配向は、そのc軸より8°以上傾斜していることが好ましい。これによって、前記(0001)面ファセットの形成を効果的に抑制することができ、上述した内蔵電界をより効果的に減少せしめることができるとともに、二次元電子ガスを生じさせないという効果を増大させることができる。
(実施例1)
本実施例では、図3に示すような作製装置を用いてIII族窒化物半導体の作製を実施した。最初に、(10-12)面サファイア基板を準備し、このサファイア基板上に450℃で厚さ25nmのAlNを形成し、さらに前記AlN上に1050℃で厚さ2.0μmのGaNを形成した。なお、B供給源として、単結晶のZrB2をサファイア基板上流側に近接して、配置した。
(比較例1)
B供給源を使用しなかった以外は、実施例1と同様にして、(10-12)面サファイア基板
上に厚さ2.5nmのAlN及び2.0μmnmのGaNを形成した。
図4(a)は実施例1で得たAlN/GaNヘテロ構造の表面SEM写真であり、図4(b)は比較例1で得たAlN/GaNヘテロ構造の表面SEM写真である。実施例1及び比較例1のいずれにおいても、得られたAlN/GaNヘテロ構造の配向方位は(1-100)面であった。しかしながら、図4から明らかなように、本発明に従ってZrB2なるB供給源を用いて作製した実施例1のAlN/GaNヘテロ構造においては、表面が極めて平坦であり、素子作製に際して高品質な積層構造が得られていることが分かる。一方、比較例1のAlN/GaNヘテロ構造においては、表面平坦性が劣悪であって、素子作製に際して高品質な積層構造が得られていないことが分かる。
なお、実施例1で得たAlN/GaNヘテロ構造を用いて図1に示すようなp-n接合構造を形成し、発光ダイオードを作製したところ、前記発光ダイオードからの発光が確認された。また、実施例1で得たAlN/GaNヘテロ構造に対してオーム性及びショットキー性の電極を形成した電界効果トランジスタを作製したところ、前記電界効果トランジスタの動作が確認された。
(実施例2)
本実施例では、図3に示すような作製装置を用いてIII族窒化物半導体の作製を実施した。最初に、(30-38)面に配向した主面を有する4H-SiC基板を準備し、このSiC基板上に、実施例1と同じ条件で、厚さ300nmのAlN及び厚さ2.0μmのGaNを形成した。
(比較例2)
B供給源を使用しなかった以外は、実施例2と同様にして、(30-38)面に配向した主面を有する4H-SiC基板上に厚さ300nmのAlN及び2.0μmのGaNを形成した。
図5(a)は実施例2で得たAlN/GaNヘテロ構造の表面SEM写真であり、図5(b)は比較例2で得たAlN/GaNヘテロ構造の表面SEM写真である。実施例2において、得られたAlN/GaNヘテロ構造の配向方位は基板と同じ(30-38)面であった。一方、比較例2において、得られたAlN/GaNヘテロ構造の配向方位は基板と同じ(30-38)面を含むとともに、(0001)面から7°傾斜した方位に配向したものをも含んでいた。
さらに、図5から明らかなように、本発明に従ってZrB2なるB供給源を用いて作製した実施例2のAlN/GaNヘテロ構造においては、表面が極めて平坦であり、素子作製に際して高品質な積層構造が得られていることが分かる。一方、比較例2のAlN/GaNヘテロ構造においては、表面平坦性が劣悪であって、素子作製に際して高品質な積層構造が得られていないことが分かる。
なお、実施例2で得たAlN/GaNヘテロ構造を用いて図1に示すようなp-n接合構造を形成し、発光ダイオードを作製したところ、前記発光ダイオードからの発光が確認された。また、実施例2で得たAlN/GaNヘテロ構造に対してオーム性及びショットキー性の電極を形成した電界効果トランジスタを作製したところ、前記電界効果トランジスタの動作が確認された。
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
例えば、上記具体例においては、B供給源302をIII族窒化物半導体を形成すべき基板301の近傍に配置することによって、成膜処理をB含有雰囲気中で実施するようにしている。しかしながら、前述した原料ガスに加えてB含有ガスを成膜容器304内に供給することによって、前記B含有雰囲気を形成することもできる。また、基板301上にB含有物質を予め蒸着し、III族窒化物半導体形成時の温度を適宜に制御して、Bが成膜中の前記III族窒化物半導体中の含有(拡散)するようにすることもできる。また、装置部材、例えばサセプタ303を前記B含有物質から構成し、その加熱を温度を適宜に制御して、Bを蒸発させて、前記成膜処理をB含有雰囲気で実施するようにすることもできる。
また、上記具体例においてはCVD法を用いて前記III族窒化物半導体を形成する場合について述べたが、当然にその他の成膜手法を用いることもできる。
発光ダイオードの一例を示す構成図である。 同じく、発光ダイオードの一例を示す構成図である。 本発明のIII族窒化物半導体の作製方法に使用する装置の一例を概略的に示す構成図である。 AlN/GaNヘテロ構造の表面SEM写真である。 同じく、AlN/GaNヘテロ構造の表面SEM写真である。
符号の説明
301 基板
302 B供給源
303 サセプタ
304 成膜容器

Claims (16)

  1. c軸より傾斜した方位において配向した主面を有する基板を準備する工程と、
    Bを含む雰囲気において成膜処理を実行し、前記基板上にAlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含むIII族窒化物半導体を、そのc軸より傾斜した方位において配向するようにして形成する工程と、
    を具えることを特徴とする、III族窒化物半導体の作製方法。
  2. 前記III族窒化物半導体中における前記Bの含有量が1原子%未満であることを特徴とする、請求項1に記載のIII族窒化物半導体の作製方法。
  3. 前記成膜処理は、前記Bを含む物質を前記基板の近傍に配置して行うことを特徴とする、請求項1又は2に記載のIII族窒化物半導体の作製方法。
  4. 前記成膜処理は、前記Bを含むガス物質を成膜雰囲気中に供給した状態で行うことを特徴とする、請求項1又は2に記載のIII族窒化物半導体の作製方法。
  5. 前記成膜処理は、前記Bを含む物質を前記基板上に予め蒸着した状態で行うことを特徴とする、請求項1又は2に記載のIII族窒化物半導体の作製方法。
  6. 前記成膜処理は、前記Bを含む物質からなる装置部材を含む装置を用いて行うことを特徴とする、請求項1又は2に記載のIII族窒化物半導体の作製方法。
  7. 前記III族窒化物半導体は、そのc軸より8°以上傾斜したことを特徴とする、請求項1〜6のいずれか一に記載のIII族窒化物半導体の作製方法。
  8. 前記基板は、サファイア、スピネル、SiC、Si、GaAs、GaP、ZrB2、GaN、AlN 、AlGaN、ZnO、LiAlO2、及びLiGaO2から選ばれる少なくとも一種から構成することを特徴とする、請求項1〜7のいずれか一に記載のIII族窒化物半導体の作製方法。
  9. c軸より傾斜した方位において配向し、AlxGa1-x-yInyN(0≦x,y、1-x-y≦1)なる組成成分を主成分として含むことを特徴とする、III族窒化物半導体。
  10. c軸より8°以上傾斜した方向に配向したことを特徴とする、請求項9に記載のIII族窒化物半導体。
  11. Bを含むことを特徴とする、請求項9又は10に記載のIII族窒化物半導体。
  12. 前記Bの含有量が1原子%未満であることを特徴とする、請求項3に記載のIII族窒化物半導体。
  13. 前記III族窒化物半導体は、c軸より傾斜した方位において配向した主面を有する基板上に形成されたことを特徴とする、請求項9〜12のいずれか一に記載のIII族窒化物半導体。
  14. 前記基板は、サファイア、スピネル、SiC、Si、GaAs、GaP、ZrB2、GaN、AlN 、AlGaN、ZnO、LiAlO2、及びLiGaO2から選ばれる少なくとも一種から構成したことを特徴とする、請求項13に記載のIII族窒化物半導体。
  15. 請求項9〜14のいずれか一に記載のIII族窒化物半導体を含むことを特徴とする、半導体発光素子。
  16. 請求項9〜14のいずれか一に記載のIII族窒化物半導体を含むことを特徴とする、電界効果トランジスタ。

JP2004067457A 2004-03-10 2004-03-10 Iii族窒化物半導体の作製方法 Expired - Lifetime JP4556034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004067457A JP4556034B2 (ja) 2004-03-10 2004-03-10 Iii族窒化物半導体の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004067457A JP4556034B2 (ja) 2004-03-10 2004-03-10 Iii族窒化物半導体の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010024715A Division JP5376458B2 (ja) 2010-02-05 2010-02-05 Iii族窒化物半導体

Publications (2)

Publication Number Publication Date
JP2005255440A true JP2005255440A (ja) 2005-09-22
JP4556034B2 JP4556034B2 (ja) 2010-10-06

Family

ID=35081539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004067457A Expired - Lifetime JP4556034B2 (ja) 2004-03-10 2004-03-10 Iii族窒化物半導体の作製方法

Country Status (1)

Country Link
JP (1) JP4556034B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010509778A (ja) * 2006-11-10 2010-03-25 サン−ゴバン セラミックス アンド プラスティクス,インコーポレイティド サセプタおよびサセプタを用いたled装置の形成方法
WO2016152106A1 (ja) * 2015-03-26 2016-09-29 株式会社デンソー 半導体ウエハ、半導体装置及び半導体ウエハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226379A (ja) * 1994-02-15 1995-08-22 Sumitomo Electric Ind Ltd 気相成長用ウエハトレー及び化合物半導体の製造方法
JPH08239752A (ja) * 1995-03-01 1996-09-17 Sumitomo Electric Ind Ltd ホウ素含有窒化アルミニウム薄膜および製造方法
JP2002176331A (ja) * 2000-09-27 2002-06-21 Seiko Epson Corp 表面弾性波素子、周波数フィルタ、周波数発振器、電子回路、及び電子機器
JP2002305155A (ja) * 2001-04-09 2002-10-18 Nikko Materials Co Ltd GaN系化合物半導体結晶の結晶成長装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226379A (ja) * 1994-02-15 1995-08-22 Sumitomo Electric Ind Ltd 気相成長用ウエハトレー及び化合物半導体の製造方法
JPH08239752A (ja) * 1995-03-01 1996-09-17 Sumitomo Electric Ind Ltd ホウ素含有窒化アルミニウム薄膜および製造方法
JP2002176331A (ja) * 2000-09-27 2002-06-21 Seiko Epson Corp 表面弾性波素子、周波数フィルタ、周波数発振器、電子回路、及び電子機器
JP2002305155A (ja) * 2001-04-09 2002-10-18 Nikko Materials Co Ltd GaN系化合物半導体結晶の結晶成長装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010509778A (ja) * 2006-11-10 2010-03-25 サン−ゴバン セラミックス アンド プラスティクス,インコーポレイティド サセプタおよびサセプタを用いたled装置の形成方法
WO2016152106A1 (ja) * 2015-03-26 2016-09-29 株式会社デンソー 半導体ウエハ、半導体装置及び半導体ウエハの製造方法

Also Published As

Publication number Publication date
JP4556034B2 (ja) 2010-10-06

Similar Documents

Publication Publication Date Title
TWI489668B (zh) 利用金屬有機化學汽相沉積之高品質氮面GaN、InN及AlN及其合金之異質磊晶生長的方法
US6593016B1 (en) Group III nitride compound semiconductor device and producing method thereof
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
TWI501291B (zh) Method for forming epitaxial wafers and method for fabricating semiconductor elements
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
JPWO2007129773A1 (ja) Iii族窒化物化合物半導体積層構造体
TW200834670A (en) Process for producing III group nitride compound semiconductor, III group nitride compound semiconductor light emitting element, and lamp
JP4963763B2 (ja) 半導体素子
JP2008177525A (ja) Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
US20060189019A1 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JPH09134878A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2008091470A (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
JP2016145144A (ja) ダイヤモンド積層構造、ダイヤモンド半導体形成用基板、ダイヤモンド半導体装置およびダイヤモンド積層構造の製造方法
JP2009238772A (ja) エピタキシャル基板及びエピタキシャル基板の製造方法
JP3857467B2 (ja) 窒化ガリウム系化合物半導体とその製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP2015216311A (ja) 半導体基板、半導体基板の製造方法および半導体装置
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
US8253125B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2008098224A (ja) Iii族窒化物化合物半導体積層構造体の成膜方法
JP2006100518A (ja) 基板表面処理方法及びiii族窒化物系化合物半導体発光素子の製造方法。
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP4556034B2 (ja) Iii族窒化物半導体の作製方法
JP2005210091A (ja) Iii族窒化物半導体素子およびそれを用いた発光素子
TW200832758A (en) GaN semiconductor light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100701

R150 Certificate of patent or registration of utility model

Ref document number: 4556034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term