JP2005252713A - 誤検出防止回路 - Google Patents
誤検出防止回路 Download PDFInfo
- Publication number
- JP2005252713A JP2005252713A JP2004061100A JP2004061100A JP2005252713A JP 2005252713 A JP2005252713 A JP 2005252713A JP 2004061100 A JP2004061100 A JP 2004061100A JP 2004061100 A JP2004061100 A JP 2004061100A JP 2005252713 A JP2005252713 A JP 2005252713A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- signal
- rising
- falling
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
【解決手段】 多重化信号をスライスした2値判定値があって、前記2値判定値のスタートコードを検出し、前記スタートコードを評価するスタートコード検出回路10を有し、前記スタートコードの評価に対するエラー判定を行い、前記信号に該当しない信号をエラー信号として出力するエラー判定回路15を有しており、前記スタートコード検出回路10が行うスタートコードの評価は、前記スタートコードに係る2値判定値の連続性をシステムクロック基準でカウントするものである。
【選択図】 図1
Description
図25に示したクローズドキャプション信号は、スタートコードが“001”というビット配列で、16bitのデータ領域を有する信号であり、スタートコードの前に一定周期で所定回数繰り返すクロックランイン信号を有している。
特に、VBI中であってもノイズが多くなるとVBI信号が劣化し、表示される文字、記号等が乱れたり、文字化けを起こすといった不具合が生じる。そこで、劣化したVBI信号又は外部から侵入した無関係な信号に関してはエラー信号として検出し、データ領域の異常なデータを表示しないことでそのような不具合を解消する制御が行われている。
まず、本発明の実施の形態1における誤検出防止回路の構成を図1に示す。実施の形態1の誤検出防止回路は、LPF1、比較器2、同期分離回路3、PLL4、スライスタイミング設定回路5、スライス回路6、ウィンドウ生成回路7、スタートコード検出回路10、エラー判定回路15により構成されている。
L連続性検出1(L1)は、図7のスタートコードが有するスタートコード期間のうちL連続性検出1範囲(T3〜T4)におけるパルスで“0”判定が続く期間を計測する回路である。“0”判定が続く期間が所定範囲内であればL連続性検出1範囲においては正常なスタートコードであると判定し、H連続性判定結果としてPASSを出力する。
以下同様にH(L)連続性検出k(Hk(Lk))においても同様の処理が行われ、PASSを出力する。各H(L)連続性検出k(Hk(Lk))の回路よりPASS出力があってスタートコード判定が出力される。
次に、本発明の実施の形態2における誤検出防止回路の構成を図11に示す。実施の形態2の誤検出防止回路は、LPF1、比較器2、同期分離回路3、PLL4、スライスタイミング設定回路5、スライス回路6、ウィンドウ生成回路7、ウィンドウ生成回路9、スタートコード検出回路10、立上り(立下り)検出回路11、クロックランイン検出回路13、エラー判定回路15により構成されている。実施の形態1に対してウィンドウ生成回路9、立上り(立下り)検出回路11、クロックランイン検出回路13が追加された構成となっている。そこで実施の形態1で採り上げられている構成ブロックに関しては同等の機能を有するため、その説明を省略する。
次に、本発明の実施の形態3における誤検出防止回路の構成を図14に示す。実施の形態3の誤検出防止回路は、LPF1、比較器2、同期分離回路3、PLL4、スライスタイミング設定回路5、スライス回路6、ウィンドウ生成回路7、ウィンドウ生成回路8、スタートコード検出回路10、立上り(立下り)検出回路11、データ部エラー検出回路12、エラー判定回路15により構成されている。実施の形態1に対してウィンドウ生成回路8、立上り(立下り)検出回路11、データ部エラー検出回路12が追加された構成となっている。そこで実施の形態1で採り上げられている構成ブロックに関しては同等の機能を有するため、その説明を省略する。
データ部エラー検出用ウィンドウ内の2値判定値に対し立上り(立下り)タイミングを捉えPASS出力又はFAIL出力することでデータ部エラー検出判定結果が出力される。
次に、本発明の実施の形態4における誤検出防止回路の構成を図18に示す。実施の形態4の誤検出防止回路は、LPF1、比較器2、同期分離回路3、PLL4、スライスタイミング設定回路5、スライス回路6、ウィンドウ生成回路7、ウィンドウ生成回路8、ウィンドウ生成回路9、スタートコード検出回路10、立上り(立下り)検出回路11、データ部エラー検出回路12、クロックランイン検出回路13、エラー判定回路15により構成されている。つまり構成としては実施の形態2及び実施の形態3を足し合わせたものになっており、動作処理としても両者を足し合わせたものになっているため詳細な説明は省略する。従って、実施の形態4では入力されたビデオ信号のスタートコード、データ部、クロックランイン信号に対してウィンドウを設定していき、そのウィンドウ内でそれぞれの2値判定値を評価することになる。
次に、本発明の実施の形態5における誤検出防止回路の構成を図19に示す。実施の形態5の誤検出防止回路は、LPF1、比較器2、同期分離回路3、PLL4、スライスタイミング設定回路5、スライス回路6、ウィンドウ生成回路7、ウィンドウ生成回路8、ウィンドウ生成回路9、スタートコード検出回路10、立上り(立下り)検出回路11、データ部エラー検出回路12、クロックランイン検出回路13、第1立ち上がり位置検出回路14、エラー判定回路15により構成されている。実施の形態4に対して第1立ち上がり位置検出回路14が追加された構成となっている。そこで実施の形態1で採り上げられている構成ブロックに関しては同等の機能を有するため、その説明を省略する。
2 比較器
3 同期分離回路
4 PLL
5 スライスタイミング設定回路
6 スライス回路
7 ウィンドウ生成回路(スタートコード)
8 ウィンドウ生成回路(データ部)
9 ウィンドウ生成回路(クロックランイン部)
10 スタートコード検出回路
11 立上り(立下り)検出回路
12 データ部エラー検出回路
13 クロックランイン検出回路
14 第1立上り位置検出回路
15 エラー判定回路
W1 フリーランカウンタ
W2 比較器
Hk H連続性検出k(k=1、2、…)
Lk L連続性検出k(k=1、2、…)
Hk(1)(Lk(1))(k=1、2、…) 立上り(立下り)検出回路
Hk(2)(Lk(2))(k=1、2、…) フリーランカウンタ
Hk(3)(Lk(3))(k=1、2、…) 比較器
121 立上り(立下り)間隔検出カウンタ
122 比較器
131 立上り(立下り)回数カウンタ
132 周期検出カウンタ
133 比較器
134 比較器
141 フリーランカウンタ
142 立上り(立下り)検出回路
143 レジスタ
144 レジスタ(1フィールド前の値)
145 比較器
Claims (34)
- 多重化信号をスライスした2値判定値を入力し、
前記2値判定値の識別コードを検出し、前記識別コードを評価する識別コード検出回路を有し、
前記識別コードの評価に対するエラー判定を行い、前記信号に該当しない信号をエラー信号として出力する誤検出防止回路であって、
前記識別コード検出回路が行う識別コードの評価は、前記識別コードに係る2値判定値のパルスの幅を参照するものであることを特徴とする誤検出防止回路。 - 前記2値判定値のパルスの幅を参照する際には、特定のクロックを基準信号としたカウントが行われることにより、前記2値判定値のパルスの幅を計測することを特徴とする請求項1に記載の誤検出防止回路。
- 前記特定のクロックは、システムクロックであることを特徴とする請求項2に記載の誤検出防止回路。
- 前記識別コードは、スタートコードであり、
前記識別コード検出回路は、前記スタートコードを検出し、評価するスタートコード検出回路であり、
前記2値判定値のパルスの幅は、前記スタートコードに係る2値判定値の連続性であることを特徴とする請求項1から3の何れか1項に記載の誤検出防止回路。 - 前記スタートコード検出回路は、
前記スタートコードに対して1又は2以上の連続性の検出範囲を設定し、各検出範囲に対応する2値判定値の連続性をシステムクロック基準でカウントする連続性検出回路を有することを特徴とする請求項4に記載の誤検出防止回路。 - 前記連続性検出回路は、
2値判定値の立上り又は立下りを検出し、立上りパルス又は立下りパルスを出力する立上り(立下り)検出回路を有し、
前記立上り(立下り)検出回路が出力する立上りパルス又は立下りパルスは、2値判定値の連続性をシステムクロック基準でカウントするときのリセットタイミングとすることを特徴とする請求項5に記載の誤検出防止回路。 - 前記連続性検出回路は、
前記連続性の判定結果をOKとするカウント値の範囲に対してマージンを設定することを特徴とする請求項5に記載の誤検出防止回路。 - 前記2値判定値のスタートコードを抜き出すスタートコード検出用ウィンドウを生成する第1のウィンドウ生成回路を有し、
前記スタートコード検出用ウィンドウは、システムクロック基準でカウントしたときのカウント値であることを特徴とする請求項4に記載の誤検出防止回路。 - 前記第1のウィンドウ生成回路は、
水平同期タイミングを、前記スタートコード検出用ウィンドウをシステムクロック基準でカウントするときのリセットタイミングとすることを特徴とする請求項8に記載の誤検出防止回路。 - 前記第1のウィンドウ生成回路は、
前記スタートコード検出用ウィンドウに対してマージンを設定することを特徴とする請求項8に記載の誤検出防止回路。 - 多重化信号をスライスした2値判定値を入力し、
前記2値判定値の識別コードを検出し、前記識別コードを評価する識別コード検出回路を有し、
前記識別コードの評価に対するエラー判定を行い、前記信号に該当しない信号をエラー信号として出力する誤検出防止回路であって、
前記識別コード検出回路が行う識別コードの評価は、前記識別コードに係る2値判定値のパルスの周期を参照するものであることを特徴とする誤検出防止回路。 - 前記2値判定値のパルスの周期を参照する際には、特定のクロックを基準信号としたカウントが行われることにより、前記2値判定値のパルスの周期を計測することを特徴とする請求項11に記載の誤検出防止回路。
- 前記特定のクロックは、システムクロックであることを特徴とする請求項12に記載の誤検出防止回路。
- 前記識別コードは、クロックランイン信号であり、
前記識別コード検出回路は、前記クロックランイン信号を検出し、評価するクロックランイン検出回路であり、
前記2値判定値のパルスの周期は、前記クロックランイン信号に係る2値判定値の周期であることを特徴とする請求項11から13の何れか1項に記載の誤検出防止回路。 - 前記2値判定値の立上り又は立下りを検出し、立上りパルス又は立下りパルスを出力する立上り(立下り)検出回路を有し、
前記クロックランイン検出回路は、
前記立上りパルス又は立下りパルスより前記クロックランイン信号の立上り又は立下り回数をカウントする立上り(立下り)回数カウンタと、前記クロックランイン信号の周期をシステムクロック基準でカウントする周期検出カウンタを有することを特徴とする請求項14に記載の誤検出防止回路。 - 前記周期検出カウンタは、
前記立上り(立下り)検出回路が出力する立上りパルス又は立下りパルスを、前記クロックランイン信号の周期をシステムクロック基準でカウントするときのリセットタイミングとすることを特徴とする請求項15に記載の誤検出防止回路。 - 前記立上り(立下り)回数カウンタは、
前記クロックランイン信号の立上り又は立下り回数の判定結果をOKとするカウント値の範囲に対してマージンを設定することを特徴とする請求項15に記載の誤検出防止回路。 - 前記周期検出カウンタは、
前記クロックランイン信号の周期の判定結果をOKとするカウント値の範囲に対してマージンを設定することを特徴とする請求項15に記載の誤検出防止回路。 - 前記2値判定値のクロックランイン信号を抜き出すクロックランイン検出用ウィンドウを生成する第2のウィンドウ生成回路を有し、
前記クロックランイン検出用ウィンドウは、システムクロック基準でカウントしたときのカウント値であることを特徴とする請求項15に記載の誤検出防止回路。 - 前記第2のウィンドウ生成回路は、
水平同期タイミングを、前記クロックランイン検出用ウィンドウをシステムクロック基準でカウントするときのリセットタイミングとすることを特徴とする請求項19に記載の誤検出防止回路。 - 前記第2のウィンドウ生成回路は、
前記クロックランイン検出用ウィンドウに対してマージンを設定することを特徴とする請求項19に記載の誤検出防止回路。 - 前記識別コードは、データ部であり、
前記識別コード検出回路は、前記データ部を検出し、評価するデータ部エラー検出回路であり、
前記2値判定値の立上り又は立下りを検出し、立上りパルス又は立下りパルスを出力する立上り(立下り)検出回路を有し、
前記データ部エラー検出回路は、
前記立上りパルス又は立下りパルスより前記データ部の立上り又は立下り間隔をシステムクロック基準でカウントする立上り(立下り)間隔検出カウンタを有することを特徴とする請求項1から3、11から13の何れか1項に記載の誤検出防止回路。 - 前記立上り(立下り)間隔検出カウンタは、
前記立上り(立下り)検出回路が出力する立上りパルス又は立下りパルスを、前記データ部の立上り又は立下り間隔をシステムクロック基準でカウントするときのリセットタイミングとすることを特徴とする請求項22に記載の誤検出防止回路。 - 前記立上り(立下り)間隔検出カウンタは、
前記データ部の立上り又は立下り間隔の判定結果をOKとするカウント値の範囲に対してマージンを設定することを特徴とする請求項22に記載の誤検出防止回路。 - 前記2値判定値のデータ部を抜き出すデータ部エラー検出用ウィンドウを生成する第3のウィンドウ生成回路を有し、
前記データ部エラー検出用ウィンドウは、システムクロック基準でカウントしたときのカウント値であることを特徴とする請求項22に記載の誤検出防止回路。 - 前記第3のウィンドウ生成回路は、
水平同期タイミングを、前記データ部エラー検出用ウィンドウをシステムクロック基準でカウントするときのリセットタイミングとすることを特徴とする請求項25に記載の誤検出防止回路。 - 前記第3のウィンドウ生成回路は、
前記データ部エラー検出用ウィンドウに対してマージンを設定することを特徴とする請求項25に記載の誤検出防止回路。 - 多重化信号をスライスした2値判定値を入力し、
前記2値判定値の識別コードを検出し、前記識別コードを評価する識別コード検出回路を有し、
前記識別コードの評価に対するエラー判定を行い、前記信号に該当しない信号をエラー信号として出力する誤検出防止回路であって、
前記識別コード検出回路が行う識別コードの評価は、前記識別コードに係る2値判定値のパルスが最初に変化する立上り(立下り)位置をフィールド毎に参照するものであることを特徴とする誤検出防止回路。 - 前記立上り(立下り)位置をフィールド毎に参照する際には、特定のクロックを基準信号としたカウントが行われることにより、水平同期信号を基準として2値判定値のパルスが最初に変化する迄の期間を計測することを特徴とする請求項28に記載の誤検出防止回路。
- 前記特定のクロックは、システムクロックであることを特徴とする請求項29に記載の誤検出防止回路。
- 前記識別コードは、前記立上り(立下り)位置に係る2値判定値のパルスであり、
前記識別コード検出回路は、各フィールドにおいて前記立上り(立下り)位置を検出し、システムクロック基準でカウントすることにより評価する立上り(立下り)位置検出回路であり、
前記立上り(立下り)位置検出回路が行う前記立上り(立下り)位置の評価は、第1のフィールドにおけるカウント値と、前記第1のフィールドの1フィールド前である第2のフィールドのカウント値との差分をとるものであることを特徴とする請求項28から30の何れか1項に記載の誤検出防止回路。 - 前記立上り(立下り)位置検出回路は、
水平同期タイミングを、各フィールドにおける該位置をシステムクロック基準でカウントするときのリセットタイミングとすることを特徴とする請求項31に記載の誤検出防止回路。 - 前記立上り(立下り)位置検出回路は、
前記差分の判定結果をOKとするカウント値の範囲に対してマージンを設定することを特徴とする請求項31に記載の誤検出防止回路。 - 前記多重化信号はVBI信号であることを特徴とする請求項1から33の何れか1項に記載の誤検出防止回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004061100A JP4353828B2 (ja) | 2004-03-04 | 2004-03-04 | 誤検出防止回路 |
US11/070,185 US7375765B2 (en) | 2004-03-04 | 2005-03-03 | False-positive detection prevention circuit for preventing false-positive detection of signals on which abnormal signals are superimposed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004061100A JP4353828B2 (ja) | 2004-03-04 | 2004-03-04 | 誤検出防止回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005252713A true JP2005252713A (ja) | 2005-09-15 |
JP4353828B2 JP4353828B2 (ja) | 2009-10-28 |
Family
ID=34909224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004061100A Expired - Fee Related JP4353828B2 (ja) | 2004-03-04 | 2004-03-04 | 誤検出防止回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7375765B2 (ja) |
JP (1) | JP4353828B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135744A (ja) * | 2007-11-30 | 2009-06-18 | Sanyo Electric Co Ltd | 映像信号処理装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101039006B1 (ko) * | 2004-06-21 | 2011-06-07 | 삼성전자주식회사 | 아날로그 복합 영상신호의 동기분리장치 및 그 분리방법 |
KR100640630B1 (ko) * | 2005-01-17 | 2006-10-31 | 삼성전자주식회사 | 수직 귀선 기간에 실린 데이터를 추출하기 위한 디지털영상 신호 처리 장치 및 방법 |
TWI268704B (en) * | 2005-06-28 | 2006-12-11 | Realtek Semiconductor Corp | Apparatus and method for detecting vertical blanking interval |
TWI279139B (en) * | 2005-09-16 | 2007-04-11 | Realtek Semiconductor Corp | Data recovery device and method |
US7796193B2 (en) * | 2006-06-29 | 2010-09-14 | Mediatek Inc. | Method of adaptive slicing signal |
EP1873959A3 (en) * | 2006-06-30 | 2012-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Clock synchronization circuit and semiconductor device provided therewith |
TWI320661B (en) * | 2006-09-22 | 2010-02-11 | Mstar Semiconductor Inc | Apparatus and method for detecting vertical blanking interval signals |
US8471960B2 (en) | 2008-11-24 | 2013-06-25 | Mediatek Inc. | Method capable of avoiding data error from incorrect sampling points |
US20110157464A1 (en) * | 2009-12-30 | 2011-06-30 | Hung Cheng-Hsi | Configuration method of vertical blanking interval data and apparatus thereof |
TWI543623B (zh) * | 2013-04-08 | 2016-07-21 | 晨星半導體股份有限公司 | 影像訊號解碼裝置與影像訊號解碼方法 |
US10992843B2 (en) * | 2017-08-28 | 2021-04-27 | Novatek Microelectronics Corp. | Video interface conversion apparatus and operation method thereof |
US10945051B1 (en) | 2020-04-06 | 2021-03-09 | Bank Of America Corporation | System and method for intentionally distorting digital media to reduce the accuracy of generative machine learning algorithms |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1132308A (ja) | 1997-07-14 | 1999-02-02 | Mitsubishi Electric Corp | 多重データ抽出装置 |
JP2000197016A (ja) | 1998-12-24 | 2000-07-14 | Toshiba Ave Co Ltd | データ抽出回路 |
US6839055B1 (en) * | 2000-01-25 | 2005-01-04 | Dell Products L.P. | Video data error detection |
JP4091360B2 (ja) * | 2002-07-02 | 2008-05-28 | 松下電器産業株式会社 | データスライス装置、及びデータスライス方法 |
KR100556844B1 (ko) * | 2003-04-19 | 2006-03-10 | 엘지전자 주식회사 | 동영상 전송 시스템의 에러 검출 방법 |
-
2004
- 2004-03-04 JP JP2004061100A patent/JP4353828B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-03 US US11/070,185 patent/US7375765B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135744A (ja) * | 2007-11-30 | 2009-06-18 | Sanyo Electric Co Ltd | 映像信号処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US7375765B2 (en) | 2008-05-20 |
JP4353828B2 (ja) | 2009-10-28 |
US20050195326A1 (en) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375765B2 (en) | False-positive detection prevention circuit for preventing false-positive detection of signals on which abnormal signals are superimposed | |
US7098960B2 (en) | Data slicer, data slicing method, and amplitude evaluation value setting method | |
KR100904017B1 (ko) | 아날로그 비디오 입력 신호들의 자동 포맷 식별 | |
DK154386B (da) | Fremgangsmaade og apparat til at tidslaase en mikroprocessor til synkroniseringsimpulserne i et videosignal | |
KR100789680B1 (ko) | 클럭 생성회로 및 텔레텍스트 브로드캐스팅 데이터 샘플링회로 | |
JP3043307B2 (ja) | 同期信号判定方法及び装置 | |
US7777813B2 (en) | Color burst automatic detection device | |
JPH1013796A (ja) | 文字多重データサンプリング回路 | |
US7382413B2 (en) | Apparatus and method of extracting sync signal from analog composite video signal | |
EP2790403B1 (en) | Video signal decoding apparatus and associated method | |
JP4504714B2 (ja) | 外部同期信号生成回路および位相差測定回路 | |
JP2006333456A (ja) | サンプリングクロック生成回路及び文字放送データ抜き取り回路 | |
JP5469371B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
US7321397B2 (en) | Composite color frame identifier system and method | |
KR19990060496A (ko) | 데이터 슬라이서의 슬라이스 레벨 결정장치 | |
TWI393432B (zh) | 影像水平同步器 | |
US20090237558A1 (en) | Teletext receiving circuit | |
JP2009177604A (ja) | 同期信号検出回路、映像検知回路、同期信号検出方法及びプログラム | |
JP3024725B2 (ja) | スキューパルス検出回路 | |
JP2007288260A (ja) | Vbiデータスライス回路 | |
JP2003134355A (ja) | テレビジョン信号の標準/非標準判別装置 | |
JP2007215134A (ja) | 水平同期信号検出回路 | |
JP2005347805A (ja) | 垂直同期信号検出回路 | |
WO2005025233A1 (en) | Composite color frame identifier system and method | |
JP2006261839A (ja) | 映像信号処理回路及びそれを備えた映像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090728 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |