JP2009135744A - 映像信号処理装置 - Google Patents
映像信号処理装置 Download PDFInfo
- Publication number
- JP2009135744A JP2009135744A JP2007310022A JP2007310022A JP2009135744A JP 2009135744 A JP2009135744 A JP 2009135744A JP 2007310022 A JP2007310022 A JP 2007310022A JP 2007310022 A JP2007310022 A JP 2007310022A JP 2009135744 A JP2009135744 A JP 2009135744A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock run
- start bit
- caption information
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Television Systems (AREA)
Abstract
【課題】クローズドキャプションにおけるキャプション情報をより確実に抽出することを可能とする。
【解決手段】キャプション情報には、スタートビット及び文字情報を含む実キャプション情報の前に所定数のパルスが連続するクロックランイン信号が含まれている。クロックランイン信号を検出するクロックランイン検出部21と、クロックランイン検出部21においてクロックランイン信号を検出したタイミングに応じて、実キャプション情報のスタートビットの検出処理を行うスタートビット検出部22と、を備えることで上記課題を解決する。
【選択図】図1
【解決手段】キャプション情報には、スタートビット及び文字情報を含む実キャプション情報の前に所定数のパルスが連続するクロックランイン信号が含まれている。クロックランイン信号を検出するクロックランイン検出部21と、クロックランイン検出部21においてクロックランイン信号を検出したタイミングに応じて、実キャプション情報のスタートビットの検出処理を行うスタートビット検出部22と、を備えることで上記課題を解決する。
【選択図】図1
Description
本発明は、クローズドキャプション処理機能を備えた映像信号処理装置に関する。
テレビジョン放送等の映像信号に文字情報を重畳して、クローズドキャプションによる文字多重放送が広く用いられている。クローズドキャプションは、テレビジョン放送の映像信号の第21ライン(21H)(又は第284ライン(284H))に16ビットのNRZ信号であるキャプション情報が多重化されており、その多重化されたキャプション情報を映像信号から抽出してデコードすることによって、キャプション情報を画面上に表示することを可能とするものである。また、クローズドキャプションは、テレビジョン放送だけでなく、ビデオソフト、ビデオディスク等にも付加されている。
クローズドキャプションにおいてキャプション情報を画面上に表示するためには映像信号からキャプション情報を抽出する必要がある。
クローズドキャプンション情報が重畳された21Hの水平ラインは、図6に示すように、水平同期信号Hsync,カラーバーストCb,クロックランイン信号CRI,実キャプション情報CAPの順に信号が現れる。従来のキャプション情報の抽出処理では、垂直同期信号が入力されてからの水平ライン数をカウントすることによって21H(又は284H)の水平同期信号を検出して21Hパルスを発生させ(図6)、その21Hパルスの立ち上がりから所定のサイクル数後にスタートビット検出パルスを立ち上げ、そのスタートビット検出パルスに応じてスタートビットが始まるものとしてキャプション情報を抽出している。一般的に、クローズドキャプションにおけるキャプション情報のスタートビットは“001”と定められており、そのスタートビットの3ビットの後から実際のキャプション情報CAPの抽出処理を開始する。
しかしながら、図7に示すように、何らかの原因により21Hの水平同期信号が正しく検出できず、21Hパルスが正常なタイミングからずれて発生してしまった場合、その誤った21Hパルスの立ち上がりから所定のサイクル数後にキャプション情報のスタートビットの抽出処理が開始され、誤ったデータがキャプション情報として抽出されてしまうことになる。
そこで、本発明は、クローズドキャプションにおけるキャプション情報をより確実に抽出することを可能とするクローズドキャプション処理機能を備えた映像信号処理装置を提供することを目的とする。
本発明は、キャプション情報が重畳された映像信号を再生するための映像信号処理装置であって、前記キャプション情報には、スタートビット及び文字情報を含む実キャプション情報の前に所定数のパルスが連続するクロックランイン信号が含まれており、前記クロックランイン信号を検出するクロックランイン検出部と、前記クロックランイン検出部において前記クロックランイン信号を検出したタイミングに応じて、前記実キャプション情報のスタートビットの検出処理を行うスタートビット検出部と、を備えることを特徴とする。
ここで、前記クロックランイン信号は、前記キャプション情報内に含まれるパルスを所定の周期でカウントするカウンタを備え、前記カウンタが所定回数連続してパルスをカウントした場合に前記クロックランイン信号を検出することが好適である。
ここで、前記クロックランイン信号を時間的に積分し、所定の閾レベルでスライス処理して出力する積分回路をさらに含み、前記クロックランイン検出部は、前記積分回路で処理された信号により前記クロックランイン信号を検出することが好適である。
また、前記スタートビット検出部は、前記クロックランイン検出部において前記クロックランイン信号を検出したタイミングから所定の時間に前記スタートビットの検出処理を行い、前記スタートビットが検出された場合に続けて前記実キャプション情報を検出して出力することが好適である。
本発明によれば、クローズドキャプションにおけるキャプション情報をより確実に抽出することができる。
本発明の実施の形態における映像信号処理装置は、図1に示すクローズドキャプションにおけるキャプション情報の抽出処理部100を含んで構成される。抽出処理部100は、アンプ10、ライン21検出部12、データスライス部14、積分回路16、ハイ検出部18、タイミング管理部20、クロックランイン(Clock−Run−In)検出部21、スタートビット検出部22、スライスレベル設定部24、キャプションデータ抜き取り部25及び実データ処理部26を含んで構成される。
アンプ10は、映像信号を所定の増幅率で増幅して出力する。アンプ10の出力はライン21検出部12及びデータスライス部14へ入力される。
処理対象となる映像信号は、クローズドキャプションにおけるキャプション情報が重畳されているものであればよい。クローズドキャプションが適用される映像信号としては、例えば、テレビジョン放送、ビデオソフト、ビデオディスク等で用いられる一般的にビデオ信号と呼ばれる信号が挙げられる。ビデオ信号は、1フィールドが複数の水平ラインで構成され、垂直同期信号Vsyncで1フィールドの開始位置が示されている。
クローズドキャプションにおけるキャプション情報は、テレビジョン放送の映像信号の所定の水平ラインに重畳されている。例えば、キャプション情報は、第21ライン(21H)と第284ライン(284H)に16ビットのNRZ信号として重畳されている。キャプション情報が重畳されている水平ラインは、図2に示すように、水平同期信号Hsync,カラーバーストCb,クロックランイン信号CRI,実キャプション情報CAPを順に含んでいる。クロックランイン信号CRIは、基準クロックCLKの周期に同期して所定回数連続するパルスで構成される。例えば、クロックランイン信号CRIは1.98μs毎に7回連続するパルス列で構成される。また、実キャプション情報の先頭部分は予め定められたスタートビットとされている。例えば、スタートビットは“001”というビット列とされている。
ライン21検出部12は、映像信号に含まれている垂直同期信号Vsyncを検出し、垂直同期信号Vsyncの入力から水平ラインの数をカウントし、キャプション情報が重畳されている水平ラインを検出する。例えば、垂直同期信号Vsyncを検出すると内蔵カウンタをリセットし、その後、水平同期信号Hsyncを検出する毎にカウンタをアップさせ、図2に示すように、カウンタ値が21になったタイミングで第21ラインを検出したことを示すライン検出信号SLをタイミング管理部20へ出力する。
データスライス部14は、図3に示すように、アンプ10で増幅された映像信号を受けて、映像信号を所定の閾レベルでスライスし、映像信号からその閾レベル以上の部分を抽出する。この閾レベルは、図3に示すように、クロックランイン信号CRIやキャプション情報のローレベルよりも大きく、クロックランイン信号CRIやキャプション情報のハイレベルよりも小さい信号レベルに設定する。
積分回路16は、データスライス部14で処理された信号を受けて、その信号を積分処理し、さらにスライスする処理を施す回路である。図4に示すように、データスライス部14で検出されたクロックランイン信号CRIのビット列を積分することによってビット列が平滑化される。この平滑化された信号を所定の閾レベルでスライスする。このとき、積分回路の時定数と閾レベルを適切に設定することによって、ビット列が連続して入力されるとそれに応じた幅のパルスとして検出される。
また、本実施の形態のように、積分スライス回路を複数設けて、設定に応じて積分スライス処理を1段にしたり、複数段にしたり切り替えられるような回路構成としてもよい。
このように、データスライス部14で所定の閾レベル以上の信号を抽出した後に、さらに積分回路16により積分処理及びスライス処理を施すことによって、ハイレベルとなるパルスが連続するクロックランイン信号CRIについて複数のパルスが積分されることになる。これにより、クロックランイン信号CRIをより確実に検出することを可能としている。すなわち、積分スライス回路を用いることによって、クロックランイン信号CRIの時間的なバラツキを低減しつつスライス処理を行うことが可能となる。
ハイ検出部18は、データスライス部14及び積分回路16によって2値化された信号を受けて、カウンタ20aが生成する基準クロック信号SCLK(1.98μs)の1周期中に“1”となっている回数をシステムクロックCLK(27MHz)に応じてカウントする。例えば、入力信号が総て“1”の場合には、基準クロック信号SCLK(1.98μs)の1周期中にカウンタ値は52又は53となる。基準クロック信号SCLK(1.98μs)の1周期中にカウント値が所定の閾値以上(例えば25)であれば、その期間の出力信号をハイレベルとし、閾値より小さければ出力信号をローレベルとする。出力信号はクロックランイン検出部21及びスタートビット検出部22へ入力される。
タイミング管理部20は、カウンタ20a及びカウンタ20bを含んで構成される。カウンタ20aは、外部からシステムクロックCLK(27MHz)を受けて、システムクロックCLKがハイレベルとなる回数をカウントすることによって映像信号に対する基準クロックSCLKを生成する。本実施の形態では、カウンタ20aは1.98μsの周期を有する基準クロックSCLKを生成して出力する。
例えば、カウンタ20aは、ライン21検出部12からライン検出信号SLを受信し、ライン検出信号SLが入力されたタイミングでリセットされる。ライン検出信号SLによりカウンタ20aをリセットすることによって、1垂直周期毎に基準クロックSCLKの発生のタイミングのずれをリセットすることができる。その後、システムクロック(27MHz)をカウントし、カウント値が52又は53となった時点で基準クロック信号SCLK(1.98μs)を出力する。さらに、カウント値を0に戻すと共に、カウントを再開する。
カウンタ20bは、カウンタ20aから基準クロック信号SCLKが入力されるタイミングでカウントアップを行う。カウンタ20bのカウント値はキャプションデータ抜き取り部25へ出力される。また、カウンタ20bは、ライン21検出部12からライン検出信号SLが入力されるとリセットされる。
また、スタートビット検出部22がスタートビットを検出した際には、スタートビット検出パルスを受信して、カウンタ20a,20bの値を所定値にプリセットする。この処理により、基準クロック信号SCLKとキャプション信号との位相を合わせることができる。
クロックランイン検出部21は、ハイ検出部18から出力される信号を受信して、ハイ検出部18から出力される信号が所定回数連続してハイレベルとなると、図2に示すように、クロックランイン検出信号SCRIをハイ検出部18及びスタートビット検出部22へ出力する。
例えば、所定回数を5回に設定しておくことによって、21Hの水平ラインにおいて1.98μsの周期でハイレベルのパルスが連続して5回繰り返されるとクロックランインであるとして検出してクロックランイン検出信号SCRIが出力される。
スタートビット検出部22は、クロックランイン検出部21からクロックランイン検出信号SCRIを受けると、ハイ検出部18から出力される信号からスタートビットの検出処理を行う。図2に示すように、クロックランイン検出信号SCRIが入力されてから所定のパルス幅のスタートビット検出ウィンドウを生成し、そのウィンドウがハイレベルである期間にスタートビットのパターンの信号が入力されるか否かを検出する。これにより、実キャプション情報CAPのスタートのタイミングを示すスタートビットを検出したときに、スタートビット検出パルスを出力することができる。スタートビット検出パルスは、キャプションデータ抜き取り部25及びカウンタ20a,20bへ出力される。
このとき、図5に示すように、クロックランイン検出部21はライン検出信号SLが正常時からずれたタイミングで入力されたとしても、クロックランイン信号として所定回数(例えば5回)のハイレベルのパルスが連続して入力された時点でクロックランイン検出信号SCRIを出力する。したがって、なんらかの原因により21Hの水平同期信号が正しく検出できず、ライン検出信号SLが正常なタイミングからずれて発生した場合であってもスタートビットの抽出処理を正しいタイミングで開始することができる。
キャプションデータ抜き取り部25は、スタートビット検出パルスを受信すると、ハイ検出部18から出力されてくる検出結果とカウンタ20bのカウンタ値を元に、8ビット毎(1.98μs毎に1ビットとなる)のキャプション情報を抽出して後段の実データ処理部26へ出力する。このとき、実データ処理部26で処理し易くするためにキャプション情報を時間的に入れ替えて出力させるものとしてもよい。実データ処理部26は、キャプション情報を受けて、キャラクタコードや制御コードに応じて映像にキャプション情報を重ね合わせた映像信号を生成してディスプレイに表示される処理を行う。
スライスレベル設定部24は、スタートビット検出部22において検出されたスタートビットを受けて、スタートビットのレベルに応じてデータスライス部14の閾レベルを設定する。すなわち、スタートビット“001”中の“1”のレベルを検出し、そのレベルに応じてデータスライス部14の閾レベルを設定する。このように、検出されたスタートビットの信号レベルをデータスライス部14のスライス処理の閾レベルの設定にフィードバックすることによって映像信号に重畳された信号をより適切に検出することかできる。
10 アンプ、12 ライン21検出部、14 データスライス部、16 積分回路、18 ハイ検出部、20 タイミング管理部、20a,20b カウンタ、21 クロックランイン検出部、22 スタートビット検出部、24 スライスレベル設定部、25 キャプションデータ抜き取り部、26 実データ処理部、100 抽出処理部。
Claims (4)
- キャプション情報が重畳された映像信号を再生するための映像信号処理装置であって、
前記キャプション情報には、スタートビット及び文字情報を含む実キャプション情報の前に所定数のパルスが連続するクロックランイン信号が含まれており、
前記クロックランイン信号を検出するクロックランイン検出部と、
前記クロックランイン検出部において前記クロックランイン信号を検出したタイミングに応じて、前記実キャプション情報のスタートビットの検出処理を行うスタートビット検出部と、
を備えることを特徴とする映像信号処理装置。 - 請求項1に記載の映像信号処理装置であって、
前記クロックランイン信号は、前記キャプション情報内に含まれるパルスを所定の周期でカウントするカウンタを備え、
前記カウンタが所定回数連続してパルスをカウントした場合に前記クロックランイン信号を検出することを特徴とする映像信号処理装置。 - 請求項1又は2に記載の映像信号処理装置であって、
前記クロックランイン信号を時間的に積分し、所定の閾レベルでスライス処理して出力する積分回路をさらに含み、
前記クロックランイン検出部は、前記積分回路で処理された信号により前記クロックランイン信号を検出することを特徴とする映像信号処理装置。 - 請求項1〜3のいずれか1つに記載の映像信号処理装置であって、
前記スタートビット検出部は、前記クロックランイン検出部において前記クロックランイン信号を検出したタイミングから所定の時間に前記スタートビットの検出処理を行い、前記スタートビットが検出された場合に続けて前記実キャプション情報を検出して出力することを特徴とする映像信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007310022A JP2009135744A (ja) | 2007-11-30 | 2007-11-30 | 映像信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007310022A JP2009135744A (ja) | 2007-11-30 | 2007-11-30 | 映像信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135744A true JP2009135744A (ja) | 2009-06-18 |
Family
ID=40867202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007310022A Pending JP2009135744A (ja) | 2007-11-30 | 2007-11-30 | 映像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009135744A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06339143A (ja) * | 1993-03-29 | 1994-12-06 | Toshiba Corp | クローズドキャプション受信装置 |
JPH10262223A (ja) * | 1997-03-17 | 1998-09-29 | Toshiba Microelectron Corp | 文字多重ビデオ信号のデータ再生装置 |
JP2000197016A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Ave Co Ltd | データ抽出回路 |
JP2004304829A (ja) * | 2004-05-24 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 文字放送データ抜き取り装置及び文字放送データ抜き取り方法 |
JP2005252713A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 誤検出防止回路 |
-
2007
- 2007-11-30 JP JP2007310022A patent/JP2009135744A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06339143A (ja) * | 1993-03-29 | 1994-12-06 | Toshiba Corp | クローズドキャプション受信装置 |
JPH10262223A (ja) * | 1997-03-17 | 1998-09-29 | Toshiba Microelectron Corp | 文字多重ビデオ信号のデータ再生装置 |
JP2000197016A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Ave Co Ltd | データ抽出回路 |
JP2005252713A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 誤検出防止回路 |
JP2004304829A (ja) * | 2004-05-24 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 文字放送データ抜き取り装置及び文字放送データ抜き取り方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375765B2 (en) | False-positive detection prevention circuit for preventing false-positive detection of signals on which abnormal signals are superimposed | |
KR0176755B1 (ko) | 영상신호 처리기의 캡션라인 검출회로 | |
JP2009135744A (ja) | 映像信号処理装置 | |
KR20100019482A (ko) | 비디오 세그먼트들 사이의 트랜지션을 검출하는 방법 및 장치 | |
JPH1013796A (ja) | 文字多重データサンプリング回路 | |
JP3043307B2 (ja) | 同期信号判定方法及び装置 | |
FR2748882A1 (fr) | Procede et dispositif de correction d'erreur de synchronisation | |
KR950006356B1 (ko) | 동기회로 | |
JP2009065667A (ja) | リニアタイムコードデータを生成するシステムおよび方法 | |
KR100789682B1 (ko) | 동기 검출기 | |
US8203651B2 (en) | Video signal synchronization | |
JP3365569B2 (ja) | クローズドキャプション受信装置 | |
JP2004517567A (ja) | テレビジョン信号の垂直帰線消去期間を識別する方法及び装置 | |
JP2006333456A (ja) | サンプリングクロック生成回路及び文字放送データ抜き取り回路 | |
JP2016111557A (ja) | 内視鏡装置 | |
CN103325393A (zh) | 数据采集装置与方法 | |
US7321397B2 (en) | Composite color frame identifier system and method | |
JP3311533B2 (ja) | ラッチクロック発生回路 | |
JP3253533B2 (ja) | 映像信号に多重化されたデジタル信号のデコード装置 | |
KR20020078344A (ko) | 동기 신호 추출 회로 | |
JPH06244686A (ja) | 多重化信号受信装置 | |
JPH0535661Y2 (ja) | ||
JP3024726B2 (ja) | ハーフキラー回路 | |
US8913472B2 (en) | Data capture device and method thereof | |
EP0592518A1 (en) | Horizontal line counter insensitive to large phase shifts of video |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101028 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130423 |