JP2005235800A - 半導体発光素子用エピタキシャルウェハの製造方法 - Google Patents

Abstract

【課題】サイリスタ特性が発生しない様に対策を講じ、再現性良く、高輝度で低動作電圧の半導体発光素子用エピタキシャルウェハを得る製造方法を提供すること。
【解決手段】基板１上に、ＭＯＶＰＥ法によって少なくとも、活性層４をｎ型クラッド層３とｐ型クラッド層５で挟んだ発光部１０と、その上に前記ｐ型クラッド層５よりも高濃度にｐ型不純物が添加された半導体からなる窓層７とが積層される半導体発光素子用エピタキシャルウェハの製造方法において、ｎ型不純物を含有するガスのフローを、基板１の上に第１層目のｎ型半導体層を成長する前の昇温過程中、若しくは昇温前に開始し、ｎ型不純物を含有するガスがフローされた状態を維持して基板１の上に第１層目のｎ型半導体層を成長する。
【選択図】 図１

Description

本発明は、高輝度、高信頼性及び低価格の半導体発光素子用エピタキシャルウェハの製造方法に関するものである。

従来、半導体発光素子である発光ダイオード（以下、ＬＥＤという）は、ＧａＰ系の半導体層の緑色、ＡｌＧａＡｓ系の半導体層の赤色が殆どであった。しかし、最近、ＧａＮ系やＡｌＧａＩｎＰ系の半導体層を有機金属気相成長法（ＭＯＶＰＥ法）で成長できるようになったことから、燈色、黄色、緑色、青色の高輝度ＬＥＤが製作出来るようになってきた。

しかし、高輝度を得るためには、ＬＥＤのチップ面内に均一に電流が注入されるように電流分散特性を良くする必要があり、そのための具体策としては、窓層の膜厚を厚くする必要があった。すると、必然的にＬＥＤ用エピタキシャルウェハの製造コストが高くなり、ＬＥＤを安価に製作する妨げとなっていた。

製造コストを低減する為には、窓層の膜厚を薄く、且つ電流分散特性を良くすれば良い。つまり、窓層自体の抵抗率をさらに低くすれば良いのである。

そこで、抵抗率の低いエピタキシャル層を得る為には、移動度の大幅な向上、または、キャリア濃度を高くするといった方法がある。そのための具体策として、窓層として出来得る限り抵抗率の低い材料、例えばＡｌＧａＩｎＰ系ＬＥＤの場合には、窓層としてＧａＰやＡｌＧａＡｓが通例として用いられている。しかし、これら抵抗率の低い材料を用いても、ｐ型で高キャリア濃度のエピタキシャル層を成長させることが難しいため、やはり、窓層の電流分散特性を良くするためには、窓層の膜厚を８μｍ以上にする必要がある。

また、その他の半導体でそのような特性を有するものがあれば、それで代用することができるのだが、残念ながらそのような特性を充足する半導体は見当たらない。

ここで、充分な透光性を有し且つ良好な電流分散特性を得られるものとして、金属酸化物の透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜が注目されている。このＩＴＯ膜を窓層として用いることが出来れば、これまで窓層として半導体層を厚くしていたが、その分のエピタキシャル層が要らなくなるため、安価に高輝度のＬＥＤを生産できるようになる。

しかし、このＬＥＤの製造においては、通常、窓層として金属酸化物の透明導電膜（ＩＴＯ膜）の上に金属電極が形成されるが、エピタキシャルウェハの最上層に位置する半導体層（以下、最上半導体層という）と金属酸化物の透明導電膜との間に接触抵抗が発生してしまい、順方向動作電圧が高くなるという問題がある。

また一方で、半導体層からなるコンタクト層のキャリア濃度を極めて高くすることで、トンネル電流によりＬＥＤを駆動させるという方法も開示されている（例えば、非特許文献１参照）。

さらにまた、最上半導体層としてＣ（炭素）をｐ型不純物としたＧａＡｓ層を用い、更にＣ不純物の原料として四臭化炭素（ＣＢｒ₄）を用いて、高輝度、低動作電圧、高信頼性の半導体発光素子を製作するという方法が開示されている（例えば、特許文献１参照）。
ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲＳ、７Ｔｈ Ｄｅｃｅｍｂｅｒ １９９５（２２１０〜２２１２頁参照） 特開平１１−３０７８１０号公報

しかしながら、Ｃ不純物の原料に四臭化炭素（ＣＢｒ₄）を用いると、１回目の成長ロットでは充分な特性を達成できるが、連続して成長を行うと２回目以降のロットでは、極めて発光出力が低くなってしまうという問題があった（２回目以降に製作したＬＥＤの発光出力は約５０％）。つまり、再現性に問題があるということである。

この問題を特定するため、２回目以降に成長したエピタキシャルウェハのＳＩＭＳ（ｓｅｃｏｎｄａｒｙ ｉｏｎｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ）分析を行った。その結果、エピタキシャルウェハ中に高濃度のＣ及びＯ（酸素）が存在することが明らかとなった。この結果より、原料として四臭化炭素（ＣＢｒ₄）を用いたことで、１回目の成長にて高濃度のＣ及びＯが成長炉内に残存してしまい、そのＣ及びＯが２回目以降の成長時にエピタキシャルウェハ中に混入し、発光出力が低下したと考えられる。

また前記開示方法の中で、最上半導体層としてＺｎをｐ型不純物としたＧａＡｓ層を用いる方法が示されているが、この方法でも１回目の成長では高輝度、低動作電圧が得られ、充分な特性を達成できるが、連続して成長を行うと、２回目以降では、２０ｍＡ通電時の特性では満足のいくものを得ることが出来たが、低電流領域での動作電圧が、極めて高くなるという問題があった。つまり、２回目以降に製作したＬＥＤでは、サイリスタ特性が現れることが確認され、再現性に問題があることが明らかとなった。

従って、本発明の目的は、上記課題を解決し、高濃度のｐ型不純物を含んだエピタキシャル層を最上半導体層とする半導体発光素子用エピタキシャルウェハにおいて、連続して作製した際にサイリスタ特性が発生しないように対策を講じ、再現性良く、高輝度で低動作電圧の半導体発光素子用エピタキシャルウェハを得る製造方法を提供することにある。

上記目的を達成するため、本発明は、次のように構成したものである。

請求項１の発明に係る半導体発光素子用エピタキシャルウェハの製造方法は、基板の上に、有機金属気相成長法（ＭＯＶＰＥ法）によって少なくとも、活性層をｎ型クラッド層とｐ型クラッド層で挟んだ発光部、前記発光部の上に前記ｐ型クラッド層よりも高濃度にｐ型不純物が添加された半導体層からなる窓層が積層される半導体発光素子用エピタキシャルウェハの製造方法において、ｎ型不純物を含有するガスのフローを、前記基板の上に第１層目のｎ型半導体層を成長する前の昇温過程中、若しくは昇温前に開始し、前記ｎ型不純物を含有するガスがフローされた状態を維持して前記基板の上に第１層目のｎ型半導体層を成長することを特徴とする。

請求項２の発明に係る半導体発光素子用エピタキシャルウェハの製造方法は、基板の上に、有機金属気相成長法（ＭＯＶＰＥ法）によって少なくとも、活性層をｎ型クラッド層とｐ型クラッド層で挟んだ発光部、前記発光部の上に他の層よりも高い濃度のｐ型不純物が添加されたコンタクト層が積層され、更に前記コンタクト層の上に透明導電膜からなる窓層が真空蒸着法若しくはスパッタ法によって形成される半導体発光素子用エピタキシャルウェハの製造方法において、ｎ型不純物を含有するガスのフローを、前記基板の上に第１層目のｎ型半導体層を成長する前の昇温過程中、若しくは昇温前から開始し、前記ｎ型不純物を含有するガスがフローされた状態を維持して前記基板の上に第１層目のｎ型半導体層を成長することを特徴とする。

請求項３の発明は、請求項２に記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記コンタクト層がＡｌ_ＸＧａ_１−ＸＡｓ（０≦Ｘ≦０．３）で構成され、且つ前記コンタクト層に添加されたｐ型不純物が亜鉛（Ｚｎ）であることを特徴とする。

請求項４の発明は、請求項２又は３に記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記コンタクト層のキャリア濃度が１×１０¹⁹cm^-3以上であることを特徴とする。

請求項５の発明は、請求項１乃至４のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記ｎ型不純物が、セレン（Ｓｅ）、テルル（Ｔｅ）、シリコン（Ｓｉ）のうちのいずれかであり、且つ前記ｎ型不純物によって、前記第１層目のｎ型半導体層のキャリア濃度が１×１０¹⁸cm^-3以上となるように前記ｎ型不純物を含有するガスの流量を設定することを特徴とする。

請求項６の発明は、請求項１乃至５のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記ｎ型不純物を含有するガスの流量を、前記基板の上に積層するｎ型半導体層の導電型が一様にｎ型となる程度に設定することを特徴とする。

＜発明の要点＞
上記目的を達するために、本発明者は上記課題を解決するべく鋭意努力し研究を行った結果、本発明に到達した。

即ち、本発明者は、前回のＭＯＶＰＥ法によるエピタキシャル成長によって成長炉内に残存したｐ型不純物に起因する、次回のエピタキシャル成長の時に発生するサイリスタ現象を、昇温過程中、若しくは昇温前にｎ型不純物を含有するガスを多量にフローしつつ続けて第１層目のｎ型半導体層の成長を開始することによって、抑制することが可能であることを見出した。

本発明はこれを応用した製造方法であり、極めて安価で高輝度、高信頼性、低動作電圧の半導体発光素子用エピタキシャルウェハを再現性良く製造することができる。

本発明によれば、成長炉内に残存したｐ型不純物に起因する、次回のエピタキシャル成長の時に発生するサイリスタ現象を、昇温過程中、もしくは昇温前にｎ型不純物を含有するガスを多量にフローしつつ続けて第１層目のｎ型半導体層の成長を開始することによって、抑制することができる。このため、本発明により、半導体発光素子用エピタキシャルウェハに掛かる製造コストを極めて安価にすることが可能となり、更に高輝度、高信頼性、且つ順方向動作電圧の低いＬＥＤが再現性良く安定して製作出来るようになった。つまり、これによりＬＥＤ用エピタキシャルウェハの価格を大幅に低減することが出来た。

以下、本発明の実施の形態を、実施例を中心にして説明する。

＜実施例：ＩＴＯ−ＬＥＤでメモリー防止＞
図１に示した構造の発光波長６３０ｍ付近の赤色ＬＥＤ用エピタキシャルウェハを連続して２枚作製した。

以下にその具体例を示す。先ず、ＭＯＶＰＥ装置にｎ型ＧａＡｓ基板１をセットし、第１層目のｎ型半導体層を成長する前、より詳しくは、ヒータによる昇温前にｎ型不純物を含有するガスであるセレン化水素（Ｈ₂Ｓｅ）のフローを開始した。

続いて、ｎ型ＧａＡｓ基板１の上に、ＭＯＶＰＥ法で、ｎ型（Ｓｅドープ）ＧａＡｓバッファ層（膜厚４００nm、キャリア濃度１×１０¹⁸cm^-3）２、ｎ型（Ｓｅドープ）（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5ｐクラッド層（膜厚３００nm、キャリア濃度１×１０¹⁸cm^-3）３、アンドープ（Ａｌ_0.1Ｇａ_0.9）_0.5Ｉｎ_0.5Ｐ活性層（膜厚６００nm）４、ｐ型（Ｚｎドープ）（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層（膜厚３００nm、キャリア濃度５×１０¹⁸cm^-3）５、ｐ型（Ｚｎドープ）Ａｌ_0.1Ｇａ_0.9Ａｓコンタクト層（膜厚２nm、キャリア濃度２×１０¹⁹cm^-3）６を、順次ＭＯＶＰＥ法で成長した。

上記ＭＯＶＰＥ法によるエピタキシャル成長は、成長温度６５０℃、成長圧力５０Ｔｏｒｒ、各層の成長速度０．３〜１・０nm／ｓ、Ｖ／III比３００〜６００で行った。但し、前記ｐ型Ａｌ_0.1Ｇａ_0.9Ａｓコンタクト層６のみ、成長温度５００℃でエピタキシャル成長を行った。この時、エピタキシャル成長の開始前にフローしたセレン化水素は、ｎ型半導体層の最上層に当たるｎ型クラッド層３の成長が終了するまで、フローし続けた。

ここで、ＭＯＶＰＥ法による成長において用いる原料としては、例えばトリメチルガリウム（ＴＭＧ）又はトリエチルガリウム（ＴＥＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）等の有機金属や、アルシン（ＡｓＨ₃）、ホスフィン（ＰＨ₃）等の水素化物ガスを用いた。

例えば、ｎ型ＧａＡｓバッファ層２のようなｎ型半導体層をエピタキシャル成長するためのｎ型不純物を含有するガスとしては、セレン化水素（Ｈ₂Ｓｅ）を用いた。またｐ型ＡｌＧａＡｓコンタクト層６のようなｐ型半導体層をエピタキシャル成長するためのｐ型不純物を含有するガスとしては、ジメチル亜鉛（ＤＭＺ）を用いた。その他にｎ型不純物を含有するガスとして、モノシラン（ＳｉＨ₄）を、ｐ型不純物を含有するガスとしてジエチル亜鉛（ＤＥＺ）を用いることもできる。

連続して成長した上記２枚のエピタキシャルウェハに、ＩＴＯ膜からなる窓層７を真空蒸着法にて、約２８５nm形成した。この時の成膜温度（基板表面温度）は、およそ３００℃である。この時のＩＴＯ膜からなる前記窓層７の抵抗率は、２．３０×１０^-4Ω・cmであった。因みにＩＴＯ膜からなる前記窓層７は、２枚同時に成膜した。

そして、このエピタキシャルウェハの上面（窓層７に接する面）には直径１２０μｍの円形状のｐ側電極８を、マトリックス状に真空蒸着法にて形成した。ｐ側電極８は、ニッケル、金を、それぞれ２０nm、５００nmの順に蒸着した。更にこのエピタキシャルウェハの底面（基板１に接する面）には、全面にｎ側電極９を形成した。ｎ側電極９は、金・ゲルマニウム合金、ニッケル、金を、それぞれ６０nm、１０nm、５００nmの順に蒸着し、その後、電極の合金化であるアロイ工程を、窒素ガス雰囲気中にて４００℃×５分間行った。

その後、上記のようにして作製された電極付きＬＥＤ用エピタキシャルウェハを円形状の前記ｐ側電極８が中心になるようにダイシングにて切断し、チップサイズ３００μｍ角のＬＥＤベアチップを製作した。更にこのＬＥＤベアチップをＴＯ−１８ステム上にマウント（ダイボンディング）し、その後更に、マウントされたこのＬＥＤベアチップに、ワイヤボンディングを行い、ＬＥＤ素子を製作した。なお、前記電極形成からＬＥＤ素子作製工程に関しても、２枚のエピタキシャルウェハを同時に製作している。つまり成長作業以外は、常に２枚のエピタキシャルウェハの加工作業を同時に行った。

このようにして製作されたＬＥＤ素子の、ＬＥＤ特性を評価した。図２に電流電圧特性（連続成長２枚目）を示す。

最初に成長させたエピタキシャルウェハから作製したＬＥＤの発光出力は２０ｍＡ通電時で２．５０ｍＷ、順方向動作電圧は１．９５５Ｖであり、良好な特性であることが確認された。また２枚目に成長したエピタキシャルウェハから製作したＬＥＤの発光出力は２０ｍＡ通電時で２．５３ｍＷ、順方向動作電圧は１．９５７Ｖであり、良好な特性であることが確認された。更には、最初に成長させたエピタキシャルウェハも２枚目（連続成長した２回目）に成長したエピタキシャルウェハから製作したＬＥＤの０．２ｍＡ通電時での順方向動作電圧は、それぞれ１．７０８Ｖと１．７０９Ｖであり、極めて良好な特性であった。また２ｍＡ通電時での順方向動作電圧も、それぞれ１．７９７Ｖと１．８００Ｖであり、これもまた良好な特性であることが確認された。

つまり、エピタキシャル層における第１層目のｎ型半導体層を成長する前の段階から、ｎ型不純物を含有するガスを多量にフローしたことによって、サイリスタ特性が発生すること無く、連続して良好な特性のＬＥＤ用エピタキシャルウェハの製作が出来ていることが確認された。即ち、再現性良く連続成長できたと言える。

＜比較例＞
図１に示した構造の発光波長６３０nm付近の赤色ＬＥＤ用エピタキシャルウェハを、連続して２枚作製した。以下にその工程を示す。

ｎ型ＧａＡｓ基板１上に、ＭＯＶＰＥ法で、ｎ型（Ｓｅドープ）ＧａＡｓバッファ層（膜厚４００nm、キャリア濃度１×１０¹⁸cm^-3）２、ｎ型（Ｓｅドープ）（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層（膜厚３００nm、キャリア濃度１×１０¹⁸cm^-3）３、アンドープ（Ａｌ_0.1Ｇａ_0.9）_0.5Ｉｎ_0.5Ｐ活性層（膜厚６００nm）４、ｐ型（Ｚｎドープ）（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層（膜厚３００nm、キャリア濃度５×１０¹⁷cm^-3）５、ｐ型（Ｚｎドープ）Ａｌ_0.1Ｇａ_0.9Ａｓコンタクト層（膜厚２nm、キャリア濃度２×１０¹⁹cm^-3）６を、順次ＭＯＶＰＥ法で成長した。

エピタキシャル成長工程やＩＴＯ膜からなる窓層７の成膜方法及び電極形成工程、チップ加工、ＬＥＤ特性の評価は、基本的に上記実施例１と同じとした。

このようにして製作されたこのＬＥＤ素子のＬＥＤ特性を評価した。図３及び図４に電流電圧特性（連続成長２枚目）を示す。

最初に成長させたエピタキシャルウェハから製作したＬＥＤの発光出力は、２０ｍＡ通電時で２．５１ｍＷ、また順方向動作電圧は１．９５４Ｖであり、良好な特性であることが確認された。また２枚目に成長したエピタキシャルウェハから製作したＬＥＤの発光出力は、２０ｍＡ通電時で２．４８ｍＷ、また順方向動作電圧は、１．９５７Ｖであり、良好な特性であった。

しかし、２枚目に成長したエピタキシャルウェハから製作したＬＥＤの０．２ｍＡ及び２ｍＡ通電時での順方向動作電圧が、それぞれ３．９２１Ｖ、３．３０３Ｖと高くなってしまった。つまりサイリスタ特性を示していることが確認された。因みに、最初に成長させたエピタキシャルウェハから製作したＬＥＤの０．２ｍＡ及び２ｍＡ通電時での順方向動作電圧は、それぞれ１．７０７Ｖと１．７９７Ｖであり、良好な特性である。つまり、再現性良くエピタキシャルウェハを製造することが出来なかった。

＜最適条件に付いての根拠＞
成長開始前（昇温過程中、若しくは昇温前）にフローするｎ型不純物を含有するガスの流量は、出来得る限り多い方が好ましい。但し、このときの流量は前回のエピタキシャル成長によって成長炉内に残存するｐ型不純物の濃度に依存する。つまり、前回のエピタキシャル成長の最終層（最後に成長した層）を成長した際のｐ型不純物の濃度によってほぼ支配的に決定されるものである為、その都度、フローする際に必要になる最低限度のｎ型不純物を含有するガスの流量は変化すると言える。

ただ、ここでより詳しく、フローするｎ型不純物を含有するガスの流量を定義するとすれば、前回のエピタキシャル成長から引き継ぐｐ型不純物の混入、一般に言うメモリー現象を抑制するには、基板上に積層するｎ型半導体層の導電型が一様にｎ型となる程度の流量に設定することが好ましいと言える。前述したメモリー現象に起因するサイリスタは、エピタキシャル成長によって形成するｎ型半導体層中にｐ型半導体層が形成されることによって引き起こされるものなので、これを抑制でき得る濃度のｎ型不純物を含有するガスをフローしてやれば良いということである。

更に、ｐ型不純物の種類によっては、エピタキシャル層における第１層目のｎ型半導体層を成長する前から、基板上にｐ型領域を形成してしまうこともある為、より好ましい形態として、昇温前の段階からｎ型不純物を含有するガスをフローすることが良い。この、上記の基板上にｐ型領域を形成しやすいｐ型不純物としては、広く一般に知られるＺｎが挙げられる。

＜変形例１＞
本発明における実施例では、基板１の上に形成したエピタキシャル層として、ｎ型バッファ層２、ｎ型クラッド層３、活性層４、ｐ型クラッド層５、ｐ型コンタクト層６だけを成長した形態としたが、例えば、基板１と最上半導体層（ここでは、ｐ型コンタクト層６）の間に前記した以外の他の層があっても、本発明の意図する所の効果が得られる。

＜変形例２＞
本発明における実施例では、更なる発光出力が期待出来るＤＢＲ層（分布ブラッグ反射層）を具備しない構造であるが、例えば、前記ＤＢＲ層を設けても良く、更には活性層にＭＱＷ（多重量子井戸）構造を用いても本発明の意図する所の効果が得られる。

＜変形例３＞
本発明における実施例では、ＩＴＯ膜を窓層７とする構造とし、またそれに伴ったエピタキシャル成長層を順次積層した構造としたが、例えば、当業者間において一般的に用いられるＡｌＧａＩｎＰ系半導体発光素子、特にＬＥＤにおいて通例とされている構造、詳しくは基板１上にｎ型クラッド層３、活性層４、ｐ型クラッド層５、ＧａＰ、若しくはＡｌＧａＡｓ等の半導体層から構成される窓層７を備えたＬＥＤの素子構造を順次エピタキシャル成長させたようなＬＥＤ用エピタキシャルウェハにおいても、前記窓層７を成長した際のｐ型不純物のメモリーが起き得ることは必然であり、また、この場合においても本発明に示した施策を講じることで本発明の意図する所の効果が得られる。

本発明の実施例で作製したＡｌＧａＩｎＰ系赤色ＬＥＤの断面図である。 本発明の実施例にかかるＬＥＤの電流−電圧特性を示す図である。 比較例にかかるＬＥＤの電流電圧特性を示す図である。 比較例にかかるＬＥＤの電流電圧特性を示す図の拡大図である。

符号の説明

１ 基板
２ ｎ型バッファ層
３ ｎ型クラッド層
４ 活性層
５ ｐ型クラッド層
６ ｐ型コンタクト層
７ 窓層
８ ｐ側電極（上面電極）
９ ｎ側電極（底面電極）
１０ 発光部

Claims (6)

1. 基板の上に、有機金属気相成長法によって少なくとも、活性層をｎ型クラッド層とｐ型クラッド層で挟んだ発光部、前記発光部の上に前記ｐ型クラッド層よりも高濃度にｐ型不純物が添加された半導体層からなる窓層が積層される半導体発光素子用エピタキシャルウェハの製造方法において、
   ｎ型不純物を含有するガスのフローを、前記基板の上に第１層目のｎ型半導体層を成長する前の昇温過程中、若しくは昇温前に開始し、前記ｎ型不純物を含有するガスがフローされた状態を維持して前記基板の上に第１層目のｎ型半導体層を成長することを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
2. 基板の上に、有機金属気相成長法によって少なくとも、活性層をｎ型クラッド層とｐ型クラッド層で挟んだ発光部、前記発光部の上に他の層よりも高い濃度のｐ型不純物が添加されたコンタクト層が積層され、更に前記コンタクト層の上に透明導電膜からなる窓層が真空蒸着法若しくはスパッタ法によって形成される半導体発光素子用エピタキシャルウェハの製造方法において、
   ｎ型不純物を含有するガスのフローを、前記基板の上に第１層目のｎ型半導体層を成長する前の昇温過程中、若しくは昇温前に開始し、前記ｎ型不純物を含有するガスがフローされた状態を維持して前記基板の上に第１層目のｎ型半導体層を成長することを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
3. 請求項２に記載の半導体発光素子用エピタキシャルウェハの製造方法において、
   前記コンタクト層がＡｌ_ＸＧａ_１−ＸＡｓ（０≦Ｘ≦０．３）で構成され、且つ前記コンタクト層に添加されたｐ型不純物が亜鉛であることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
4. 請求項２又は３に記載の半導体発光素子用エピタキシャルウェハの製造方法において、
   前記コンタクト層のキャリア濃度が１×１０¹⁹cm^-3以上であることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
5. 請求項１乃至４のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、
   前記ｎ型不純物が、セレン、テルル、シリコンのうちのいずれかであり、且つ前記ｎ型不純物によって、前記第１層目のｎ型半導体層のキャリア濃度が１×１０¹⁸cm^-3以上となるように前記ｎ型不純物を含有するガスの流量を設定することを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
6. 請求項１乃至５のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、
   前記ｎ型不純物を含有するガスの流量を、前記基板の上に積層するｎ型半導体層の導電型が一様にｎ型となる程度に設定することを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。

Images