JP2005229595A

JP2005229595A - エンファシス回路

Info

Publication number: JP2005229595A
Application number: JP2005017912A
Authority: JP
Inventors: Shik Moon Hong; ホンシクムン
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2004-01-26
Filing date: 2005-01-26
Publication date: 2005-08-25
Also published as: EP1557960A1; CN1649406A; KR20050076981A; US20050164661A1

Abstract

【課題】矩形波の入力信号のエッジ部にエンファシス効果を加えることで、減衰される信号が補償可能なエンファシス回路を提供すること。
【解決手段】矩形波信号の減衰減衰を補償するためにエンファシス信号を前記矩形波に加えるエンファシス回路において、前記エンファシス信号の加えられた矩形波信号は、立上がりエッジ後所定の立下がり時間の経過後および立下がりエッジ後所定の立上がり時間の経過後には前記矩形波信号の元の電圧レベルを保つ波形を有することを特徴とするエンファシス回路。
【選択図】図5

Description

本発明はエンファシス回路に係り、より詳細には、矩形波の入力信号のエッジ部にエンファシス効果を与えることにより、減衰される信号を補償することのできるエンファシス回路に関する。

図１は、従来の伝送線路を介して入出力された信号を示す図である。図１に示すように、通常、矩形波信号１０であるデジタル信号および矩形波に類似したアナログ信号を伝送線を介して伝送するに当たり、伝送線路の通過周波数の制限により送信端から送信された鮮明な信号は、受信端には減衰されて受信されることになる。すなわち、直角の矩形波信号１０がサイン波に類似した緩やかな曲線１１として出力されてしまう。
特に、ディスプレイ装置の場合、アナログレッド（Ｒ）、アナロググリーン（Ｇ）、およびアナログブルー（Ｂ）信号を受け取ってアナログ信号として出力する陰極線管およびＡ／Ｄ変換器によりデジタル信号に変換して出力するデジタルディスプレイ装置は、送信端の矩形波信号を伝送線路を介してディスプレイ装置に伝送する。
かかる前記ディスプレイ装置における送受信信号について詳細に説明すれば、下記の通りである。まず、ディスプレイ装置における送信端のＲ、Ｇ、Ｂ信号は、フルブラックとフルホワイトにスイングする矩形波信号として定義する。次に、ディスプレイ装置は、前記矩形波が伝送線路により減衰された信号をディスプレイし、前記矩形波が鮮明に保たれるべく効果を加えた信号をディスプレイする。次に、それぞれの信号がディスプレイされる結果を調べてみれば、フルブラックとフルホワイト間の境界部分では、前記効果を加えた信号の方がずっと鮮明である。上記の効果をイメージ信号処理分野では鮮明度の改善効果と呼ぶ。
しかしながら、前記矩形波信号は、伝送線路の通過周波数の制限により、送信端から送られた鮮明な信号は受信端には減衰されて受信されることになる。このため、受信端に入力された矩形波信号は、送信端で作られたように鮮明な矩形波にはならず、サイン波に類似した緩やかな曲線状に変わってしまうという不具合がある。

本発明は上記事情に鑑みてなされたものであり、その目的は、矩形波の入力信号のエッジ部にエンファシス効果を与えることにより、減衰される信号を補償することができ、かつ、加えられるエンファシス信号の大きさおよびエンファシス信号の立下がり時間並びに立上がり時間を調節することのできるエンファシス回路を提供するところにある。

本発明の一実施形態に係るエンファシス回路は、矩形波信号の減衰を補償するためにエンファシス信号を前記矩形波に加えるエンファシス回路において、前記エンファシス信号の加えられた矩形波信号は、立上がりエッジ後所定の立下がり時間の経過後および立下がりエッジ後所定の立上がり時間の経過後には、前記矩形波信号の元の電圧レベルを保つ波形を有することを特徴とする。

前記エンファシス信号の加えられた矩形波信号は、前記立上がりエッジでは前記矩形波信号の電圧レベルよりも立上がりエンファシス値だけ高くなり、前記立上がりエッジ後所定の立下がり時間の経過後には前記矩形波信号の電圧レベルに戻り、前記立下がりエッジでは前記矩形波信号の電圧レベルよりも立下がりエンファシス値だけ低くなり、前記立下がりエッジ後所定の立上がり時間の経過後には前記矩形波信号の電圧レベルに戻る波形を有することを特徴とする。

前記エンファシス回路は、前記エンファシス信号の大きさを調節する信号制御手段と、前記エンファシス信号の立下がり時間および立上がり時間を調節する時間制御手段と、を備えることを特徴とする。

前記エンファシス信号の大きさ、立下がり時間および立上がり時間の調節範囲が選択可能な選択手段をさらに備えることを特徴とする。

前記信号制御手段は、１以上の抵抗手段からなることを特徴とする。
・前記時間制御手段は、抵抗手段およびキャパシタからなることを特徴とする。

前記選択手段は、周波数成分選択手段と信号大きさ選択手段を備えることを特徴とする。

前記時間制御手段は、複数のキャパシタを備えてなることを特徴とする。

本発明の一実施形態に係るレベル調整回路は、第１電圧と前記第１電圧レベルよりも高い第２電圧レベルを持つ矩形波信号の減衰を補償するレベル補償回路であって、前記第２電圧レベルから前記第１電圧レベルへの立ち上がりエッジにおいて、前記第１電圧レベルに第１所定電圧レベルを付加するとともに、前記第１電圧レベルから前記第２電圧レベルへの立ち下がりエッジにおいて前記第２所定電圧レベルを付加することを特徴とする。

前記レベル補償回路は、前記立ち上がりエッジから所定時間の経過後に前記矩形波の電圧レベルを前記第１電圧レベルに戻し、前記立ち下がりエッジから所定時間の経過後に前記矩形波の電圧レベルを前記第２電圧レベルに戻すことを特徴とする。

前記レベル補償回路の出力は、前記立ち上がりエッジでは、前記第１電圧レベルよりも前記第１所定電圧レベルだけ高くなり、前記所定時間経過後には前記第１電圧レベルに戻り、前記立ち下がりエッジでは、前記第２電圧レベルよりも前記第２所定電圧レベルだけ低くなり、前記所定時間経過後には前記第２電圧レベルに戻る信号であることを特徴とする。

本発明の一実施形態に係るレベル調整回路は、矩形波信号の立ち上がりエッジ及び立ち下がりエッジにおいて矩形波信号の所定時間の間、前記矩形波信号の電圧電圧レベルを調整するレベル補償回路であって、前記矩形波信号が入力される非反転入力端子と、反転入力端子と、出力端子とを備えた演算増幅器と、前記反転入力端子と接地電位との間に互いに直列に接続された第１抵抗器及びキャパシタと、前記出力端子と前記反転入力端子との間に接続された前記第２抵抗器とを備え、前記第１抵抗器及び前記第２抵抗器が前記立ち上がりエッジ及び前記立ち下がりエッジにおける電圧レベルの大きさを決定し、前記キャパシタが前記所定時間を決定することを特徴とする。

前記第２抵抗器の抵抗値と前記第１抵抗器の抵抗値との比が前記立ち上がりエッジ及び前記立ち下がりエッジにおける電圧レベルの大きさを決定することを特徴とする。

本発明の一実施形態に係るレベル調整回路は、矩形波信号の立ち上がりエッジ及び立ち下がりエッジにおいて、矩形波信号の所定時間の間、前記矩形波信号の電圧レベルを調整するレベル補償回路であって、前記矩形波が入力される非反転入力端子と、反転入力端子と、出力端子とを備えた演算増幅器と、前記反転入力端子に接続された第１抵抗器と、前記第１抵抗器と接地電位との間に接続された複数のキャパシタと、各キャパシタと前記第１抵抗器との接続を選択する複数の第１スイッチと、前記出力端子と前記反転入力端子との間に接続された複数の第２抵抗器と、各第２抵抗器と、前記出力端子及び前記反転入力端子との間の接続を選択する複数の第２スイッチとを備え、前記第１抵抗器、及び、第２スイッチによって選択された前記第２抵抗器が前記立ち上がりエッジ及び前記立ち下がりエッジにおける電圧レベルの大きさを決定し、第１スイッチによって選択されたキャパシタが前記所定時間を決定することを特徴とする。

前記第２スイッチによって選択された第２抵抗器の抵抗値と前記第１抵抗器の抵抗値との比が、前記立ち上がりエッジ及び前記立ち下がりエッジにおける電圧レベルの大きさを決定することを特徴とする。

本発明の実施の形態によるエンファシス回路は、矩形波の入力信号のエッジ部にエンファシス効果を加えることにより、減衰される信号が補償可能であり、かつ、加えられるエンファシス信号の大きさおよびエンファシス信号の立下がり時間並びに立上がり時間が調節可能になる。

以下、添付した図面に基づき、本発明の好適な実施の形態について詳細に説明する。

本発明の一実施形態は、伝送路における矩形波信号の減衰を補償するレベル補償回路に関する。ここでは、レベル補償回路として、矩形波信号の立ち上がりエッジと立ち下がりエッジにエンファシスを付加するエンファシス回路を例に挙げて説明する。
図２は、本発明の一実施の形態によるレベル補償回路としてのエンファシス回路の入出力信号の波形図である。図２に示すように、矩形波信号２０のエッジ部を改善するためのエンファシス回路２２は、エンファシス回路２２に入力される矩形波信号２０の電圧レベルおよび振幅を保持し、前記矩形波信号２０のエッジ部にエンファシス信号２１が加えられる。このとき、前記エンファシス信号２１の加えられた矩形波信号２０は、立上がりエッジ後所定の立下がり時間の経過後および立下がりエッジ後所定の立上がり時間の経過後には、前記矩形波信号２０の元の電圧レベルを保つ波形を有する。
図３は、本発明の一実施の形態によるエンファシス回路の出力波形における調節部分を説明するための図である。図３に示すように、前記エンファシス信号２１の加えられた矩形波信号２０は、前記立上がりエッジでは前記矩形波信号２０の電圧レベルよりも立上がりエンファシス値だけ高く、前記立上がりエッジ後所定の立下がり時間の経過後には前記矩形波信号２０の電圧レベルに戻る波形を有する。
また、前記エンファシス信号２１の加えられた矩形波信号２０は、前記立下がりエッジでは前記矩形波信号２０の電圧レベルよりも立下がりエンファシス値だけ低く、前記立下がりエッジ後所定の立上がり時間の経過後には前記矩形波信号２０の電圧レベルに戻る波形を有する。

ここで、エンファシス信号２１は、矩形波信号２０の大きさを除いたエンファシス信号２１だけの大きさを有する。また、前記エンファシス信号２１の立下がり時間は、前記エンファシス信号２１の波形が立ち下がって矩形波信号２０の電圧レベルに戻る時間を表わす。、即ち、前記エンファシス信号２１の立下がり時間は、前記エンファシス信号２１の立ち上がりエッジから前記エンファシス信号２１の波形が立ち下がって矩形波信号２０の電圧レベルに戻るまでの時間を表す。前記エンファシス信号２１の立上がり時間は、前記エンファシス信号２１の波形が立ち上がって矩形波信号２０の電圧レベルに戻る時間を表わす。即ち、即ち、前記エンファシス信号２１の立上がり時間は、前記エンファシス信号２１の立ち下がりエッジから前記エンファシス信号２１の波形が立ち上がって矩形波信号２０の電圧レベルに戻るまでの時間を表す。

本発明の一実施の形態では、前記エンファシス信号２１の大きさと立下がり時間および立上がり時間を調節する手段を有する。その詳細については、後述する。
図４は、本発明の一実施の形態によるエンファシス回路の出力波形の概略図である。図４に示すように、前記エンファシス回路は、エッジ部に加えられるエンファシス信号２１の大きさを調節することができる。また、前記立下がり時間および立上がり時間を調節することにより、エンファシス信号２１から元の矩形波信号２０の電圧レベルに戻る時間が調節可能である。

図５は、本発明の一実施の形態によるエンファシス回路の基本構成図である。図５に示すように、エンファシス効果を加えるに当たっては、前記矩形波信号の電圧レベルを保つことが要される。すなわち、高レベル値および低レベル値のそれぞれが入力信号（入力の矩形波信号２０）と同じである必要があり、エッジ部には単に所望の大きさのエンファシス信号を加えてエンファシス信号から立下がり時間または立上がり時間を調節する。
本発明の実施の形態によるエンファシス回路は、上記の如き条件を満足するために、演算増幅器（ＯＰ−ＡＭＰ）５１から構成するが、前記演算増幅器５１の非反転（＋）端子に接続されて入力される矩形波信号Ｖ_ＩＮ、前記演算増幅器５１の反転（−）端子に接続された抵抗Ｒａ、一端が前記抵抗Ｒａにシリアル接続され、他端が接地されたキャパシタＣおよび前記演算増幅器の非反転（−）端子と出力Ｖ_ＯＵＴ端子をシリアル接続する抵抗Ｒｂを含めて構成する。これにより、演算増幅器５１は、非反転（＋）端子を介して入力される矩形波信号Ｖ_ＩＮを前記Ｃ、ＲａおよびＲｂ値による時定数に応じて増幅して出力する。

また、前記演算増幅器５１からなるエンファシス回路の入出力伝達特性をラプラス変換式で表わせば、下記数１の通りである。

さらに、数１は、下記数２および下記数３のように、極点および零点をそれぞれ１つずつ有する。

前記数２および前記数３において周波数上によるフェーズを分析すれば、下記の通りである。
まず、前記キャパシタＣの値が固定されているとしたとき、前記抵抗Ｒｂ値に応じて極点の位置および零点の位置が相対的に決められる。このとき、Ｒｂ値は常に０よりも大きいため、極点が零点よりも高い周波数上に位置する。このため、極点および零点間の周波数成分だけが他の周波数成分よりもフェーズが先行する効果がある。上記の如き効果により、高周波信号であるエンファシス信号が加えられる。
また、前記Ｃの値を変えることにより、所望の周波数帯域の成分に対してフェーズを先行させることができる。このとき、抵抗値の変更ではなく、C値の変更を通じて、容易に求める周波数の帯域全体の位置を変更して、その区間の周波数成分に対して位相(phase)が進むことができる。

さらに、前記ＲａおよびＣ値に基づいてエンファシス信号の立下がり時間および立上がり時間が決められる。
次に、前記数１から周波数上における利得を分析すれば、高周波数の利得は下記数４で表わされ、電圧利得は下記数５で表わされる。

数４において、入力される矩形波信号の大きさを１としたとき、高周波数の利得は前記Ｒｂ値とＲａ値の比に応じて決められる。前記入力される矩形波信号は電圧レベルおよび振幅を保持し、前記高周波数成分はエッジ部に加えられたエンファシス信号である。前記高周波数の利得は、入力される矩形波信号の大きさ１にＲｂ値とＲａ値の比によるエンファシス信号が加えられて得られる。好ましくは、Ｒａ値をＲｂ値よりも高めることにより、エンファシス信号の大きさが前記矩形波信号の大きさ１を超えないようにする。
前記数５において、エッジ部に加えられたエンファシス信号から電圧レベルに戻ったときの利得は、前記電圧利得１となる。このため、前記入力される矩形波信号の電圧レベルと振幅が保たれる。

このように、前記加えられるエンファシス信号の大きさは、抵抗Ｒｂ値および抵抗Ｒａ値により調節することができる。特に、エンファシス信号は、前記抵抗値の比が前記入力される矩形波信号の大きさに比例する大きさを有する。このため、矩形波信号の大きさに応じてエンファシス信号の大きさを適切に適用可能である。
図６は、本発明の一実施の形態によるエンファシス回路図である。図６に示すように、図５におけるエンファシス回路の基本構成を変えることで、前記エンファシス信号の大きさを調節する手段および前記エンファシス信号の立下がり時間並びに立上がり時間を調節する手段を備える回路が構成可能である。

本発明の実施の形態によるエンファシス回路は、上記の如き条件を満足するために、演算増幅器（ＯＰ−ＡＭＰ）６１から構成するが、前記演算増幅器６１の非反転（＋）端子に接続されて入力される矩形波信号Ｖ_ＩＮおよび前記演算増幅器６１の反転（−）端子に接続された抵抗Ｒａを備え、一端は前記抵抗Ｒａにシリアル接続されたスイッチ手段ＳＷＣを有し、他端は接地されたｋ個のキャパシタＣが互いにパラレル接続されてなる。
また、本発明の実施の形態によるエンファシス回路は、前記演算増幅器６１の非反転（−）端子間にシリアル接続されたスイッチ手段ＳＷＲを有し、前記演算増幅器６１の非反転（−）端子および出力Ｖ_ＯＵＴ端子をシリアル接続するｎ個の抵抗Ｒｂが前記ｎ−１番目のスイッチ手段ＳＷＲｎ−１にパラレル接続されてなる。

図６において、前記ｋ個のキャパシタＣおよびｎ個の抵抗Ｒｂには、それぞれ同じキャパシタ値および抵抗値を有させる。これにより、前記スイッチ手段を選択的にターンオンするとき、線形的に増減するキャパシタ値および抵抗値を有することになる。すなわち、Ｃ１＝Ｃ２＝Ｃ３＝．．．＝Ｃｋ，Ｒｂ１＝Ｒｂ２＝Ｒｂ３＝．．．＝Ｒｂｎとなる。
前記エンファシス回路において、前記キャパシタは、単一のＳＷＣをターンオンするときに単一のＣ値が選択でき、ｋ個のＳＷＣをターンオンするときにｋ個のＣ値が選択できる。さらに、前記抵抗は、ｎ個のＳＷＲのうち一つだけを選択する必要がある。ＳＷＲ１がターンオンされるときにＲｂ値が選択でき、ＳＷＲｎがターンオンされるときに個のＲｂ値が選択できる。

一方、図６におけるエンファシス回路の入出力伝達特性をラプラス変換式で表わせば、下記式６の通りである。下記式６においては、前記スイッチ手段ＳＷＣのうちｋ個がターンオンされ、スイッチ手段ＳＷＲのうちＳＷＲｎがターンオンされるとする。

ここで、前記スイッチ手段ＳＷＣを用いて所望の周波数成分が選択でき、前記スイッチ手段ＳＷＲを用いてエンファシス信号の大きさが選択できる。図６における伝達特性を説明すれば、下記の通りである。
本発明の変形された実施の形態では、前記エンファシス信号の大きさおよび立下がり時間の調節範囲が増減可能である。すなわち、前記エンファシス回路における抵抗Ｒａ値を変えることで、応用分野に応じてエンファシス信号を適切に実現することができる。
一方、前記エンファシス回路を集積回路または個別素子にて実現することもできる。
以上、本発明のエンファシス回路の好適な実施の形態について詳細に説明したが、これは単なる例示的なものに過ぎず、本発明の技術的な思想がこれに限定されることはない。そして、この技術分野における当業者であれば、本発明の技術的な範囲を逸脱しない範囲内で各種の修正および変形が可能であるということは理解できるであろう。よって、本発明の技術的な範囲は特許請求の範囲によって定まるべきである。

本発明のさらなる目的および長所は、詳細な説明と結び付けて説明される図面から一層明らかになる。図中、同じ構成要素には同じ符号を付してそれに関する詳細な説明を省く。

従来の伝送線路を介して入出力された信号を示す図。本発明の一実施の形態によるエンファシス回路の入出力信号の波形図。本発明の一実施の形態によるエンファシス回路の出力波形における調節部分を説明するための図。本発明の一実施の形態によるエンファシス回路の出力波形の概略図。本発明の一実施の形態によるエンファシス回路の基本構成図。本発明の一実施の形態によるエンファシス回路図。

符号の説明

２０：矩形波信号
２１：エンファシス信号
２２：エンファシス回路

Claims

矩形波信号の減衰を補償するためにエンファシス信号を前記矩形波に加えるエンファシス回路において、
前記エンファシス信号の加えられた矩形波信号は、
立上がりエッジ後所定の立下がり時間の経過後および立下がりエッジ後所定の立上がり時間の経過後には、前記矩形波信号の元の電圧レベルを保つ波形を有することを特徴とするエンファシス回路。
前記エンファシス信号の加えられた矩形波信号は、
前記立上がりエッジでは前記矩形波信号の電圧レベルよりも立上がりエンファシス値だけ高くなり、前記立上がりエッジ後所定の立下がり時間の経過後には前記矩形波信号の電圧レベルに戻り、
前記立下がりエッジでは前記矩形波信号の電圧レベルよりも立下がりエンファシス値だけ低くなり、前記立下がりエッジ後所定の立上がり時間の経過後には前記矩形波信号の電圧レベルに戻る波形を有することを特徴とする請求項１に記載のエンファシス回路。
前記エンファシス回路は、
前記エンファシス信号の大きさを調節する信号制御手段と、
前記エンファシス信号の立下がり時間および立上がり時間を調節する時間制御手段と、を備えることを特徴とする請求項１に記載のエンファシス回路。
前記エンファシス信号の大きさ、立下がり時間および立上がり時間の調節範囲が選択可能な選択手段をさらに備えることを特徴とする請求項３に記載のエンファシス回路。
前記信号制御手段は、１以上の抵抗手段からなることを特徴とする請求項３に記載のエンファシス回路。
前記時間制御手段は、抵抗手段およびキャパシタからなることを特徴とする請求項３に記載のエンファシス回路。
前記選択手段は、周波数成分選択手段と信号大きさ選択手段を備えることを特徴とする請求項４に記載のエンファシス回路。
前記時間制御手段は、複数のキャパシタを備えてなることを特徴とする請求項６に記載のエンファシス回路。
第１電圧と前記第１電圧レベルよりも高い第２電圧レベルを持つ矩形波信号の減衰を補償するレベル補償回路であって、
前記第２電圧レベルから前記第１電圧レベルへの立ち上がりエッジにおいて、前記第１電圧レベルに第１所定電圧レベルを付加するとともに、前記第１電圧レベルから前記第２電圧レベルへの立ち下がりエッジにおいて前記第２所定電圧レベルを付加することを特徴とする、レベル補償回路。
前記レベル補償回路は、前記立ち上がりエッジから所定時間の経過後に前記矩形波の電圧レベルを前記第１電圧レベルに戻し、前記立ち下がりエッジから所定時間の経過後に前記矩形波の電圧レベルを前記第２電圧レベルに戻すことを特徴とする、請求項９に記載のレベル補償回路。
前記レベル補償回路の出力は、
前記立ち上がりエッジでは、前記第１電圧レベルよりも前記第１所定電圧レベルだけ高くなり、前記所定時間経過後には前記第１電圧レベルに戻り、
前記立ち下がりエッジでは、前記第２電圧レベルよりも前記第２所定電圧レベルだけ低くなり、前記所定時間経過後には前記第２電圧レベルに戻る信号であることを特徴とする請求項９に記載のレベル補償回路。
矩形波信号の立ち上がりエッジ及び立ち下がりエッジにおいて矩形波信号の所定時間の間、前記矩形波信号の電圧電圧レベルを調整するレベル補償回路であって、
前記矩形波信号が入力される非反転入力端子と、反転入力端子と、出力端子とを備えた演算増幅器と、
前記反転入力端子と接地電位との間に互いに直列に接続された第１抵抗器及びキャパシタと、
前記出力端子と前記反転入力端子との間に接続された前記第２抵抗器とを備え、
前記第１抵抗器及び前記第２抵抗器が前記立ち上がりエッジ及び前記立ち下がりエッジにおける電圧レベルの大きさを決定し、前記キャパシタが前記所定時間を決定することを特徴とするレベル補償回路。
前記第２抵抗器の抵抗値と前記第１抵抗器の抵抗値との比が前記立ち上がりエッジ及び前記立ち下がりエッジにおける電圧レベルの大きさを決定することを特徴とする、請求項１２に記載のレベル補償回路。
矩形波信号の立ち上がりエッジ及び立ち下がりエッジにおいて矩形波信号の所定時間の間、前記矩形波信号の電圧レベルを調整するレベル補償回路であって、
前記矩形波が入力される非反転入力端子と、反転入力端子と、出力端子とを備えた演算増幅器と、
前記反転入力端子に接続された第１抵抗器と、
前記第１抵抗器と接地電位との間に接続された複数のキャパシタと、
各キャパシタと前記第１抵抗器との接続を選択する複数の第１スイッチと、
前記出力端子と前記反転入力端子との間に接続された複数の第２抵抗器と、
各第２抵抗器と、前記出力端子及び前記反転入力端子との間の接続を選択する複数の第２スイッチとを備え、
前記第１抵抗器、及び、第２スイッチによって選択された前記第２抵抗器が前記立ち上がりエッジ及び前記立ち下がりエッジにおける電圧レベルの大きさを決定し、第１スイッチによって選択されたキャパシタが前記所定時間を決定することを特徴とするレベル補償回路。
前記第２スイッチによって選択された第２抵抗器の抵抗値と前記第１抵抗器の抵抗値との比が、前記立ち上がりエッジ及び前記立ち下がりエッジにおける電圧レベルの大きさを決定することを特徴とする、請求項１４に記載のレベル補償回路。