JP2005216993A - Evaluation method for silicon wafer - Google Patents

Evaluation method for silicon wafer Download PDF

Info

Publication number
JP2005216993A
JP2005216993A JP2004019372A JP2004019372A JP2005216993A JP 2005216993 A JP2005216993 A JP 2005216993A JP 2004019372 A JP2004019372 A JP 2004019372A JP 2004019372 A JP2004019372 A JP 2004019372A JP 2005216993 A JP2005216993 A JP 2005216993A
Authority
JP
Japan
Prior art keywords
oxide film
electric field
dielectric breakdown
silicon wafer
field strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004019372A
Other languages
Japanese (ja)
Inventor
Takeshi Otsuki
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004019372A priority Critical patent/JP2005216993A/en
Publication of JP2005216993A publication Critical patent/JP2005216993A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an evaluation method for a silicon wafer by which a defect of shallow recession (pit) or the like usually difficult to detect as well as a crystal defect such as COP, is detected at high sensitivity to enable the evaluation of the silicon wafer in a highly precise and reliable manner. <P>SOLUTION: According to the evaluation method for the silicon wafer, an oxide film and an electrode are formed sequentially on the silicon wafer to form a MOS capacitor. An electric field is applied to the oxide film via the electrode to measure a dielectric breakdown characteristic of the oxide film. The evaluation method includes a pre-applying process of applying an electric field to the oxide film, and a dielectric breakdown characteristic measuring process of applying a certain current or a voltage to the oxide film of the MOS capacitor that has not broken down in the pre-applying process, prior to dielectric breakdown characteristic measuring process, to cause a secular dielectric breakdown in the oxide film and measure its dielectric breakdown characteristic. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、シリコンウエーハを評価する方法に関するものであり、具体的には、シリコンウエーハにMOS(Metal Oxide Semiconductor)キャパシタを作製し、その酸化膜の絶縁破壊特性を測定することによってシリコンウエーハを評価する方法に関するものである。   The present invention relates to a method for evaluating a silicon wafer. Specifically, a MOS (Metal Oxide Semiconductor) capacitor is fabricated on a silicon wafer, and the dielectric breakdown characteristics of the oxide film are measured to evaluate the silicon wafer. It is about how to do.

シリコンウエーハに存在するCOPをはじめとした結晶欠陥を評価する有効な方法の一つとして、GOI(Gate Oxide Integrity)評価があり(例えば、非特許文献1を参照)、一般的に広く用いられている。このGOI評価を行う際には、例えば、先ずシリコンウエーハを酸化してその主表面に絶縁膜となるシリコン酸化膜(ゲート酸化膜)を形成し、その形成した酸化膜上にCVD法等によりポリシリコン層(多結晶シリコン層)を堆積させた後、このポリシリコン層にフォトリソグラフィ及びポリシリコンのエッチングを行って電極を形成する。これにより、シリコンウエーハ上にMOS構造を有するキャパシタ(MOSキャパシタ)が作製される。   As an effective method for evaluating crystal defects such as COP existing in silicon wafers, there is GOI (Gate Oxide Integrity) evaluation (see, for example, Non-Patent Document 1), which is widely used. Yes. When performing this GOI evaluation, for example, a silicon wafer is first oxidized to form a silicon oxide film (gate oxide film) which becomes an insulating film on its main surface, and a polysilicon method is formed on the formed oxide film by a CVD method or the like. After a silicon layer (polycrystalline silicon layer) is deposited, an electrode is formed on the polysilicon layer by photolithography and polysilicon etching. As a result, a capacitor (MOS capacitor) having a MOS structure on the silicon wafer is manufactured.

そして、このMOSキャパシタのポリシリコン電極を通して酸化膜に電界を印加し、その酸化膜の絶縁破壊特性を測定することによって、GOI評価を行うことができる。このとき、酸化膜の絶縁破壊特性を測定する方法として、酸化膜の絶縁破壊電界強度を検出するTZDB(Time Zero Dielectric Breakdown)法がある。   The GOI can be evaluated by applying an electric field to the oxide film through the polysilicon electrode of the MOS capacitor and measuring the dielectric breakdown characteristics of the oxide film. At this time, as a method for measuring the dielectric breakdown characteristics of the oxide film, there is a TZDB (Time Zero Dielectric Breakdown) method for detecting the dielectric breakdown electric field strength of the oxide film.

このTZDB法では、酸化膜に電界を階段状に徐々に上昇させて印加しながらその酸化膜に流れる電流値をモニタリングしていき、その電流値が判定電流値に達したとき、すなわち酸化膜が絶縁破壊(ブレイクダウン)したときの電界強度を測定することによって、シリコンウエーハの評価を行うことができる。例えば、一般的に3〜8MV/cmの電界強度でブレイクダウンするものをBモードと呼び、シリコンウエーハ中のCOP(Crystal Originated Particle)と呼ばれる結晶欠陥に起因することが知られており、絶縁破壊電界強度が8MV/cm以上(Cモード)となる酸化膜を良品として判定し、測定したMOSキャパシタの総数に対する良品の割合に基づいてシリコンウエーハの品質を評価することができる。   In this TZDB method, the current value flowing through the oxide film is monitored while applying an electric field to the oxide film while gradually increasing the electric field, and when the current value reaches the judgment current value, that is, the oxide film is The silicon wafer can be evaluated by measuring the electric field strength when the dielectric breakdown (breakdown) occurs. For example, a breakdown that is generally caused by an electric field strength of 3 to 8 MV / cm is called a B mode, and is known to be caused by a crystal defect called a COP (Crystal Originated Particle) in a silicon wafer. An oxide film having an electric field strength of 8 MV / cm or more (C mode) can be determined as a good product, and the quality of the silicon wafer can be evaluated based on the ratio of the good product to the total number of MOS capacitors measured.

また、酸化膜のGOI評価では、酸化膜に経時的な絶縁破壊を生じさせて酸化膜の絶縁破壊特性を測定するTDDB(Time Dependent Dielectric Breakdown)法が用いられることがある。このTDDB法では、酸化膜に一定の電流または電圧を連続的に印加しながら、所定の時間間隔で電界強度を検出してその経時的な変化を求め、酸化膜が絶縁破壊に至るまでの電流または電圧の印加時間や酸化膜に流れた全電荷量を測定することにより、酸化膜の寿命や膜質の良否を判定してシリコンウエーハの評価を行うことができる。   In the GOI evaluation of an oxide film, a TDDB (Time Dependent Dielectric Breakdown) method is sometimes used in which the dielectric breakdown of the oxide film is measured by causing dielectric breakdown over time. In this TDDB method, a constant current or voltage is continuously applied to the oxide film, and the electric field strength is detected at predetermined time intervals to determine the change over time, and the current until the oxide film reaches dielectric breakdown. Alternatively, the silicon wafer can be evaluated by determining the life of the oxide film and the quality of the film by measuring the voltage application time and the total amount of charge flowing in the oxide film.

さらに、このようなTDDB法では長時間の測定時間を必要とするため、例えば特許文献1では、短時間で評価を行うことのできるTZDB法を用いて、TDDB法と同程度に絶縁破壊を評価し得る絶縁層の評価方法を開示している。この特許文献1の評価方法では、印加する電圧を段階的に昇圧して絶縁破壊電界強度を検出するTZDB法の操作を、MOSキャパシタ等の半導体素子の同じ絶縁膜に対して複数回行うことにより、TDDB法と同等の評価を短時間で行うことができるとしている。   Furthermore, since such a TDDB method requires a long measurement time, for example, in Patent Document 1, the dielectric breakdown is evaluated to the same extent as the TDDB method by using the TZDB method that can be evaluated in a short time. An insulating layer evaluation method that can be used is disclosed. In the evaluation method of Patent Document 1, the operation of the TZDB method for detecting the breakdown electric field strength by stepping up the voltage to be applied is performed a plurality of times on the same insulating film of a semiconductor element such as a MOS capacitor. The evaluation equivalent to the TDDB method can be performed in a short time.

そして、このようなTZDB法やTDDB法によるシリコンウエーハの評価において、不良と判定される主な原因としては、酸化膜ピンホール、COP、酸素析出核がある。このうち、酸化膜ピンホールがあると、GOI評価において電圧もしくは電流を印加した直後に導通して絶縁破壊する。このような不良をAモード不良と呼んでいる。そして、前述のBモード不良の原因であるCOPは、単結晶を育成する際に結晶成長時に発生する八面体構造を有する空洞欠陥である。   And, in the silicon wafer evaluation by such TZDB method or TDDB method, there are oxide film pinholes, COPs, and oxygen precipitation nuclei as the main causes determined to be defective. Among these, if there is an oxide film pinhole, it conducts immediately after applying a voltage or current in the GOI evaluation and breaks down. Such a defect is called an A mode defect. COP, which is the cause of the aforementioned B-mode failure, is a cavity defect having an octahedral structure that occurs during crystal growth when a single crystal is grown.

このようなCOPがシリコンウエーハの主表面に存在すると、例えば図6に示したように、シリコンウエーハ3の主表面に酸化膜2を形成する際にCOPの空洞部内壁にもシリコン酸化膜12が形成される。このCOPの内壁酸化膜12は八面体構造の角部分(コーナー部分)で酸化膜厚が薄くなっている。そのため、その後酸化膜2上にポリシリコン電極4を形成して電界を印加することによって、この酸化膜厚の薄くなっている部分に電気ストレスが集中するために、低い電界強度でブレイクダウンが発生すると考えられている。したがって、上記のTZDB法やTDDB法では、このような現象を利用することによって、シリコンウエーハに存在するCOP等を高感度に検出してシリコンウエーハの評価を行うことができる。   If such a COP exists on the main surface of the silicon wafer, for example, as shown in FIG. 6, when the oxide film 2 is formed on the main surface of the silicon wafer 3, the silicon oxide film 12 is also formed on the inner wall of the cavity of the COP. It is formed. The inner wall oxide film 12 of the COP has a thin oxide film at the corner (corner) of the octahedral structure. Therefore, by forming a polysilicon electrode 4 on the oxide film 2 and then applying an electric field, electrical stress is concentrated on the thinned portion of the oxide film, so that breakdown occurs at a low electric field strength. It is considered to be. Therefore, in the above-described TZDB method and TDDB method, by utilizing such a phenomenon, it is possible to evaluate the silicon wafer by detecting COP or the like existing in the silicon wafer with high sensitivity.

前述したように、絶縁破壊電界強度が8MV/cm以上の酸化膜をCモードと呼んで良品と判定しているが、この良品の中には電界強度が8MV/cm以上の電界を印加することによって破壊される酸化膜と、8MV/cm以上の電界を印加しても破壊されない酸化膜がある。この8MV/cm以上の電界を印加することによって破壊される酸化膜の破壊原因の一つとして酸素析出核が挙げられる(例えば特許文献2参照)。酸素析出核はCOPに比べてサイズがかなり小さいため、前記酸素析出核がウエーハ表面に存在する酸化膜は、Bモード不良となる電界強度3〜8MV/cmよりも高電界側で絶縁破壊する。そのため、良品と判定されるCモードの酸化膜の中でも8MV/cm以上の電界を印加することによって破壊される酸化膜が発生する。   As described above, an oxide film having a dielectric breakdown electric field strength of 8 MV / cm or more is called a C mode and is judged as a non-defective product. An electric field with an electric field strength of 8 MV / cm or more is applied to this good product. There is an oxide film that is destroyed by an oxide film and an oxide film that is not destroyed even when an electric field of 8 MV / cm or more is applied. One cause of the destruction of the oxide film that is destroyed by applying an electric field of 8 MV / cm or more is an oxygen precipitation nucleus (see, for example, Patent Document 2). Since the oxygen precipitation nuclei are considerably smaller in size than the COP, the oxide film in which the oxygen precipitation nuclei are present on the wafer surface breaks down on the electric field side higher than the electric field strength of 3 to 8 MV / cm at which the B mode failure occurs. Therefore, among the C-mode oxide films determined to be non-defective, an oxide film that is destroyed by applying an electric field of 8 MV / cm or more is generated.

一方、シリコンウエーハの主表面には、上記COP、酸素析出核の他に深さの浅い凹形状の欠陥(以下、ピットと呼ぶ)が存在している。このようなピットは、シリコンウエーハ加工時のダメージや、近年用いられるようになったアニールウエーハに行われるアニールによって完全に消滅できなかったCOPが主原因と考えられ、図5のような断面形状を有している。近年、半導体デバイスの高集積化・微細化に伴い、シリコンウエーハの高品質化を図る上でこのようなウエーハ主表面に存在しているピットを高精度に評価することが求められてきている。しかしながら、このような凹形状のピットは、ウエーハに酸化膜及び電極を形成してTZDB法やTDDB法を行ったとしても、不良として判断できる絶縁破壊が起こり難いため、GOI評価によってピットの存在を十分な感度で高精度に検出することができず、良品との区別が困難であるという問題があった。   On the other hand, on the main surface of the silicon wafer, in addition to the COP and oxygen precipitation nuclei, there are concave defects (hereinafter referred to as pits) having a shallow depth. Such pits are thought to be mainly caused by damage during silicon wafer processing or COP that could not be completely eliminated by annealing performed on annealed wafers that have recently been used. Have. In recent years, with the high integration and miniaturization of semiconductor devices, it has been required to accurately evaluate the pits existing on the main surface of the wafer in order to improve the quality of the silicon wafer. However, even if such a concave pit is formed with an oxide film and an electrode on the wafer and subjected to the TZDB method or the TDDB method, dielectric breakdown that can be judged as defective is unlikely to occur. There was a problem that it was difficult to detect with high sensitivity with sufficient sensitivity and it was difficult to distinguish it from non-defective products.

特開平9−178800号公報JP-A-9-178800 特開2002−231779号公報Japanese Patent Laid-Open No. 2002-231777 M.Tamatsuka et al.,“Medium Field Breakdown Origin on Metal Oxide Semiconductor Capacitor Containing Grown−in Czochralski Silicon Crystal Defects”,Jpn.J.Appl.Phys.,37,1236(1998).M.M. Tamatsuka et al. , "Medium Field Breakdown Origin on Metal Oxide Semiconductor Capacitor Containing Growing-in Czochralski Silicon Crystal Defects," Jpn. J. et al. Appl. Phys. 37, 1236 (1998).

そこで、本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、COP等の結晶欠陥だけでなく、従来では検出が困難であった浅い凹形状の欠陥(ピット)等も高感度で検出して、シリコンウエーハを高精度にまた高い信頼性で評価することのできるシリコンウエーハの評価方法を提供することにある。   Therefore, the present invention has been made in view of the above problems, and the object of the present invention is not only crystal defects such as COP but also shallow concave defects (pits) that have been difficult to detect conventionally. Is to provide a silicon wafer evaluation method that can detect silicon wafers with high sensitivity and evaluate silicon wafers with high accuracy and high reliability.

上記目的を達成するために、本発明によれば、シリコンウエーハに酸化膜と電極とを順次形成してMOSキャパシタを作製した後、前記形成した電極から酸化膜に電界を印加して該酸化膜の絶縁破壊特性を測定することによってシリコンウエーハを評価する方法において、先ず、前記酸化膜に電界を印加するプレ印加工程を行った後、該プレ印加工程で絶縁破壊しなかったMOSキャパシタの酸化膜に一定の電流または電圧を印加して、該酸化膜に経時的な絶縁破壊を生じさせてその絶縁破壊特性を測定する絶縁破壊特性測定工程を行うことによって、前記シリコンウエーハの評価を行うことを特徴とするシリコンウエーハの評価方法が提供される(請求項1)。   In order to achieve the above object, according to the present invention, an oxide film and an electrode are sequentially formed on a silicon wafer to produce a MOS capacitor, and then an electric field is applied from the formed electrode to the oxide film. In the method of evaluating a silicon wafer by measuring the dielectric breakdown characteristics of the MOS capacitor, first, after performing a pre-application step of applying an electric field to the oxide film, the oxide film of the MOS capacitor that did not break down in the pre-application step The silicon wafer is evaluated by performing a dielectric breakdown characteristic measurement step of applying a constant current or voltage to the oxide film to cause dielectric breakdown over time in the oxide film and measuring the dielectric breakdown characteristics. A characteristic silicon wafer evaluation method is provided (claim 1).

このように、シリコンウエーハにMOSキャパシタを作製した後、その酸化膜に電界を印加するプレ印加工程を行うことにより、例えばウエーハ主表面に存在する凹形状のピットの位置に形成されている酸化膜の膜厚不均一部分に電界集中によるストレスを付加して歪みを形成でき、その後、その酸化膜に一定の電流または電圧を連続的に印加して、酸化膜に経時的な絶縁破壊を生じさせてその絶縁破壊特性を測定する絶縁破壊特性測定工程(以下、単に測定工程と略すことがある)を行うことにより、歪みが形成されている酸化膜を容易に絶縁破壊させることができる。したがって、このようにしてシリコンウエーハの評価を行うことにより、従来では検出が困難であった深さの浅い凹形状を有するピットを高感度で検出することが可能となり、シリコンウエーハの評価を高精度にまた高い信頼性で行うことができる。   Thus, after manufacturing a MOS capacitor on a silicon wafer, a pre-application step of applying an electric field to the oxide film is performed, for example, an oxide film formed at the position of a concave pit existing on the wafer main surface Strain can be formed by applying stress due to electric field concentration on the uneven part of the film thickness, and then a constant current or voltage is continuously applied to the oxide film to cause dielectric breakdown over time in the oxide film. By performing a dielectric breakdown characteristic measurement process (hereinafter, simply referred to as a measurement process) for measuring the dielectric breakdown characteristics, it is possible to easily cause dielectric breakdown of an oxide film in which a strain is formed. Therefore, by evaluating the silicon wafer in this way, it becomes possible to detect a pit having a shallow concave shape with a high sensitivity, which has been difficult to detect in the past, and the silicon wafer can be evaluated with high accuracy. It can also be performed with high reliability.

このとき、前記プレ印加工程において、前記酸化膜に最大で5MV/cm以上15MV/cm以下の電界強度で電界を印加することが好ましい(請求項2)。
このように、プレ印加工程で酸化膜に印加する電界の最大の電界強度を5MV/cm以上とすることにより、ピットの存在する位置の酸化膜にストレスを付加して確実に歪みを形成することができる。また、酸化膜に印加する電界の最大の電界強度を15MV/cm以下、より好ましくは8MV/cm以上15MV/cm以下にすることにより、従来のA、B、Cモードで破壊された酸化膜と、破壊されない酸化膜とを明確に安定して分離できる。
At this time, in the pre-application step, it is preferable to apply an electric field to the oxide film with an electric field strength of 5 MV / cm or more and 15 MV / cm or less at maximum.
In this way, by setting the maximum electric field strength of the electric field applied to the oxide film in the pre-application process to 5 MV / cm or more, stress is applied to the oxide film at the position where the pit exists to surely form distortion. Can do. Further, by setting the maximum electric field strength of the electric field applied to the oxide film to 15 MV / cm or less, more preferably 8 MV / cm or more and 15 MV / cm or less, the oxide film destroyed in the conventional A, B, and C modes The oxide film that is not destroyed can be clearly and stably separated.

また、前記プレ印加工程において、前記酸化膜に電界強度を階段状に徐々に上昇させて電界を印加することが好ましく(請求項3)、また、前記プレ印加工程で電界を印加した際に、絶縁破壊が生じた酸化膜の絶縁破壊電界強度を検出することができる(請求項4)。   In the pre-application step, it is preferable to apply an electric field by gradually increasing the electric field strength stepwise in the oxide film (Claim 3), and when applying an electric field in the pre-application step, The dielectric breakdown electric field strength of the oxide film in which the dielectric breakdown has occurred can be detected.

このように、プレ印加工程で酸化膜に印加する電界の電界強度を階段状に徐々に上昇させて電界の印加を行うことにより、所望の強度の電界を短時間で安定して印加することができる。そして、このように電界強度を階段状に徐々に上昇させて電界を印加すれば、絶縁破壊が生じた酸化膜の絶縁破壊電界強度を容易に測定することができ、それによって、COP等の結晶欠陥を高精度に検出してシリコンウエーハの評価を一層高精度に行うことができる。   In this way, by applying the electric field by gradually increasing the electric field strength of the electric field applied to the oxide film in the pre-application step in a stepwise manner, it is possible to stably apply the electric field having a desired strength in a short time. it can. If the electric field strength is gradually increased stepwise in this way and the electric field is applied, the dielectric breakdown electric field strength of the oxide film in which the dielectric breakdown has occurred can be easily measured. Defects can be detected with high accuracy, and silicon wafers can be evaluated with higher accuracy.

さらに、前記絶縁破壊特性測定工程において、前記酸化膜に電界強度換算で5MV/cm以上15MV/cm以下の電界強度で電界を印加することが好ましい(請求項5)。
このように、測定工程で酸化膜に5MV/cm以上15MV/cm以下の電界強度で電界を印加することにより、ウエーハ主表面に存在するピットの位置に形成されている酸化膜を確実に絶縁破壊することができ、その絶縁破壊特性を高精度に測定することができる。
Furthermore, in the dielectric breakdown characteristic measurement step, it is preferable that an electric field is applied to the oxide film with an electric field strength of 5 MV / cm or more and 15 MV / cm or less in terms of electric field strength.
In this way, by applying an electric field with an electric field strength of 5 MV / cm or more and 15 MV / cm or less to the oxide film in the measurement process, the oxide film formed at the position of the pits existing on the main surface of the wafer is surely broken down. The dielectric breakdown characteristics can be measured with high accuracy.

この場合、前記絶縁破壊特性測定工程において、前記酸化膜を加熱した状態で電流または電圧の印加を行って、該酸化膜の絶縁破壊特性の測定を行うことが好ましい(請求項6)。
このように、測定工程において、酸化膜を加熱した状態で電流または電圧の印加を行うことによって、ピットが存在している箇所の酸化膜をより早く、容易にかつ安定して絶縁破壊することができる。
In this case, in the dielectric breakdown characteristic measurement step, it is preferable to measure the dielectric breakdown characteristics of the oxide film by applying a current or voltage while the oxide film is heated.
As described above, in the measurement process, by applying a current or a voltage while the oxide film is heated, the oxide film at the place where the pit is present can be broken down more quickly, easily and stably. it can.

また、本発明のシリコンウエーハの評価方法では、前記絶縁破壊特性測定工程における絶縁破壊特性の測定を、前記酸化膜に一定の電流を印加する場合は、前記酸化膜に加えられる電圧の経時変化をモニタリングして、1MV/cm以上の電圧変化が発生した時に絶縁破壊と判定することによって行い、また前記酸化膜に一定の電圧を印加する場合は、前記酸化膜に流れる電流の経時変化をモニタリングして、0.01mA/cm以上の電流変化が発生した時に絶縁破壊と判定することによって行うことが好ましい(請求項7)。
本発明の評価方法では、このようにして測定工程で絶縁破壊の判定を行うことができ、それによって、酸化膜の絶縁破壊特性を高精度に安定して測定することができる。
In the method for evaluating a silicon wafer according to the present invention, the dielectric breakdown characteristics are measured in the dielectric breakdown characteristics measurement step. When a constant current is applied to the oxide film, the change with time of the voltage applied to the oxide film is measured. Monitoring is performed by determining that dielectric breakdown occurs when a voltage change of 1 MV / cm or more occurs, and when applying a constant voltage to the oxide film, monitor the change with time of the current flowing in the oxide film. Thus, it is preferable to perform a dielectric breakdown when a current change of 0.01 mA / cm 2 or more occurs.
In the evaluation method of the present invention, the dielectric breakdown can be determined in the measurement process in this way, and thereby the dielectric breakdown characteristics of the oxide film can be stably measured with high accuracy.

特に、本発明では、前記シリコンウエーハに複数のMOSキャパシタを作製し、該作製した複数のMOSキャパシタを用いて酸化膜の絶縁破壊特性の測定を行うことができる(請求項8)。
このように、シリコンウエーハに複数のMOSキャパシタを作製し、これらのMOSキャパシタを用いて酸化膜の絶縁破壊特性の測定を行うことにより、酸化膜の良否を複数のMOSキャパシタで安定して判定できるため、シリコンウエーハの評価を一層高精度にかつ高い信頼性で行うことができる。
In particular, in the present invention, a plurality of MOS capacitors can be manufactured on the silicon wafer, and the dielectric breakdown characteristics of the oxide film can be measured using the manufactured MOS capacitors.
As described above, by fabricating a plurality of MOS capacitors on a silicon wafer and measuring the dielectric breakdown characteristics of the oxide film using these MOS capacitors, the quality of the oxide film can be determined stably by the plurality of MOS capacitors. Therefore, the silicon wafer can be evaluated with higher accuracy and higher reliability.

本発明のシリコンウエーハの評価方法によれば、深さの浅い凹形状を有するピットの存在する位置の酸化膜を容易に絶縁破壊させることができるので、COP等の結晶欠陥だけでなく、従来では検出が困難であった浅い凹形状のピット等を不良として高感度で検出することが可能となり、シリコンウエーハの評価を高精度にまた高い信頼性で行うことができる。   According to the silicon wafer evaluation method of the present invention, an oxide film at a position where a pit having a shallow concave shape exists can be easily broken down. It becomes possible to detect a shallow concave pit, which has been difficult to detect, with high sensitivity as a defect, and it is possible to evaluate a silicon wafer with high accuracy and high reliability.

以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
一般に、シリコンウエーハの主表面に存在するピットは、COPとは異なり、浅い凹状でなだらかな形状を有している。そのため、例えば図5に示すように、シリコンウエーハ3に酸化膜2及びポリシリコン電極4を形成してMOSキャパシタを作製した場合、このようなピットのみが存在する部分の酸化膜に対して、従来のGOI評価のようなCOPの存在する部分の酸化膜が絶縁破壊を起こすような電界を印加しても、ピット周辺では電界の集中が生じるような箇所がなく絶縁破壊を生じさせにくいため、ピットの検出が困難であったと考えられる。
Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to these.
In general, pits existing on the main surface of a silicon wafer have a shallow concave shape and a gentle shape unlike COP. Therefore, for example, as shown in FIG. 5, when a MOS capacitor is manufactured by forming the oxide film 2 and the polysilicon electrode 4 on the silicon wafer 3, the conventional oxide film in a portion where only such pits exist is used. Even if an electric field that causes dielectric breakdown occurs in the oxide film where the COP exists as in the GOI evaluation, there is no portion where electric field concentration occurs around the pit, and it is difficult to cause dielectric breakdown. It is thought that the detection of was difficult.

そこで、本発明者は、このようなウエーハ主表面に存在するピットに起因する不良等を、酸化膜の絶縁破壊特性を測定することにより検出できる方法について鋭意実験及び検討を重ねた。その結果、このようなピットの存在する位置に形成されている酸化膜を絶縁破壊するためには、酸化膜に歪みを形成するための電界印加と、酸化膜の絶縁破壊特性を測定するための電界印加の2回の電界印加を行えば良いと考え、このような2回の電界印加を行うことにより、COP等に起因する不良だけでなく、従来のGOI評価では検出することが困難であった深さの浅い凹形状のピットに起因する不良も高感度に検出して、シリコンウエーハを高精度に評価できることを見出し、本発明を完成させた。   Therefore, the present inventor has conducted extensive experiments and studies on a method that can detect such defects caused by pits existing on the main surface of the wafer by measuring the dielectric breakdown characteristics of the oxide film. As a result, in order to break down the oxide film formed at the position where such pits exist, electric field application for forming distortion in the oxide film and measurement of the breakdown characteristics of the oxide film are performed. It is considered that it is sufficient to apply electric field twice, and by applying such electric field twice, it is difficult not only to detect defects caused by COP and the like but also to detect by conventional GOI evaluation. The present inventors have completed the present invention by discovering that defects caused by concave pits having a shallow depth can be detected with high sensitivity and silicon wafers can be evaluated with high accuracy.

すなわち、本発明のシリコンウエーハの評価方法は、シリコンウエーハに酸化膜と電極とを順次形成してMOSキャパシタを作製した後、前記形成した電極から酸化膜に電界を印加して該酸化膜の絶縁破壊特性を測定することによってシリコンウエーハを評価する方法において、先ず、前記酸化膜に電界を印加するプレ印加工程を行った後、前記酸化膜に一定の電流または電圧を印加して、該酸化膜に経時的な絶縁破壊を生じさせてその絶縁破壊特性を測定する絶縁破壊特性測定工程を行うことによって、前記シリコンウエーハの評価を行うことに特徴を有するものである。   That is, in the silicon wafer evaluation method of the present invention, an oxide film and an electrode are sequentially formed on a silicon wafer to fabricate a MOS capacitor, and then an electric field is applied from the formed electrode to the oxide film to insulate the oxide film. In a method of evaluating a silicon wafer by measuring breakdown characteristics, first, after performing a pre-application step of applying an electric field to the oxide film, a constant current or voltage is applied to the oxide film, and the oxide film It is characterized in that the silicon wafer is evaluated by performing a dielectric breakdown characteristic measuring step of measuring dielectric breakdown characteristics by causing dielectric breakdown over time.

以下、本発明によるシリコンウエーハの評価方法について、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。図1に本発明のシリコンウエーハの評価方法の一例を示すフロー図を示す。   Hereinafter, although the silicon wafer evaluation method according to the present invention will be described in detail with reference to the drawings, the present invention is not limited to this. FIG. 1 is a flow chart showing an example of the silicon wafer evaluation method of the present invention.

(MOSキャパシタの作製)
最初に、評価対象となるシリコンウエーハを準備し、このシリコンウエーハに酸化を行って酸化膜(ゲート酸化膜)を形成する。この酸化膜の形成は、例えば、シリコンウエーハをボートに載置して横型熱処理炉もしくは縦型熱処理炉に投入し、酸素雰囲気下で熱処理を行うことにより容易に形成することができる。
(Production of MOS capacitor)
First, a silicon wafer to be evaluated is prepared, and the silicon wafer is oxidized to form an oxide film (gate oxide film). This oxide film can be easily formed by, for example, placing a silicon wafer on a boat, putting it in a horizontal heat treatment furnace or a vertical heat treatment furnace, and performing heat treatment in an oxygen atmosphere.

次に、シリコンウエーハに形成した酸化膜上にポリシリコン膜(多結晶シリコン膜)を成長させる。このポリシリコン膜は、例えば、熱処理炉から取り出したシリコンウエーハをCVD(Chemical Vapor Deposition)装置に投入し、減圧下もしくは常圧下でモノシラン等の成長ガスを装置の反応容器内へ導入することにより成長させることができる。そして、上記のようにポリシリコン層を堆積した後、リン等の不純物を熱拡散法またはイオン注入法を用いてポリシリコン層中にドープして、抵抗率の低いポリシリコン層を形成する。尚、ポリシリコン層の堆積時に、同時に不純物もドープするようにして低抵抗率のポリシリコン層を形成することもできる。   Next, a polysilicon film (polycrystalline silicon film) is grown on the oxide film formed on the silicon wafer. This polysilicon film is grown by, for example, introducing a silicon wafer taken out of a heat treatment furnace into a CVD (Chemical Vapor Deposition) apparatus and introducing a growth gas such as monosilane into the reaction vessel of the apparatus under reduced pressure or normal pressure. Can be made. Then, after depositing the polysilicon layer as described above, impurities such as phosphorus are doped into the polysilicon layer using a thermal diffusion method or an ion implantation method to form a polysilicon layer having a low resistivity. It is also possible to form a low resistivity polysilicon layer by simultaneously doping impurities during the deposition of the polysilicon layer.

その後、上記のように形成した低抵抗率のポリシリコン層に、例えばレジスト塗布、露光、現像という一連のフォトリソグラフィ工程を施した後エッチング工程を行なうことによって、酸化膜上の所望の位置にポリシリコン電極を形成することができる。このようにしてシリコンウエーハ上に酸化膜及びポリシリコン電極が形成されたMOSキャパシタを作製することができる。   After that, the low resistivity polysilicon layer formed as described above is subjected to a series of photolithography processes such as resist coating, exposure, and development, followed by an etching process, whereby a polycrystal is formed at a desired position on the oxide film. A silicon electrode can be formed. In this manner, a MOS capacitor in which an oxide film and a polysilicon electrode are formed on a silicon wafer can be manufactured.

(プレ印加工程)
次に、図2に示したように、酸化膜2及びポリシリコン電極4を主表面に形成したシリコンウエーハ3を、電界強度測定装置10のステージ5に載置した後、移動自在に支持されているプローブ7の下端をMOSキャパシタ1のポリシリコン電極4に接触させる。このプローブ7は、印加する電圧または電流の大きさを変化させることのできる可変電源6の一端子に接続されており、また一方、可変電源6の他端子は電界強度測定装置10のステージ5に接続されている。さらに、可変電源6にはその印加電圧を測定する電圧計8が並列接続されており、プローブ7と可変電源6との間には電流計9が介装されている。
(Pre-application process)
Next, as shown in FIG. 2, the silicon wafer 3 on which the oxide film 2 and the polysilicon electrode 4 are formed on the main surface is placed on the stage 5 of the electric field strength measuring apparatus 10 and then supported so as to be movable. The lower end of the probe 7 is brought into contact with the polysilicon electrode 4 of the MOS capacitor 1. The probe 7 is connected to one terminal of a variable power source 6 that can change the magnitude of applied voltage or current. On the other hand, the other terminal of the variable power source 6 is connected to the stage 5 of the electric field strength measuring device 10. It is connected. Further, a voltmeter 8 for measuring the applied voltage is connected in parallel to the variable power source 6, and an ammeter 9 is interposed between the probe 7 and the variable power source 6.

このような電界強度測定装置10を用いて、プローブ7をポリシリコン電極4に接触させると、可変電源6がオンとなり、MOSキャパシタ1の酸化膜2に電界を印加してプレ印加工程を行うことができる。このとき、本発明の評価方法では、ピットの存在する酸化膜の膜厚不均一部分に歪みを形成させる大きさの電界強度で電界を印加することが重要である。このようにプレ印加工程で電界を印加することにより、ウエーハの主表面に存在する凹形状のピットの位置に形成されている酸化膜の膜厚不均一部分(ピットのコーナー部)に電界集中によるストレスを付加して、容易に歪みを形成することができる。   When the probe 7 is brought into contact with the polysilicon electrode 4 using such an electric field strength measuring device 10, the variable power source 6 is turned on, and an electric field is applied to the oxide film 2 of the MOS capacitor 1 to perform a pre-application process. Can do. At this time, in the evaluation method of the present invention, it is important to apply an electric field with an electric field strength large enough to form a strain in a non-uniform thickness portion of the oxide film where pits exist. By applying an electric field in the pre-application process in this way, electric field concentration is caused by a non-uniform thickness portion (pit corner portion) of the oxide film formed at the position of the concave pit existing on the main surface of the wafer. A strain can be easily formed by applying stress.

この場合、酸化膜に印加する電界の電界強度の大きさを、5MV/cm以上15MV/cm以下とすることが好ましい。このプレ印加工程で酸化膜に印加する電界の電界強度が5MV/cm未満であると、酸化膜に付加されるストレスが小さ過ぎて十分な歪みを形成できず、その後の測定工程においてピットの存在する位置で酸化膜が絶縁破壊しないことが考えられる。したがって、このように酸化膜に印加する電界の電界強度を5MV/cm以上とすることにより、ピットの位置における酸化膜の膜厚不均一部分に十分なストレスを付加して歪みを確実に形成することができる。また、酸化膜に印加する電界の電界強度を15MV/cm以下、より好ましくは8MV/cm以上15MV/cm以下にすることにより、プレ印加工程でAモード、Bモード、さらに酸素析出核に起因してCモードで破壊される酸化膜と、破壊されない酸化膜とを明確に安定して分離することができる。   In this case, the magnitude of the electric field strength of the electric field applied to the oxide film is preferably 5 MV / cm or more and 15 MV / cm or less. If the electric field strength of the electric field applied to the oxide film in this pre-application process is less than 5 MV / cm, the stress applied to the oxide film is too small to form sufficient strain, and pits exist in the subsequent measurement process. It is conceivable that the oxide film does not break down at the positions where the Therefore, by setting the electric field strength of the electric field applied to the oxide film to 5 MV / cm or more in this way, sufficient strain is applied to the non-uniform thickness portion of the oxide film at the pit position to reliably form the distortion. be able to. Further, by setting the electric field strength of the electric field applied to the oxide film to 15 MV / cm or less, more preferably 8 MV / cm to 15 MV / cm, it is caused by A mode, B mode, and oxygen precipitation nuclei in the pre-application process. Thus, the oxide film destroyed in the C mode and the oxide film not destroyed can be clearly and stably separated.

また、本発明では、プレ印加工程で酸化膜に電界を印加する方法は特に限定されないが、例えば図3(a)に示すように、可変電源を用いて電圧を階段状に徐々に上昇させて印加することが好ましい(この場合、酸化膜に流れる電流は図3(b)のような推移を示す)。プレ印加工程でこのような電圧の印加を行うことにより、電界を酸化膜に電界強度が階段状に徐々に上昇するようにして印加することができるため、所望の強度の電界を短時間で安定して印加することができる。   In the present invention, the method of applying an electric field to the oxide film in the pre-application process is not particularly limited. For example, as shown in FIG. 3A, the voltage is gradually increased stepwise using a variable power source. It is preferable to apply (in this case, the current flowing through the oxide film shows a transition as shown in FIG. 3B). By applying such a voltage in the pre-application process, the electric field can be applied to the oxide film in such a way that the electric field strength gradually increases stepwise, so that the electric field of the desired strength can be stabilized in a short time. Can be applied.

そして、このように電界強度を階段状に徐々に上昇させて電界を印加すれば、A、B及びCモードで絶縁破壊が生じた酸化膜の絶縁破壊電界強度を容易に検出することができ、それによって、酸化膜中のピンホールなどの短絡によって生じるAモードの絶縁破壊や、COP等の結晶欠陥に起因するBモード、並びに酸素析出核に起因する絶縁破壊を正確に測定することが可能となり、シリコンウエーハの評価を一層高精度に行うことができる。
このようにしてプレ印加工程で所望の電界強度で電界を印加し終えたら、可変電源6をオフとし、プローブ7を電極4から離す。
Then, if the electric field strength is gradually increased stepwise in this way and an electric field is applied, the dielectric breakdown electric field strength of the oxide film in which dielectric breakdown has occurred in the A, B and C modes can be easily detected, As a result, it is possible to accurately measure A-mode dielectric breakdown caused by short-circuits such as pinholes in the oxide film, B-mode caused by crystal defects such as COP, and dielectric breakdown caused by oxygen precipitation nuclei. The silicon wafer can be evaluated with higher accuracy.
When the application of the electric field with the desired electric field intensity is completed in the pre-application process in this way, the variable power source 6 is turned off and the probe 7 is separated from the electrode 4.

(絶縁破壊特性測定工程)
続いて、上記のようにプレ印加工程を行った後、再びプローブをポリシリコン電極に接触させて、可変電源から酸化膜に一定の電流または電圧を印加する絶縁破壊特性測定工程を行う。例えば、図4(a)に示したように、可変電源から酸化膜に一定の値の電流を連続的に印加することにより(この場合、酸化膜の電圧は図4(b)のようになる)、上記のプレ印加工程でピットが存在する位置の酸化膜は歪みが形成されて膜質が劣化しているので、このピットの位置の酸化膜に経時的な絶縁破壊を容易に生じさせて、酸化膜の絶縁破壊特性を高精度に測定することができる。尚、本発明では、上記のプレ印加工程を行った後、プローブを電極から離さずに、連続して測定工程を行うこともできる。
(Dielectric breakdown characteristic measurement process)
Subsequently, after performing the pre-application process as described above, a dielectric breakdown characteristic measurement process is performed in which the probe is brought into contact with the polysilicon electrode again to apply a constant current or voltage from the variable power source to the oxide film. For example, as shown in FIG. 4A, by continuously applying a constant current from the variable power source to the oxide film (in this case, the voltage of the oxide film is as shown in FIG. 4B). ) Since the oxide film at the position where the pit is present in the above pre-application step is distorted and the film quality is deteriorated, the oxide film at the position of the pit easily causes dielectric breakdown over time, The dielectric breakdown characteristics of the oxide film can be measured with high accuracy. In the present invention, after performing the pre-application step, the measurement step can be continuously performed without separating the probe from the electrode.

このとき、酸化膜に印加する一定電流または電圧の大きさは、電界強度換算で、5MV/cm以上15MV/cm以下とすることが好ましい。酸化膜に印加する電界の電界強度が5MV/cm未満の場合は、酸化膜に付加されるストレスが小さ過ぎて、ピットの存在する位置の酸化膜に絶縁破壊を生じさせるのに時間を要し、コストアップを招く恐れがある。また、酸化膜に印加する電界の電界強度が15MV/cmを超えると、判定電圧または判定電流の測定精度の低下を招いて、酸化膜の絶縁破壊特性を正確に測定することが困難になる恐れがある。したがって、測定工程において酸化膜に電界強度換算で5MV/cm以上15MV/cm以下の電界強度で電界を印加することにより、ピットの位置にある酸化膜を確実に絶縁破壊することができ、その絶縁破壊特性を高精度に測定することができる。   At this time, the magnitude of the constant current or voltage applied to the oxide film is preferably 5 MV / cm or more and 15 MV / cm or less in terms of electric field strength. When the electric field strength of the electric field applied to the oxide film is less than 5 MV / cm, the stress applied to the oxide film is too small, and it takes time to cause dielectric breakdown in the oxide film at the position where the pit exists. There is a risk of increasing costs. Further, if the electric field strength of the electric field applied to the oxide film exceeds 15 MV / cm, the measurement accuracy of the determination voltage or the determination current may be lowered, and it may be difficult to accurately measure the dielectric breakdown characteristics of the oxide film. There is. Therefore, by applying an electric field to the oxide film with an electric field strength of 5 MV / cm or more and 15 MV / cm or less in terms of electric field strength in the measurement process, the oxide film at the pit position can be reliably broken down, and the insulation Destructive characteristics can be measured with high accuracy.

さらに、酸化膜の絶縁破壊特性の測定を行う際に、酸化膜を加熱した状態で電流または電圧の印加を行うことが好ましい。このように酸化膜を加熱した状態で電流または電圧の印加を行えば、ピットが存在する箇所の酸化膜をより容易に短時間で絶縁破壊することができる。   Furthermore, when measuring the dielectric breakdown characteristics of the oxide film, it is preferable to apply a current or voltage while the oxide film is heated. If the current or voltage is applied while the oxide film is heated in this way, the oxide film at the location where the pits are present can be more easily broken down in a short time.

また、このような測定工程において、酸化膜の絶縁破壊特性は、例えば酸化膜に一定の電流を印加する場合は、酸化膜に加えられる電圧の経時変化をモニタリングして、1MV/cm以上の電圧変化が発生した時に絶縁破壊と判定し、また酸化膜に一定の電圧を印加する場合は、前記酸化膜に流れる電流の経時変化をモニタリングして、0.01mA/cm以上の電流変化が発生した時に絶縁破壊と判定することによって、高精度に安定して測定することができる。
そして、酸化膜の絶縁破壊特性の測定が終了したら、可変電源6をオフにしてプローブ7を電極から離すようにする。
Further, in such a measurement process, the dielectric breakdown characteristics of the oxide film are such that, for example, when a constant current is applied to the oxide film, a change with time of the voltage applied to the oxide film is monitored, and a voltage of 1 MV / cm or more When a change occurs, it is determined that the dielectric breakdown occurs, and when a constant voltage is applied to the oxide film, a change in current flowing through the oxide film is monitored, and a current change of 0.01 mA / cm 2 or more occurs. By determining the dielectric breakdown at the time, it is possible to measure stably with high accuracy.
When the measurement of the dielectric breakdown characteristics of the oxide film is completed, the variable power source 6 is turned off and the probe 7 is separated from the electrode.

以上のように、本発明によれば、深さの浅い凹形状を有するピットが存在する位置に形成されている酸化膜を容易に絶縁破壊させることが可能となるので、ウエーハに形成した酸化膜の絶縁破壊特性を測定することにより、COPや酸素析出核等の結晶欠陥だけでなく、従来では検出が困難であった浅い凹形状のピット等の不良を高感度で検出することができる。したがって、COPや酸素析出核等の結晶欠陥やピットが存在して不良となる酸化膜と、結晶欠陥やピットがなく破壊されない良品の酸化膜との判別を従来よりも非常に正確に行うことができるようになり、シリコンウエーハの評価を高精度にかつ高い信頼性で行うことができる。   As described above, according to the present invention, an oxide film formed at a position where a pit having a shallow concave shape exists can be easily broken down. Therefore, an oxide film formed on a wafer can be obtained. By measuring the dielectric breakdown characteristics, it is possible to detect not only crystal defects such as COP and oxygen precipitation nuclei, but also defects such as shallow concave pits that have been difficult to detect with high sensitivity. Therefore, it is possible to discriminate between an oxide film which is defective due to the presence of crystal defects and pits such as COP and oxygen precipitation nuclei and a good oxide film which does not have crystal defects and pits and is not destroyed, more accurately than before. As a result, the silicon wafer can be evaluated with high accuracy and high reliability.

特に、本発明では、シリコンウエーハに複数のMOSキャパシタを作製し、その作製した複数のMOSキャパシタを用いて酸化膜の絶縁破壊特性の測定を行うことができ、それによって、酸化膜の良否を複数のMOSキャパシタで安定して判定できるため、シリコンウエーハの評価を一層高精度にかつ高い信頼性で行うことができる。   In particular, in the present invention, a plurality of MOS capacitors can be fabricated on a silicon wafer, and the dielectric breakdown characteristics of the oxide film can be measured using the fabricated plurality of MOS capacitors. Therefore, the silicon wafer can be evaluated with higher accuracy and higher reliability.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
先ず、評価対象となる試料として、直径200mmでボロンをドープしたP型のシリコンウエーハを100枚準備した。次に、これらのシリコンウエーハをボートに載置して縦型熱処理炉に投入し、900℃の乾燥酸素雰囲気下で熱処理を行って25nmの酸化膜をウエーハ主表面に形成した。その後、酸化膜を形成したシリコンウエーハをCVD装置に投入し、リンをドープしながら酸化膜上にポリシリコン層を成長させた。このとき、成長したポリシリコン層の厚さは300nmであり、抵抗値はシート抵抗にして約25Ω/sq.であった。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Example)
First, as a sample to be evaluated, 100 P-type silicon wafers having a diameter of 200 mm and doped with boron were prepared. Next, these silicon wafers were placed on a boat and placed in a vertical heat treatment furnace, and heat treatment was performed in a dry oxygen atmosphere at 900 ° C. to form a 25 nm oxide film on the main surface of the wafer. Thereafter, the silicon wafer on which the oxide film was formed was put into a CVD apparatus, and a polysilicon layer was grown on the oxide film while doping phosphorus. At this time, the thickness of the grown polysilicon layer is 300 nm, and the resistance value is about 25 Ω / sq. Met.

続いて、このポリシリコン層にフォトリソグラフィ工程でパターンニングを行なった後、エッチング工程においてフッ硝酸によるウエットエッチングでポリシリコン層の除去を行うことによって、ポリシリコン層を電極としたMOSキャパシタをウエーハ面内に101個作製した。尚、今回作製したMOSキャパシタの電極面積は8mmとなるようにした。その後、シリコンウエーハの裏面に形成されているシリコン酸化膜を除去するために、シリコンウエーハの表面側にレジストを塗布し、希フッ酸によるウエットエッチングを行った。 Subsequently, after patterning the polysilicon layer by a photolithography process, the polysilicon layer is removed by wet etching with hydrofluoric acid in the etching process, so that the MOS capacitor using the polysilicon layer as an electrode is formed on the wafer surface. 101 pieces were produced. The electrode area of the MOS capacitor fabricated this time was set to 8 mm 2 . Thereafter, in order to remove the silicon oxide film formed on the back surface of the silicon wafer, a resist was applied to the front surface side of the silicon wafer, and wet etching with dilute hydrofluoric acid was performed.

このようにしてMOSキャパシタの作製を行った100枚のシリコンウエーハの中から5枚のウエーハを抜き取って、それぞれのシリコンウエーハにフルオートプローバの電界強度測定装置を用いてプレ印加工程を行った。このプレ印加工程では、酸化膜に対して、電界強度を0MV/cmから15MV/cmまで0.25MV/cmのステップで階段状に徐々に上昇させて電界を印加した(酸化膜厚25nmの場合、電圧を37.5Vまで0.625Vのステップで印加する)。このようなプレ印加工程において、シリコン酸化膜がピンホール等の偶発不良で破壊されなかったMOSキャパシタのI−V曲線の一例を図7に示す。   Five wafers were extracted from the 100 silicon wafers on which the MOS capacitors were manufactured in this way, and a pre-application process was performed on each silicon wafer using a full-auto prober field strength measuring device. In this pre-application process, an electric field was applied to the oxide film by gradually increasing the electric field strength from 0 MV / cm to 15 MV / cm in steps of 0.25 MV / cm (in the case of an oxide film thickness of 25 nm). The voltage is applied in steps of 0.625 V up to 37.5 V). FIG. 7 shows an example of an IV curve of a MOS capacitor in which the silicon oxide film is not broken due to an accidental failure such as a pinhole in such a pre-application process.

次に、上記のプレ印加工程を行った酸化膜に一定の電流を連続的に印加し、酸化膜に加えられる電圧の経時変化をモニタリングすることにより、酸化膜の絶縁破壊特性を測定した。この測定工程において、酸化膜に印加した電流ストレスは10mA/cm(電界強度に換算すると、およそ12MV/cm)である。また、電流を印加する際には、測定時間の短縮のために酸化膜の温度が100℃となるように加熱を行った。 Next, the dielectric breakdown characteristics of the oxide film were measured by continuously applying a constant current to the oxide film subjected to the pre-application process and monitoring the change with time of the voltage applied to the oxide film. In this measurement step, the current stress applied to the oxide film is 10 mA / cm 2 (approximately 12 MV / cm when converted to electric field strength). Further, when applying the current, heating was performed so that the temperature of the oxide film became 100 ° C. in order to shorten the measurement time.

そして、上記の条件のプレ印加工程及び測定工程をシリコンウエーハに形成したMOSキャパシタのうちの99個に対して行い、各MOSキャパシタの酸化膜の絶縁破壊特性を測定した(残りの2個のMOSキャパシタについては、ウエーハを電界強度測定装置のステージに載置する際の位置合わせに用いられるため、絶縁破壊特性の測定は行わなかった)。   Then, the pre-application process and the measurement process under the above conditions were performed on 99 of the MOS capacitors formed on the silicon wafer, and the dielectric breakdown characteristics of the oxide film of each MOS capacitor were measured (the remaining two MOSs). The capacitor was used for alignment when the wafer was placed on the stage of the electric field strength measuring device, so dielectric breakdown characteristics were not measured).

このようにして得られた酸化膜の絶縁破壊特性の測定結果について、測定工程で電流を印加した直後にブレイクダウンした酸化膜を初期不良、単位面積あたりの電気量が5C/cm未満でブレイクダウンした酸化膜を偶発不良、さらに単位面積あたりの電気量が5C/cmを超えてブレイクダウンした酸化膜及びブレイクダウンを起こさなかった酸化膜を良品として酸化膜を判定することにより、シリコンウエーハの評価を行った。図8に、評価を行ったシリコンウエーハのうちの1枚について、その評価結果のウエーハ面内分布を示す。尚、この図8及び以下で説明する図9において、星印は良品、Aは初期不良、Bは偶発不良、空欄は絶縁破壊特性の測定を行わなかった箇所を示している。 With respect to the measurement results of the dielectric breakdown characteristics of the oxide film thus obtained, the oxide film that was broken down immediately after applying the current in the measurement process was an initial failure, and the breakage occurred when the amount of electricity per unit area was less than 5 C / cm 2. A silicon wafer is determined by determining the oxide film as a good product by the accidental failure of the oxide film that has been down, and the oxide film that has broken down due to the amount of electricity per unit area exceeding 5 C / cm 2 and the oxide film that has not broken down. Was evaluated. FIG. 8 shows the wafer in-plane distribution of the evaluation results for one of the evaluated silicon wafers. In FIG. 8 and FIG. 9 described below, the star is a non-defective product, A is an initial failure, B is an accidental failure, and a blank indicates a location where dielectric breakdown characteristics were not measured.

さらに、同じ条件で評価を行った5枚のシリコンウエーハの評価結果を表1に示す。表1に示したように、プレ印加工程及び測定工程を行って評価した5枚のシリコンウエーハは、どれもほぼ同じような良品率となる評価結果を示した。   Furthermore, Table 1 shows the evaluation results of five silicon wafers evaluated under the same conditions. As shown in Table 1, all of the five silicon wafers evaluated by performing the pre-application process and the measurement process showed evaluation results with almost the same non-defective product rate.

Figure 2005216993
Figure 2005216993

(比較例)
前記で作製した100枚のシリコンウエーハから別に5枚のウエーハを抜き取り、それぞれのシリコンウエーハに、プレ印加工程を行わずに、酸化膜に一定の電流を印加して酸化膜の絶縁破壊特性を測定する測定工程のみを上記実施例と同様の条件で行った。図9に、評価を行ったシリコンウエーハのうちの1枚について、その評価結果のウエーハ面内分布を示す。また、同じ条件で評価を行った5枚のシリコンウエーハの評価結果を表2に示す。表2に示したように、測定工程のみを行って評価した5枚のシリコンウエーハは、どれもほぼ同じような良品率となる評価結果を示した。
(Comparative example)
Five other wafers were extracted from the 100 silicon wafers produced above, and the dielectric breakdown characteristics of the oxide films were measured by applying a constant current to the oxide films without performing a pre-application process on each of the silicon wafers. Only the measurement step to be performed was performed under the same conditions as in the above example. FIG. 9 shows the wafer in-plane distribution of the evaluation results for one of the evaluated silicon wafers. Table 2 shows the evaluation results of five silicon wafers evaluated under the same conditions. As shown in Table 2, all the five silicon wafers evaluated by performing only the measurement process showed evaluation results that yielded almost the same non-defective product rate.

Figure 2005216993
Figure 2005216993

上記表1及び表2から明らかなように、実施例の評価結果では、比較例に比べてウエーハ面内で生じる初期不良及び偶発不良の箇所が増加していることがわかる。このような実施例の評価結果で初期不良及び偶発不良の箇所が増加している理由として、比較例で偶発不良として判定されるような酸化膜は本発明の評価方法により初期不良として検出され易くなり、さらに比較例で検出されなかったピット等に起因する不良は、その形状や寸法に応じて初期不良もしくは偶発不良として検出され易くなることが考えられる。これらの結果から、本発明によれば、従来では検出が困難であったピット等の不良を高精度に検出してウエーハをより高精度に評価できることがわかる。   As is clear from Table 1 and Table 2 above, it can be seen from the evaluation results of the examples that the number of initial defects and accidental defects occurring in the wafer surface is increased compared to the comparative example. As a reason why the number of initial defects and accidental defects is increased in the evaluation results of the examples, an oxide film that is determined as a random defect in the comparative example is easily detected as an initial defect by the evaluation method of the present invention. In addition, it is conceivable that a defect caused by a pit or the like that has not been detected in the comparative example is likely to be detected as an initial defect or an accidental defect depending on its shape and size. From these results, it can be seen that according to the present invention, defects such as pits that have been difficult to detect in the past can be detected with high accuracy, and the wafer can be evaluated with higher accuracy.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

例えば、上記では、プレ印加工程で酸化膜に電界を印加する際に電界強度を徐々に増加させて電界の印加を行う場合を例に挙げて説明を行っているが、本発明はこれに限定されず、例えばプレ印加工程では、酸化膜に一定の大きさの電界強度で電界を連続的に印加することもできる。この場合、例えば、プレ印加工程では酸化膜に10MV/cm程度の電界強度で電界を印加し、その後絶縁破壊特性測定工程では酸化膜に12MV/cm程度の電界強度で電界を印加して酸化膜の絶縁破壊特性を測定すれば良く、それによって、上記で説明した効果と同様の効果を得ることができる。   For example, in the above description, the case where the electric field is applied by gradually increasing the electric field strength when the electric field is applied to the oxide film in the pre-application process is described as an example, but the present invention is limited to this. For example, in the pre-application process, an electric field can be continuously applied to the oxide film with a constant electric field strength. In this case, for example, in the pre-application step, an electric field is applied to the oxide film with an electric field strength of about 10 MV / cm, and then in the dielectric breakdown characteristic measurement step, an electric field is applied to the oxide film with an electric field strength of about 12 MV / cm. It is only necessary to measure the dielectric breakdown characteristics, and thereby, the same effect as described above can be obtained.

本発明のシリコンウエーハの評価方法の一例を示すフロー図である。It is a flowchart which shows an example of the evaluation method of the silicon wafer of this invention. 本発明の評価方法で使用する電界強度測定装置の構成を概略的に表す概略説明図である。It is a schematic explanatory drawing which represents roughly the structure of the electric field strength measuring apparatus used with the evaluation method of this invention. (a)は、プレ印加工程で印加する電界強度と時間との関係を表すグラフであり、(b)は、酸化膜に流れる電流と時間との関係を表すグラフである。(A) is a graph showing the relationship between the electric field intensity applied in a pre-application process, and time, (b) is a graph showing the relationship between the electric current which flows into an oxide film, and time. (a)は、絶縁破壊特性測定工程で酸化膜に印加する電流と時間との関係を表すグラフであり、(b)は、酸化膜に加えられる電界強度と時間との関係を表すグラフである。(A) is a graph showing the relationship between the current applied to the oxide film in the dielectric breakdown characteristic measurement step and time, and (b) is a graph showing the relationship between the electric field strength applied to the oxide film and time. . 凹形状のピットが存在する箇所に形成されたMOSキャパシタの状態を概略的に説明する概略説明図である。It is a schematic explanatory drawing which illustrates roughly the state of the MOS capacitor formed in the location where a concave pit exists. COPが存在する箇所に形成されたMOSキャパシタの状態を概略的に説明する概略説明図である。It is a schematic explanatory drawing which illustrates roughly the state of the MOS capacitor formed in the location where COP exists. プレ印加工程で絶縁破壊されなかったMOSキャパシタのI−V曲線を表すグラフである。It is a graph showing the IV curve of the MOS capacitor which was not dielectrically broken by the pre-application process. 実施例でシリコンウエーハの評価を行った結果のウエーハ面内分布を示すマップ図である。It is a map figure which shows wafer surface distribution of the result of having evaluated the silicon wafer in the Example. 比較例でシリコンウエーハの評価を行った結果のウエーハ面内分布を示すマップ図である。It is a map figure which shows wafer surface distribution of the result of having evaluated the silicon wafer in the comparative example.

符号の説明Explanation of symbols

1…MOSキャパシタ、 2…酸化膜、 3…シリコンウエーハ、
4…ポリシリコン電極、 5…ステージ、 6…可変電源、
7…プローブ、 8…電圧計、 9…電流計、
10…電界強度測定装置、 12…COPの空洞部内壁に形成される酸化膜。
1 ... MOS capacitor, 2 ... oxide film, 3 ... silicon wafer,
4 ... polysilicon electrode, 5 ... stage, 6 ... variable power supply,
7 ... probe, 8 ... voltmeter, 9 ... ammeter,
DESCRIPTION OF SYMBOLS 10 ... Electric field strength measuring device 12 ... The oxide film formed in the cavity inner wall of COP.

Claims (8)

シリコンウエーハに酸化膜と電極とを順次形成してMOSキャパシタを作製した後、前記形成した電極から酸化膜に電界を印加して該酸化膜の絶縁破壊特性を測定することによってシリコンウエーハを評価する方法において、先ず、前記酸化膜に電界を印加するプレ印加工程を行った後、該プレ印加工程で絶縁破壊しなかったMOSキャパシタの酸化膜に一定の電流または電圧を印加して、該酸化膜に経時的な絶縁破壊を生じさせてその絶縁破壊特性を測定する絶縁破壊特性測定工程を行うことによって、前記シリコンウエーハの評価を行うことを特徴とするシリコンウエーハの評価方法。   After forming an oxide film and an electrode sequentially on a silicon wafer to produce a MOS capacitor, the silicon wafer is evaluated by applying an electric field to the oxide film from the formed electrode and measuring the dielectric breakdown characteristics of the oxide film. In the method, first, after performing a pre-application step of applying an electric field to the oxide film, a constant current or voltage is applied to the oxide film of the MOS capacitor that did not break down in the pre-application step, and the oxide film A method for evaluating a silicon wafer, comprising: evaluating the silicon wafer by performing a dielectric breakdown characteristic measurement step of measuring dielectric breakdown characteristics by causing dielectric breakdown over time. 前記プレ印加工程において、前記酸化膜に最大で5MV/cm以上15MV/cm以下の電界強度で電界を印加することを特徴とする請求項1に記載のシリコンウエーハの評価方法。   2. The method for evaluating a silicon wafer according to claim 1, wherein in the pre-application step, an electric field is applied to the oxide film with an electric field strength of 5 MV / cm to 15 MV / cm at the maximum. 前記プレ印加工程において、前記酸化膜に電界強度を階段状に徐々に上昇させて電界を印加することを特徴とする請求項1または請求項2に記載のシリコンウエーハの評価方法。   3. The method for evaluating a silicon wafer according to claim 1, wherein, in the pre-application step, an electric field is applied to the oxide film by gradually increasing the electric field strength stepwise. 前記プレ印加工程で電界を印加した際に、絶縁破壊が生じた酸化膜の絶縁破壊電界強度を検出することを特徴とする請求項1ないし請求項3の何れか一項に記載のシリコンウエーハの評価方法。   4. The silicon wafer according to claim 1, wherein when an electric field is applied in the pre-application step, a dielectric breakdown electric field strength of an oxide film in which dielectric breakdown has occurred is detected. 5. Evaluation methods. 前記絶縁破壊特性測定工程において、前記酸化膜に電界強度換算で5MV/cm以上15MV/cm以下の電界強度で電界を印加することを特徴とする請求項1ないし請求項4の何れか一項に記載のシリコンウエーハの評価方法。   5. The electric field is applied to the oxide film at an electric field strength of 5 MV / cm or more and 15 MV / cm or less in terms of electric field strength in the dielectric breakdown characteristic measurement step. The silicon wafer evaluation method described. 前記絶縁破壊特性測定工程において、前記酸化膜を加熱した状態で電流または電圧の印加を行って、該酸化膜の絶縁破壊特性の測定を行うことを特徴とする請求項1ないし請求項5の何れか一項に記載のシリコンウエーハの評価方法。   6. The dielectric breakdown characteristic measurement step of measuring a dielectric breakdown characteristic of the oxide film by applying a current or a voltage while the oxide film is heated in the step of measuring the dielectric breakdown characteristic. The method for evaluating a silicon wafer according to claim 1. 前記絶縁破壊特性測定工程における絶縁破壊特性の測定を、前記酸化膜に一定の電流を印加する場合は、前記酸化膜に加えられる電圧の経時変化をモニタリングして、1MV/cm以上の電圧変化が発生した時に絶縁破壊と判定することによって行い、また前記酸化膜に一定の電圧を印加する場合は、前記酸化膜に流れる電流の経時変化をモニタリングして、0.01mA/cm以上の電流変化が発生した時に絶縁破壊と判定することによって行うこと特徴とする請求項1ないし請求項6の何れか一項に記載のシリコンウエーハの評価方法。 In the measurement of dielectric breakdown characteristics in the dielectric breakdown characteristic measurement step, when a constant current is applied to the oxide film, a change with time of the voltage applied to the oxide film is monitored, and a voltage change of 1 MV / cm or more is observed. When it occurs, it is determined by dielectric breakdown, and when a constant voltage is applied to the oxide film, a change in current flowing through the oxide film is monitored, and a current change of 0.01 mA / cm 2 or more is monitored. The method for evaluating a silicon wafer according to claim 1, wherein the evaluation is performed by determining that the dielectric breakdown occurs when the failure occurs. 前記シリコンウエーハに複数のMOSキャパシタを作製し、該作製した複数のMOSキャパシタを用いて酸化膜の絶縁破壊特性の測定を行うことを特徴とする請求項1ないし請求項7の何れか一項に記載のシリコンウエーハの評価方法。   8. A plurality of MOS capacitors are fabricated on the silicon wafer, and dielectric breakdown characteristics of an oxide film are measured using the fabricated plurality of MOS capacitors. The silicon wafer evaluation method described.
JP2004019372A 2004-01-28 2004-01-28 Evaluation method for silicon wafer Pending JP2005216993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004019372A JP2005216993A (en) 2004-01-28 2004-01-28 Evaluation method for silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004019372A JP2005216993A (en) 2004-01-28 2004-01-28 Evaluation method for silicon wafer

Publications (1)

Publication Number Publication Date
JP2005216993A true JP2005216993A (en) 2005-08-11

Family

ID=34903600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004019372A Pending JP2005216993A (en) 2004-01-28 2004-01-28 Evaluation method for silicon wafer

Country Status (1)

Country Link
JP (1) JP2005216993A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235042A (en) * 2006-03-03 2007-09-13 Sumco Corp Evaluation method of semiconductor device, and quality evaluation method and manufacturing method of semiconductor wafer
JP2012222109A (en) * 2011-04-07 2012-11-12 Shin Etsu Handotai Co Ltd Evaluation method for silicon single-crystal wafer
CN104201131A (en) * 2014-09-02 2014-12-10 上海华力微电子有限公司 Method for evaluating defect of deficiency of polycrystalline silicon gate
WO2016114461A1 (en) * 2015-01-14 2016-07-21 서울대학교산학협력단 Device and method for measuring electric field by using mos capacitor
CN109661720A (en) * 2016-09-07 2019-04-19 信越半导体株式会社 Crystal defect evaluation method
JP2019203820A (en) * 2018-05-24 2019-11-28 三菱電機株式会社 Method for inspecting insulation substrate and inspection device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235042A (en) * 2006-03-03 2007-09-13 Sumco Corp Evaluation method of semiconductor device, and quality evaluation method and manufacturing method of semiconductor wafer
JP2012222109A (en) * 2011-04-07 2012-11-12 Shin Etsu Handotai Co Ltd Evaluation method for silicon single-crystal wafer
CN104201131A (en) * 2014-09-02 2014-12-10 上海华力微电子有限公司 Method for evaluating defect of deficiency of polycrystalline silicon gate
WO2016114461A1 (en) * 2015-01-14 2016-07-21 서울대학교산학협력단 Device and method for measuring electric field by using mos capacitor
US10725082B2 (en) 2015-01-14 2020-07-28 Snu R&Db Foundation Device and method for measuring electric field by using MOS capacitor
CN109661720A (en) * 2016-09-07 2019-04-19 信越半导体株式会社 Crystal defect evaluation method
CN109661720B (en) * 2016-09-07 2023-05-26 信越半导体株式会社 Method for evaluating crystal defect
JP2019203820A (en) * 2018-05-24 2019-11-28 三菱電機株式会社 Method for inspecting insulation substrate and inspection device
CN110531226A (en) * 2018-05-24 2019-12-03 三菱电机株式会社 Inspection method, the check device of insulating substrate
JP7010143B2 (en) 2018-05-24 2022-02-10 三菱電機株式会社 Insulation substrate inspection method, inspection equipment

Similar Documents

Publication Publication Date Title
US8111081B2 (en) Method for evaluating silicon wafer
JP6025070B2 (en) Quality evaluation method of silicon single crystal
JP4600707B2 (en) Method for measuring resistivity of semiconductor silicon substrate, method for determining conductivity type of semiconductor silicon substrate, and method for manufacturing semiconductor silicon substrate
JP2005216993A (en) Evaluation method for silicon wafer
JP5071304B2 (en) Semiconductor wafer, method for manufacturing semiconductor wafer, and method for evaluating semiconductor wafer
JP5487579B2 (en) Silicon wafer evaluation method and manufacturing method
JP5729098B2 (en) Evaluation method of silicon single crystal wafer
JP2000269288A (en) Crystal defect detecting method for silicon wafer, crystal defect evaluating method, and oxide film breakdown voltage characteristics evaluating method
JP6572839B2 (en) Semiconductor substrate evaluation method
JP6471710B2 (en) Single crystal wafer evaluation method
JP2004063721A (en) Method for evaluating ni contamination in silicon wafer
JP4735337B2 (en) Semiconductor element evaluation method, semiconductor wafer quality evaluation method and manufacturing method
JP4506181B2 (en) Semiconductor wafer evaluation method
KR102037744B1 (en) Method for evaluating wafer
JP2009004678A (en) Method for evaluating silicon wafer
JP2006203089A (en) Evaluation method of silicon wafer
JP6031971B2 (en) Method and apparatus for electrical evaluation of semiconductor samples
JP5092857B2 (en) GOI evaluation method for silicon wafer and method for manufacturing MOS semiconductor device
TW200935520A (en) Method of forming insulating film and semiconductor device
JP2001044085A (en) Laminating substrate and manufacture thereof
JP2008021707A (en) Method of evaluating semiconductor substrate
Lee et al. Distribution of Oxide Breakdown in Si Wafers Compared with the Region of Grown‐in Defects
JP2001274214A (en) Method for evaluating semiconductor silicon wafer and method for controlling manufacturing process
JP5152165B2 (en) Inspection method of silicon wafer
JP2004273970A (en) Method of evaluating semiconductor substrate