JP5729098B2 - Evaluation method of silicon single crystal wafer - Google Patents
Evaluation method of silicon single crystal wafer Download PDFInfo
- Publication number
- JP5729098B2 JP5729098B2 JP2011085538A JP2011085538A JP5729098B2 JP 5729098 B2 JP5729098 B2 JP 5729098B2 JP 2011085538 A JP2011085538 A JP 2011085538A JP 2011085538 A JP2011085538 A JP 2011085538A JP 5729098 B2 JP5729098 B2 JP 5729098B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- heat treatment
- single crystal
- silicon single
- device manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 39
- 229910052710 silicon Inorganic materials 0.000 title claims description 39
- 239000010703 silicon Substances 0.000 title claims description 39
- 238000011156 evaluation Methods 0.000 title description 58
- 238000004519 manufacturing process Methods 0.000 claims description 56
- 238000010438 heat treatment Methods 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 42
- 238000004088 simulation Methods 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 238000000206 photolithography Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 57
- 230000015556 catabolic process Effects 0.000 description 15
- 230000007547 defect Effects 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Description
本発明は、デバイスの製造に用いるためのシリコン単結晶ウェーハの酸化膜耐圧特性評価方法に関する。 The present invention relates to a method for evaluating an oxide film breakdown voltage characteristic of a silicon single crystal wafer for use in manufacturing a device.
ICデバイスを製造する上で、シリコン単結晶ウェーハに形成されるシリコン酸化膜は作製の容易さと特性が優れているため、FETトランジスタ等のゲート酸化膜として使われている。このゲート酸化膜には高電圧がかかるため、高耐圧であることが望まれている。 In manufacturing an IC device, a silicon oxide film formed on a silicon single crystal wafer is used as a gate oxide film for an FET transistor or the like because it is easy to manufacture and has excellent characteristics. Since a high voltage is applied to the gate oxide film, a high breakdown voltage is desired.
ゲート酸化膜の耐圧(GOI:Gate Oxide Integrity)特性の信頼性評価は、以下のような手順で行われている。
半導体ウェーハ主表面に絶縁膜となるシリコン酸化膜を形成し、その直上にポリシリコン層を成長させた後、そのポリシリコン層を島状に残すようにエッチングする。これにより、MOS構造のキャパシタが形成され、島状ポリシリコン層は、電極として活用される。このMOSキャパシタのポリシリコン電極を通して酸化膜の耐圧を評価するが、この評価には、TZDB(Time Zero Dielectric Breakdown)特性評価、TDDB(Time Dependent Dielectric Breakdown)特性評価が一般的に用いられている(本発明では、これらをまとめてGOI特性と呼ぶことにする)。
The reliability evaluation of the gate oxide integrity (GOI) characteristics of the gate oxide film is performed in the following procedure.
A silicon oxide film serving as an insulating film is formed on the main surface of the semiconductor wafer, a polysilicon layer is grown directly on the silicon oxide film, and etching is performed so as to leave the polysilicon layer in an island shape. Thereby, a capacitor having a MOS structure is formed, and the island-like polysilicon layer is utilized as an electrode. The breakdown voltage of the oxide film is evaluated through the polysilicon electrode of the MOS capacitor. For this evaluation, TZDB (Time Zero Dielectric Breakdown) characteristic evaluation and TDDB (Time Dependent Dielectric Breakdown) characteristic evaluation are generally used ( In the present invention, these are collectively referred to as GOI characteristics).
デバイス製品のGOI特性の測定の対象となる酸化膜の形成工程(ゲート酸化工程)は、デバイスメーカーで行われている。しかし、GOI特性は、ウェーハ品質に起因するところが大きいため、ウェーハメーカーでもその品質向上に努力している。 A process for forming an oxide film (a gate oxidation process) that is a target for measuring GOI characteristics of a device product is performed by a device manufacturer. However, since the GOI characteristics largely depend on the wafer quality, the wafer manufacturers are making efforts to improve the quality.
近年、無欠陥結晶(NPC:Nearly Perfect Crystal)の量産が可能となり、ウェーハ出荷段階のGOI特性評価による良品率はほぼ100%となっている。しかし、デバイス製造工程終了後のGOI特性不良はなくなっていない。
この不良の中には、デバイス製造工程に起因するものもあると考えられ、全ての不良がウェーハ品質に起因するものとは考えにくいが、ウェーハによって不良率が異なる場合もあり、ウェーハメーカーでのシリコン単結晶ウェーハの新たな解析方法が求められている。
In recent years, mass production of defect-free crystals (NPC: Nearly Perfect Crystal) has become possible, and the non-defective product rate by the GOI characteristic evaluation at the stage of wafer shipment is almost 100%. However, the GOI characteristic defect after completion of the device manufacturing process has not disappeared.
Some of these defects are thought to be due to the device manufacturing process, and it is unlikely that all defects are due to wafer quality, but the defect rate may vary from wafer to wafer. There is a need for new analysis methods for silicon single crystal wafers.
尚、特許文献1には、シリコンウェーハの表面に熱酸化膜を形成する熱処理を行った後、水素を含む雰囲気で熱処理をすることにより、シリコンウェーハ中の結晶欠陥を熱酸化膜上にピットとして発生させて、結晶欠陥を検出する方法が記載されている。また、特許文献2には、シリコンウェーハ表面に酸化膜を形成する熱処理を行った後、アルゴンを含む雰囲気で熱処理してシリコンウェーハ表面に酸化膜ホールを形成し、該酸化膜ホールを検出することによって、シリコンウェーハ表面に存在する結晶欠陥を評価する方法が記載されている。即ち、これらはAs−Grownの結晶欠陥を見つける方法である。特許文献2では、As−Grown結晶に存在するVoid(ボイド)が酸化膜に含まれると、その酸化膜は周辺に比べて弱いために、アルゴン熱処理でエッチングが早く進み、結果、弱い場所が認識できるという方法であり、測定のために熱処理を行っているものである。
In
また、従来、ウェーハメーカーで行われていた熱処理シミュレーション後のGOI特性の測定では、デバイス製造シミュレーション熱処理後にゲート酸化膜を形成してGOI特性を測る方法が行われていた。しかし、この方法は、結果的にシミュレーション熱処理で表層にできたBMDの影響を受けたGOI特性を測定するものとなっている。即ち、この方法で得られたGOI特性の評価結果は、最終的なデバイス製品のGOI特性の評価結果とは異なるという問題があった。 Conventionally, in the measurement of GOI characteristics after a heat treatment simulation performed by a wafer maker, a method of measuring the GOI characteristics by forming a gate oxide film after the device manufacturing simulation heat treatment has been performed. However, this method measures GOI characteristics affected by BMD formed on the surface layer by simulation heat treatment. That is, there is a problem that the evaluation result of the GOI characteristic obtained by this method is different from the evaluation result of the GOI characteristic of the final device product.
以上により、デバイス製造工程終了時のGOI特性の評価結果と近いGOI特性の評価結果を、ウェーハ製造段階(デバイス製造工程に投入する前段階)で事前に得ることができる新たなシリコン単結晶ウェーハの評価方法が求められている。 As described above, a new silicon single crystal wafer can be obtained in advance at the wafer manufacturing stage (before entering the device manufacturing process) with a GOI characteristic evaluation result close to the GOI characteristic evaluation result at the end of the device manufacturing process. An evaluation method is required.
本発明は、上記問題に鑑みてなされたものであって、デバイス製造工程終了後(デバイス製品)のGOI特性の評価結果と近いGOI特性の評価結果を、ウェーハ段階で事前に得ることができ、デバイス製造工程終了後のウェーハ品質に起因する耐圧不良を予測することが可能となるシリコン単結晶ウェーハの評価方法を提供することを目的とする。 The present invention has been made in view of the above problems, and can obtain an evaluation result of GOI characteristics close to the evaluation result of GOI characteristics after completion of the device manufacturing process (device product) in advance at the wafer stage, An object of the present invention is to provide a method for evaluating a silicon single crystal wafer that can predict a breakdown voltage due to wafer quality after the device manufacturing process is completed.
上記課題を解決するため、本発明では、デバイス製造に用いるシリコン単結晶ウェーハの評価方法であって、少なくとも、シリコン単結晶ウェーハの表面にゲート酸化膜を形成した後、デバイス製造シミュレーション熱処理を行ない、その後、前記ゲート酸化膜のGOI特性を評価することを特徴とするシリコン単結晶ウェーハの評価方法を提供する。 In order to solve the above problems, in the present invention, a method for evaluating a silicon single crystal wafer used for device manufacture, at least after forming a gate oxide film on the surface of the silicon single crystal wafer, performing a device manufacturing simulation heat treatment, Thereafter, a method for evaluating a silicon single crystal wafer is provided, wherein GOI characteristics of the gate oxide film are evaluated.
このようなシリコン単結晶ウェーハの評価方法であれば、デバイス製造工程終了後のGOI特性の評価結果と近いGOI特性の評価結果を、ウェーハ段階で事前に得ることができ、デバイス製造工程終了後のウェーハ品質に起因する耐圧不良を予測することが可能となる。 With such an evaluation method for a silicon single crystal wafer, an evaluation result of GOI characteristics close to the evaluation result of GOI characteristics after completion of the device manufacturing process can be obtained in advance at the wafer stage. It becomes possible to predict a breakdown voltage due to wafer quality.
またこのとき、前記デバイス製造シミュレーション熱処理は、酸素を含む雰囲気中で行うことができる。 At this time, the device manufacturing simulation heat treatment can be performed in an atmosphere containing oxygen.
前記デバイス製造シミュレーション熱処理は、具体的には、実際にデバイスを製造するデバイスメーカーによって異なるが、例えば、酸素を含む雰囲気中で行うことができる。 Specifically, the device manufacturing simulation heat treatment may be performed in an atmosphere containing oxygen, for example, depending on a device manufacturer that actually manufactures the device.
またこのとき、前記ゲート酸化膜形成後にポリシリコン膜を形成し、その後前記デバイス製造シミュレーション熱処理をした後に、フォトリソグラフィ技術により前記ポリシリコン膜に電極パターンを形成し、該電極を通して前記ゲート酸化膜のGOI特性を評価することが好ましい。 Also, at this time, after forming the gate oxide film, a polysilicon film is formed, and then after the device manufacturing simulation heat treatment, an electrode pattern is formed on the polysilicon film by a photolithography technique, and the gate oxide film is formed through the electrode. It is preferable to evaluate the GOI characteristics.
このように、ゲート酸化膜形成後に電極となるポリシリコン膜を形成することで、ポリシリコン膜がゲート酸化膜の保護膜としても作用するために好ましい。また、デバイス製造シミュレーション熱処理後にフォトリソグラフィ技術により前記ポリシリコン膜に電極パターンを形成することによって、電極パターン付きウェーハを製造後に熱処理を行う場合に比べて、炉の汚染が少なく済むために、装置管理上好ましい。 As described above, it is preferable to form a polysilicon film to be an electrode after forming the gate oxide film because the polysilicon film also functions as a protective film for the gate oxide film. In addition, since the electrode pattern is formed on the polysilicon film by the photolithography technique after the device manufacturing simulation heat treatment, the contamination of the furnace can be reduced as compared with the case where the heat treatment is performed after the wafer with the electrode pattern is manufactured. Above preferred.
以上説明したように、本発明のシリコン単結晶の評価方法によれば、デバイス製造工程終了後(デバイス製品)のGOI特性評価結果と近いGOI特性耐評価結果を、ウェーハ段階で事前に得ることができ、デバイス製造工程終了後のウェーハ品質に起因する耐圧不良を従来より高い精度で予測することが可能となる。 As described above, according to the silicon single crystal evaluation method of the present invention, a GOI characteristic evaluation result close to the GOI characteristic evaluation result after completion of the device manufacturing process (device product) can be obtained in advance at the wafer stage. In addition, it is possible to predict a breakdown voltage failure due to wafer quality after the device manufacturing process is completed with higher accuracy than before.
以下、本発明について、より詳細に説明する。
ウェーハメーカーでのGOI特性は、出荷段階で測定した耐圧である。しかしながら、デバイスメーカーで問題となるGOI特性は、デバイス製造工程終了後のデバイス製品のGOI特性である。即ち、デバイスメーカーにおいて、ゲート酸化膜は比較的デバイス製造工程の初期で作られるが、耐圧測定は、熱処理、電界、イオンインプラ等のダメージを受けた最終的なデバイス製品に対して行われる。
本発明者らは、この点に注目して、新たな評価方法を検討した。
Hereinafter, the present invention will be described in more detail.
The GOI characteristic at a wafer manufacturer is a breakdown voltage measured at the shipping stage. However, the GOI characteristic that is a problem for device manufacturers is the GOI characteristic of the device product after the device manufacturing process is completed. That is, in the device manufacturer, the gate oxide film is made relatively early in the device manufacturing process, but the withstand voltage measurement is performed on the final device product that has been damaged by heat treatment, electric field, ion implantation, or the like.
The inventors focused on this point and studied a new evaluation method.
従来、ウェーハメーカーで行われていたGOI特性の測定方法では、シミュレーション熱処理後にゲート酸化膜を形成してGOI特性を測定していた。
この方法は、図2(A)に示されるように、シミュレーション熱処理後に、そのシミュレーションでできた酸化膜を除去し、その後、新たにゲート酸化膜を作りその耐圧を測るという方法であった。しかし、この方法ではデバイス製造工程の初期段階でゲート酸化膜をつけている実際のデバイス製品の耐圧結果とは異なる結果となるという問題があった。これは、図2(A)に示すように、従来のGOI特性の評価方法は、結果的にシミュレーション熱処理で表層にできたBMDの影響を受けたGOI特性を測定するという方法になっているためである。
Conventionally, in a method for measuring GOI characteristics performed by a wafer manufacturer, a gate oxide film is formed after simulation heat treatment to measure GOI characteristics.
As shown in FIG. 2A, this method is a method in which, after the simulation heat treatment, the oxide film formed by the simulation is removed, and then a new gate oxide film is formed and its breakdown voltage is measured. However, this method has a problem that the result is different from the withstand voltage result of an actual device product in which a gate oxide film is formed in the initial stage of the device manufacturing process. This is because, as shown in FIG. 2A, the conventional evaluation method of GOI characteristics is a method of measuring the GOI characteristics affected by the BMD formed on the surface layer by simulation heat treatment. It is.
そこで、本発明では、実際のデバイス製造工程に近づけるため、デバイス製造シミュレーション熱処理前にゲート酸化膜を形成するようにプロセスの順番を変更した。
即ち、デバイス製造シミュレーション熱処理、ゲート酸化、GOI特性の測定という工程順の従来のGOI特性の評価方法に対して、図2(B)のようにデバイス製造シミュレーション熱処理とゲート酸化の順番を変更し、ゲート酸化、デバイス製造シミュレーション熱処理、GOI特性の測定という工程順のGOI特性の評価方法とした。その結果、従来のGOI特性の評価結果と大きく異なることが分かった。また、この結果はデバイス製品での耐圧不良の結果に近い結果となることを見出した。
Therefore, in the present invention, in order to approximate the actual device manufacturing process, the process order is changed so that the gate oxide film is formed before the device manufacturing simulation heat treatment.
That is, the device manufacturing simulation heat treatment and the gate oxidation order are changed as shown in FIG. 2B in contrast to the conventional GOI characteristic evaluation method in the process order of device manufacturing simulation heat treatment, gate oxidation, and GOI characteristic measurement. The evaluation method of GOI characteristics was in the order of processes of gate oxidation, device manufacturing simulation heat treatment, and measurement of GOI characteristics. As a result, it was found that the evaluation results of the conventional GOI characteristics are greatly different. Moreover, it has been found that this result is close to the result of the breakdown voltage failure in the device product.
以下、本発明について更に詳述する。
図1に本発明のシリコン単結晶ウェーハの評価方法の一例を示した工程フロー図を示す。
本発明は、GOI特性を評価されるシリコン単結晶ウェーハ1を準備し(図1(A))、次いで、シリコン単結晶ウェーハ1の表面にゲート酸化膜2を形成し(図1(B))、その後デバイス製造シミュレーション熱処理を行い(図1(D))、ゲート酸化膜2のGOI特性を評価する(図1(F))ことを特徴とする。
The present invention will be described in detail below.
FIG. 1 is a process flow diagram showing an example of a silicon single crystal wafer evaluation method of the present invention.
In the present invention, a silicon
このように、従来のGOI特性評価方法に対して、ゲート酸化膜の形成と、デバイス製造シミュレーション熱処理との順番を替えることによって、デバイス製造工程終了後のデバイス製品の耐圧特性評価結果に近い評価結果を得ることができる。 As described above, by changing the order of the gate oxide film formation and the device manufacturing simulation heat treatment to the conventional GOI characteristic evaluation method, the evaluation result close to the breakdown voltage characteristic evaluation result of the device product after the device manufacturing process is completed. Can be obtained.
即ち、本方法の評価方法によれば、上記特許文献1、2のようなAs−Grownの欠陥を見つけるのではなく、デバイス製造工程の初期段階でAs−Grownの欠陥を含んだゲート酸化膜が、デバイス製造工程における全ての熱処理を終えてどうなるのかを事前に予測することが可能となる。
That is, according to the evaluation method of this method, the gate oxide film containing the As-Grown defect is not found in the initial stage of the device manufacturing process, instead of finding the As-Grown defect as in
また、従来のウェーハメーカーで行われていた、シミュレーション熱処理後にゲート酸化膜を形成してGOI特性を測定する方法は、結果的にデバイスシミュレーション熱処理で表層にできたBMDの影響を受けたGOI特性を測定するという方法になっていた(図2(A))のに対し、本発明の評価方法は、デバイス製造シミュレーション熱処理前にゲート酸化膜を形成するために、ゲート酸化膜の耐圧特性がデバイス製造工程で行われるであろう熱処理に対して強いか弱いかを評価することができ、即ち、デバイス製造工程終了後のデバイス製品の耐圧特性評価に近い評価方法となり、その評価結果を事前に得ることができる(図2(B))。 In addition, the method of measuring the GOI characteristics by forming a gate oxide film after the simulation heat treatment performed by a conventional wafer maker results in the GOI characteristics affected by the BMD formed on the surface layer by the device simulation heat treatment. In contrast to the method of measuring (FIG. 2A), the evaluation method of the present invention forms the gate oxide film before the device manufacturing simulation heat treatment. It is possible to evaluate whether it is strong or weak against heat treatment that will be performed in the process, that is, an evaluation method close to the evaluation of the withstand voltage characteristics of the device product after the device manufacturing process is completed, and the evaluation result can be obtained in advance. Yes (FIG. 2B).
ここで、本発明について更に詳述する。
図1(A)のように、評価されるシリコン単結晶ウェーハ1を準備する。準備するシリコン単結晶ウェーハ1は、例えばチョクラルスキー(CZ)法で引き上げたもので、直径300mmのウェーハを用いることができるが、その製造方法、サイズ、導電型、結晶方位、酸素濃度など特に限られるものではない。デバイス製造に用いられ、GOI特性評価が求められるすべてのシリコン単結晶ウェーハを対象とすることができる。
Here, the present invention will be described in more detail.
As shown in FIG. 1A, a silicon
次いで、図1(B)のように、シリコン単結晶ウェーハの表面にゲート酸化を行ってゲート酸化膜2を形成する。ゲート酸化膜2の形成方法としては、特に限定されないが、例えば酸素雰囲気中で加熱することにより熱酸化膜を形成することができる。
Next, as shown in FIG. 1B, gate oxidation is performed on the surface of the silicon single crystal wafer to form a
次いで、図1(C)のように、ゲート酸化膜の耐圧測定を行うために、例えば、ポリシリコン膜3を形成することができる。
ポリシリコン膜3の形成方法としては、例えば、CVD(Chemical Vapor Deposition)法によりSiH4を熱分解して形成することもできる。このポリシリコン膜3は、電極として用いるので、形成の際にリンやボロン等のドーパントをドープして抵抗率を下げておくことが好ましい。電極であるポリシリコン膜3はゲート酸化膜2の保護膜としての役割も兼ねる。
Next, as shown in FIG. 1C, for example, a
As a method for forming the
次いで、図1(D)のように、デバイス製造シミュレーション熱処理を行う。本発明において、「デバイス製造シミュレーション熱処理」とは、デバイス製造工程で行われる熱処理をシミュレーションしたものであり、実際に作製されるデバイスの仕様やデバイスメーカー等によって異なってくる。
例えば、図3に示すようなデバイス製造シミュレーション熱処理を行うことが可能である。尚、酸素を含む雰囲気下でデバイス製造シミュレーション熱処理を行った後には、酸化膜4が形成され得る。
Next, as shown in FIG. 1D, a device manufacturing simulation heat treatment is performed. In the present invention, “device manufacturing simulation heat treatment” is a simulation of heat treatment performed in the device manufacturing process, and varies depending on the specifications of the device actually manufactured, the device manufacturer, and the like.
For example, a device manufacturing simulation heat treatment as shown in FIG. 3 can be performed. The
次いで、図1(E)のように、フォトリソグラフィ技術によりポリシリコン膜3に電極パターン3’の形成を行うことができる。
電極パターン3’の形成は、図1(E)右段に示されるように行うことができる。即ち、デバイス製造シミュレーション熱処理で形成された酸化膜4を除去した後、フォトレジストからなるパターン5を形成する(図1(E)−1)。次いで、該パターン5を用いてエッチングによりポリシリコン膜をエッチングして電極パターン3’を得ることができる(図1(E)−2)。その後は、ポリシリコン膜からなる電極パターン3’をレジスト組成物6により保護して裏面をエッチングし(図1(E)−3)、レジスト組成物6を除去する(図1(E)−4)。
Next, as shown in FIG. 1E, an
The formation of the
このように、デバイス製造シミュレーション熱処理後に、フォトリソグラフィ技術により電極パターン3’を得ることによって、電極パターン付きウェーハを熱処理する場合に比べて炉の汚染が少なく済むために、装置管理上好ましい。
Thus, after the device manufacturing simulation heat treatment, obtaining the
その後、図1(F)のように、ゲート酸化膜2のGOI特性評価を行う。GOI特性評価としては、特に限定されるものではなく、公知の方法を用いてTZDB特性評価やTDDB特性評価を行うことができる。
Thereafter, as shown in FIG. 1F, the GOI characteristics of the
以下に本発明の実施例、比較例を挙げて、本発明をより詳細に説明するが、これらは本発明を限定するものではない。 EXAMPLES The present invention will be described in more detail below with reference to examples and comparative examples of the present invention, but these do not limit the present invention.
実際にデバイス製造工程に流れる製品ウェーハから品種の違うロットを抜き取り、それぞれのロットにおいて以下の実施例1、比較例2の評価方法でGOI特性を測定した。流れ品ではデバイス製品での大きな歩留り差は当然ながら認められなかった。また、GOI特性の測定結果も同じであった。
そこで、デバイスの製造に新しい品種のウェーハを投入するタイミングにあわせて、サンプルA〜Cについて、実施例1、比較例1、比較例2の評価方法でGOI特性を測定し、デバイス製品のGOI特性評価結果と比較を行った。ウェーハは直径300mmのシリコン単結晶であり、GOI特性の測定点数は3000点とした。
Lots of different varieties were extracted from product wafers actually flowing through the device manufacturing process, and the GOI characteristics were measured in the respective evaluation methods of Example 1 and Comparative Example 2 below. Of course, a large yield difference in device products was not recognized in the flow products. Moreover, the measurement result of GOI characteristic was also the same.
Therefore, the GOI characteristics of the samples A to C are measured by the evaluation methods of Example 1, Comparative Example 1 and Comparative Example 2 in accordance with the timing when a new type of wafer is introduced into the manufacture of the device. Comparison was made with the evaluation results. The wafer was a silicon single crystal having a diameter of 300 mm, and the number of GOI characteristic measurement points was 3000.
(実施例1)
上記対象のシリコン単結晶ウェーハの表面に、ゲート酸化を行いゲート酸化膜を形成し、ゲート酸化膜上にポリシリコン膜を形成した後、デバイス製造シミュレーション熱処理を行った。ポリシリコン膜上に付いた表面酸化膜を除去し、フォトリソグラフィ技術によりポリシリコン膜に電極パターンを形成し、該電極を通してGOI特性の測定を行った。GOI特性の測定は、上記処理を行ったシリコン単結晶ウェーハへ一定電流をゲート酸化膜が破壊するまで印加する定電流TDDB法を用いて、ゲート酸化膜に電界ストレスを印加することで行った。尚、図4はストレス印加の状況を示している。一定の電流密度でストレス印加し(図4(a))、その時の電圧をモニタする(図4(b))。絶縁破壊が起こると急激な電圧変化が起こり、破壊を知ることができる。印加した電流ストレスは0.01A/cm2、測定温度は100℃とした。電極面積は4mm2であった。TDDB特性の評価結果により得られた良品率(%)を以下表1に示す。
実施例1の評価方法による評価結果(サンプルCが悪い)は、デバイス製品の評価結果(サンプルCが悪い)と同様となった。また、デバイス製造シミュレーション熱処理はリソグラフィによるパターン形成前に行ったため、装置の汚染なく熱処理を行うことができた。
Example 1
On the surface of the target silicon single crystal wafer, gate oxidation was performed to form a gate oxide film, and after forming a polysilicon film on the gate oxide film, a device manufacturing simulation heat treatment was performed. The surface oxide film on the polysilicon film was removed, an electrode pattern was formed on the polysilicon film by a photolithography technique, and GOI characteristics were measured through the electrode. The GOI characteristics were measured by applying an electric field stress to the gate oxide film using a constant current TDDB method in which a constant current was applied to the silicon single crystal wafer subjected to the above-described treatment until the gate oxide film was destroyed. FIG. 4 shows the state of stress application. Stress is applied at a constant current density (FIG. 4A), and the voltage at that time is monitored (FIG. 4B). When dielectric breakdown occurs, a rapid voltage change occurs and the breakdown can be known. The applied current stress was 0.01 A / cm 2 and the measurement temperature was 100 ° C. The electrode area was 4 mm 2 . The non-defective product rate (%) obtained from the evaluation results of the TDDB characteristics is shown in Table 1 below.
The evaluation result (the sample C is bad) by the evaluation method of Example 1 is the same as the evaluation result of the device product (the sample C is bad). Further, since the device manufacturing simulation heat treatment was performed before pattern formation by lithography, the heat treatment could be performed without contamination of the apparatus.
(比較例1)
上記対象のシリコン単結晶ウェーハの表面に、ゲート酸化を行いゲート酸化膜を形成し、ポリシリコン膜を形成し、フォトリソグラフィ技術によりポリシリコン膜に電極パターンを形成した。ポリシリコン電極を通して、実施例1と同様の方法でGOI特性を測定した。TDDB特性の評価結果により得られた良品率(%)を表1に示す。
このような比較例1のデバイス製造シミュレーション熱処理を行わないGOI特性の評価方法による評価結果は、サンプルA〜サンプルCについてほぼ同様となり、デバイスでの評価結果(サンプルCが悪い)と異なるものとなった。
(Comparative Example 1)
On the surface of the target silicon single crystal wafer, gate oxidation was performed to form a gate oxide film, a polysilicon film was formed, and an electrode pattern was formed on the polysilicon film by photolithography. GOI characteristics were measured through the polysilicon electrode in the same manner as in Example 1. Table 1 shows the yield rate (%) obtained from the evaluation results of the TDDB characteristics.
The evaluation result by the evaluation method of the GOI characteristic without performing the device manufacturing simulation heat treatment of Comparative Example 1 is almost the same for Sample A to Sample C, and is different from the evaluation result for the device (Sample C is bad). It was.
(比較例2)
シミュレーション熱処理を上記対象のシリコン単結晶ウェーハに行った。シミュレーション熱処理中に酸素での熱処理があり、表面のシリコン単結晶ウェーハ上に酸化膜が形成されるので、この酸化膜をフッ酸(HF)を用いて除去した。その後、ゲート酸化を行いゲート酸化膜を形成し、ポリシリコン膜を形成し、フォトリソグラフィ技術によりポリシリコン膜に電極パターンを形成し、該ポリシリコン電極を通して、実施例1と同様の方法でGOI特性の測定を行った。TDDB特性の評価結果により得られた良品率(%)を表1に示す。
比較例2の評価方法によれば、サンプルAが悪いという結果が得られたが、これは、デバイス製品での評価結果(サンプルCが悪い)と異なるものであった。
比較例2の評価方法は、結果的にシミュレーション熱処理で発生する表層の欠陥評価となるために、デバイス製品での評価結果と異なると思われる。
(Comparative Example 2)
A simulation heat treatment was performed on the target silicon single crystal wafer. There was a heat treatment with oxygen during the simulation heat treatment, and an oxide film was formed on the silicon single crystal wafer on the surface. The oxide film was removed using hydrofluoric acid (HF). Thereafter, gate oxidation is performed to form a gate oxide film, a polysilicon film is formed, an electrode pattern is formed on the polysilicon film by a photolithography technique, and GOI characteristics are passed through the polysilicon electrode in the same manner as in the first embodiment. Was measured. Table 1 shows the yield rate (%) obtained from the evaluation results of the TDDB characteristics.
According to the evaluation method of Comparative Example 2, the result that the sample A was bad was obtained, but this was different from the evaluation result in the device product (the sample C was bad).
The evaluation method of Comparative Example 2 is considered to be different from the evaluation result of the device product because it results in the evaluation of the surface layer defect generated by the simulation heat treatment.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same effects. Are included in the technical scope.
1…シリコン単結晶ウェーハ、 2…ゲート酸化膜、 3…ポリシリコン膜、 3’…電極パターン 4…デバイス製造シミュレーション熱処理で形成された酸化膜、 5…フォトレジストからなるパターン、 6…レジスト組成物。
DESCRIPTION OF
Claims (3)
After the gate oxide film is formed, a polysilicon film is formed, and after the device manufacturing simulation heat treatment, an electrode pattern is formed on the polysilicon film by photolithography, and the GOI characteristic of the gate oxide film is evaluated through the electrode. The method for evaluating a silicon single crystal wafer according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011085538A JP5729098B2 (en) | 2011-04-07 | 2011-04-07 | Evaluation method of silicon single crystal wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011085538A JP5729098B2 (en) | 2011-04-07 | 2011-04-07 | Evaluation method of silicon single crystal wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012222109A JP2012222109A (en) | 2012-11-12 |
JP5729098B2 true JP5729098B2 (en) | 2015-06-03 |
Family
ID=47273314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011085538A Active JP5729098B2 (en) | 2011-04-07 | 2011-04-07 | Evaluation method of silicon single crystal wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5729098B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6536517B2 (en) * | 2016-09-07 | 2019-07-03 | 信越半導体株式会社 | Crystal defect evaluation method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60224239A (en) * | 1984-04-20 | 1985-11-08 | Fujitsu Ltd | Defect detecting method of thin film |
JPH04125946A (en) * | 1990-09-17 | 1992-04-27 | Toshiba Corp | Estimation method of semiconductor substrate |
JPH09181135A (en) * | 1995-12-25 | 1997-07-11 | Nec Corp | Tester of semiconductor device and its testing method |
KR100252214B1 (en) * | 1997-04-23 | 2000-04-15 | 윤종용 | Analysing method of bare wafer |
JP4356973B2 (en) * | 2003-09-10 | 2009-11-04 | 株式会社Sumco | Wafer metal contamination evaluation method |
JP2005216993A (en) * | 2004-01-28 | 2005-08-11 | Shin Etsu Handotai Co Ltd | Evaluation method for silicon wafer |
-
2011
- 2011-04-07 JP JP2011085538A patent/JP5729098B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012222109A (en) | 2012-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5272496B2 (en) | Method for forming oxide film on silicon wafer | |
TW200845257A (en) | Evaluation method of silicon wafer | |
US20220146444A1 (en) | Method for measuring resistivity of silicon single crystal | |
JP6025070B2 (en) | Quality evaluation method of silicon single crystal | |
JP5729098B2 (en) | Evaluation method of silicon single crystal wafer | |
JP5099024B2 (en) | Epitaxial wafer manufacturing method and semiconductor device manufacturing method | |
CN103904009B (en) | A kind of monitoring ion implanter stability and the method for uniformity | |
JP2000068280A (en) | Evaluation method for ig capability of semiconductor silicon substrate, semiconductor silicon substrate and manufacture thereof | |
JP5561245B2 (en) | Semiconductor substrate evaluation method | |
US9935021B2 (en) | Method for evaluating a semiconductor wafer | |
US20050142671A1 (en) | Low energy dose monitoring of implanter using implanted wafers | |
JP5487579B2 (en) | Silicon wafer evaluation method and manufacturing method | |
JP2005216993A (en) | Evaluation method for silicon wafer | |
JP5071304B2 (en) | Semiconductor wafer, method for manufacturing semiconductor wafer, and method for evaluating semiconductor wafer | |
JP6031971B2 (en) | Method and apparatus for electrical evaluation of semiconductor samples | |
CN107492492A (en) | The monitoring method of annealing device technological ability | |
JP3896919B2 (en) | Method for evaluating Ni contamination of silicon wafer | |
JP6544308B2 (en) | Method of predicting dislocation occurrence and device manufacturing method | |
US20170160335A1 (en) | Method for evaluating defect region of semiconductor substrate | |
KR100783440B1 (en) | Method of testing defect of low interstitial oxygen concentration silicon wafer | |
JP5217353B2 (en) | Insulating film formation method | |
JP2006203089A (en) | Evaluation method of silicon wafer | |
JP2005064057A (en) | Evaluation method of silicon substrate, and manufacturing method of semiconductor device | |
JP2009004678A (en) | Method for evaluating silicon wafer | |
JP5636886B2 (en) | Dielectric breakdown lifetime simulation method and silicon wafer surface quality evaluation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5729098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |