JP2005216454A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2005216454A JP2005216454A JP2004025436A JP2004025436A JP2005216454A JP 2005216454 A JP2005216454 A JP 2005216454A JP 2004025436 A JP2004025436 A JP 2004025436A JP 2004025436 A JP2004025436 A JP 2004025436A JP 2005216454 A JP2005216454 A JP 2005216454A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- temperature
- resistors
- value
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】2層ゲート構造のNMOSメモリトランジスタのソースと同電位の電位基準線(4)と、温度変化の小さい基準電圧(Vs)を供給する基準電圧供給線(6)との間に、基準電圧供給線側から第1、第2、第3の抵抗温度係数の異なる3個の抵抗(R1、R2、R3)を直列に接続し、第2、第3の抵抗の相互接続点(7)の電圧(Vr)が第1の基準温度(T1)及び第2の基準温度(T2)において、前記トランジスタの浮遊ゲートに電子が蓄積されている状態のしきい値電圧と蓄積されていない状態のしきい値電圧との平均値に等しくなるように第1、第2、第3の抵抗の値と基準電圧とを決定して読み出し電圧とする。
【選択図】図1
Description
データの読み出しは、浮遊ゲートに電子が蓄積されているか否かによって制御ゲートを基準にしたしきい値電圧が変化することを利用して行なわれる。通常、メモリのドレインに約1V、制御ゲートに数Vの電圧を印加して行ない、メモリがONするか否かによりデータの“0 "、“1 "を判定する。つまり、メモリのしきい値電圧よりも読み出し電圧(読み出し時に制御ゲートに印加する電圧)が高ければメモリはONするので、これを検出してデータ“0 "と判定する。反対に、メモリのしきい値電圧よりも読み出し電圧が低ければ、メモリはOFFとなるのでデータ“1 "と判定する。
このような構成によれば、書き込み、消去動作の繰り返しによるしきい値電圧の変化を見越した読み出し電圧の設定が可能になり、しきい値電圧が変化しても読み出し電圧マージンが確保されるような読み出し電圧の設定が可能になる効果を奏する。
このような構成によれば、第1、第2、第3の抵抗の抵抗値、及び前記基準電圧Vsの決定が容易となる上、併せて請求項1に記載の発明と同様の効果を奏する。
このような構成によれば、第1、第2、第3の抵抗の抵抗値、及び前記基準電圧Vsの決定が容易となる上、併せて請求項1に記載の発明と同様の効果を奏する。
このような抵抗を用いれば、請求項1乃至3に記載の発明において必要な第1、第2、第3の抵抗を容易に実現することができ、それぞれの請求項に記載した発明の効果を奏する。
A1点、A2点の間における平均しきい値は、図2中の平均しきい値電圧曲線12に示すような曲線を描いて変化する。読み出し電圧Vrはこの平均しきい値電圧曲線12に一致して変化することが理想である。しかし、その曲線に完全に一致させることは困難であるため、本実施形態では読み出し電圧Vrの値が、温度T1においてV1、温度T2においてV2となるように回路定数を決定する。即ち、読み出し電圧Vrの温度変化を表わす読み出し電圧曲線13がA1点、A2点を通過するように回路定数を決定する。そのように回路定数を決定すれば、温度T1と温度T2の間において読み出し電圧Vrは平均しきい値電圧曲線12に殆ど一致するような曲線を描いて変化し、読み出し電圧Vrと平均しきい値電圧との差は小さな値となるからである。
温度T2における抵抗R1の値=(1+a1・t)・R1
温度T2における抵抗R2の値=(1+a2・t)・R2
温度T2における抵抗R3の値=(1+a3・t)・R3
温度T1及びT2において読み出し電圧Vrの値が平均しきい値電圧V2に一致するための条件は、次の2式で表わされる。
(1+m・t)・V1=Vs・(1+a3・t)・R3/((1+a1・t)・R1
+(1+a2・t)・R2+(1+a3・t)・R3)
この2式より次の条件が導き出される。
m・(a1・R1+a2・R2+a3・R3)・t−a3・(R1+R2+R3)
+(m+a1)・R1+(m+a2)・R2+(m+a3)・R3=0 (2)式 即ち、この(2)式が満足されるように抵抗R1、R2、R3の抵抗材料及び各抵抗値を決定すれば、読み出し電圧Vrの値は温度T1、T2においてそれぞれ平均しきい値電圧V1、V2に一致することになる。
制約条件として、抵抗R2、R3には同じ抵抗材料を使用することとする。即ち、
a2=a3
また、
R2+R3=2R
とおくと、(2)式より次の関係が導かれる。
(3)式
この式の左辺は正数でなければならないので、右辺も正数である必要がある。従って、温度係数m、a1、a2、a3と温度差tには、(3)式の右辺を正にする関係が存在することが必要条件となる。
R1/2R=1/β (4)式
とおくと、(1)、(4)式より抵抗R2、R3は次のように計算される。
R2=R1・(β−(1+β)・V1/Vs) (5)式
R3=R1・(1+β)・V1/Vs (6)式
この(5)、(6)式において、βの値は温度係数m、a1、a2、a3と温度差tの値が決まれば(3)、(4)式を使用して計算できる定数である。また、V1は温度T1におけるメモリトランジスタの2つのしきい値電圧の平均値であり既知である。従って、抵抗R1の抵抗値と基準電圧Vsの値を決めれば、抵抗R2、R3の抵抗値はそれぞれ(5)式、(6)式により決定されることになる。次にその数値例をあげる。
〔数値例1〕
m=−0.002 〔V/℃〕
a1=0.05 〔V/℃〕
a2=a3=0.0005 〔V/℃〕
t=100 〔℃〕
V1=1 〔V〕
Vs=3 〔V〕
R1=5 〔kΩ〕
とした場合には、(5)、(6)式より、
R2=58 〔kΩ〕
R3=31 〔kΩ〕
となる。
また、このように基準電圧Vsの値を先に決定し、その値に基づいて抵抗R2、R3の値を決める方式を採用する場合には、基準電圧Vsとして図1中の電源電圧Vdd、即ち、メモリセルの記憶データを読み出す際にメモリセルに印加する電圧をそのまま使用してもよい。そのように電源電圧Vddを基準電圧Vs として使用すれば、基準電圧生成回路5を設ける必要がなくなる。
Vs=2・(1+1/β)・V1 (8)式
〔数値例2〕
m=−0.002 〔V/℃〕
a1=0.05 〔V/℃〕
a2=a3=0.0005 〔V/℃〕
t=100 〔℃〕
V1=1 〔V〕
R1=5 〔kΩ〕
R2=R3
とした場合には、(7)、(8)式より、
R2=R3=45 〔kΩ〕
Vs=2.1 〔V〕
となる。
この他、R2=0 の制約条件を与えて、即ち、抵抗R1、R3のみで構成できるように抵抗R1、基準電圧Vsの値を決定してもよいことは言うまでもない。
PMOSトランジスタとポリシリコン抵抗を用いた場合の読み出し電圧生成回路3の構成例を図3に示す。図中の温度依存性の小さい基準電圧生成回路5は、例えばバンドギャップ基準電圧生成回路で実現することができる。
以上、説明してきた実施形態では読み出し電圧Vrの値が、温度(第1の基準温度)T1においてはその温度における平均しきい値電圧に一致し、温度(第2の基準温度)T2においてはその温度における平均しきい値電圧に一致するように読み出し生成回路3の回路定数を設定するようにしてきた。
この場合、読み出し電圧Vrの値をメモリセル製作直後のしきい値電圧の平均値に設定しておいたのでは、しきい値電圧の変化により読み出し電圧マージンが小さくなる場合がある。こうした点を考慮すると、書き込み、消去動作を所定回数実行した後のしきい値電圧を予想し、その所定回数実行した時点での読み出し電圧マージンが最適になるように、読み出し電圧Vrの値を予め設定しておく方が好ましいともいえる。この場合の読み出し電圧Vrの値は、メモリセル製作直後のしきい値電圧の平均値より少し外れた値となる。
Claims (5)
- 浮遊ゲートと制御ゲートの2層ゲートを有するMOSトランジスタをメモリセルとして使用した不揮発性半導体記憶装置(1)において、メモリセルをなす前記トランジスタのソース電位と同じ電位の電位基準線(4)と該電位基準線の電位を基準に温度変化の小さい基準電圧(Vs)を供給する基準電圧供給線(6)との間に、該基準電圧供給線側から順に第1、第2、第3の抵抗温度係数の異なる3個の抵抗(R1、R2、R3)を直列に接続し、該第2、第3の抵抗の相互接続点(7)の電圧(Vr)が第1の基準温度(T1)及び第2の基準温度(T2)において、同じ基準温度における前記トランジスタの浮遊ゲートに電子が蓄積されている状態のしきい値電圧と蓄積されていない状態のしきい値電圧との平均値に等しくなるように前記第1、第2、第3の抵抗の値と前記基準電圧とを決定して該電圧を前記トランジスタの制御ゲートに読み出し電圧として印加することを特徴とする不揮発性半導体記憶装置。
- 前記平均値の代わりに、第1の基準温度(T1)においては所定の第1の設定電圧、第2の基準温度(T2)においては所定の第2の設定値に等しくなるように前記第1、第2、第3の抵抗の値と前記基準電圧とを決定することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記第2、第3の抵抗として抵抗値の温度係数が等しい抵抗を使用することを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。
- 前記第2、第3の抵抗として抵抗値が等しい抵抗を使用することを特徴とする請求項1乃至3の何れかに記載の不揮発性半導体記憶装置。
- 前記第1の抵抗としてPMOSトランジスタのチャネル抵抗を、第2、第3の抵抗としてポリシリコン抵抗を使用することを特徴とする請求項1乃至4の何れかに記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004025436A JP4200912B2 (ja) | 2004-02-02 | 2004-02-02 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004025436A JP4200912B2 (ja) | 2004-02-02 | 2004-02-02 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005216454A true JP2005216454A (ja) | 2005-08-11 |
JP4200912B2 JP4200912B2 (ja) | 2008-12-24 |
Family
ID=34907826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004025436A Expired - Fee Related JP4200912B2 (ja) | 2004-02-02 | 2004-02-02 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4200912B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123292A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
JP2010092516A (ja) * | 2008-10-03 | 2010-04-22 | Toshiba Corp | 電圧発生回路、及びそれを備えた半導体記憶装置 |
JP2011187104A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 |
-
2004
- 2004-02-02 JP JP2004025436A patent/JP4200912B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123292A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
US8208333B2 (en) | 2007-11-15 | 2012-06-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2010092516A (ja) * | 2008-10-03 | 2010-04-22 | Toshiba Corp | 電圧発生回路、及びそれを備えた半導体記憶装置 |
JP2011187104A (ja) * | 2010-03-05 | 2011-09-22 | Renesas Electronics Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4200912B2 (ja) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100794413B1 (ko) | 불휘발성 반도체 기억 장치의 기준 전류 생성 회로 | |
JP3620992B2 (ja) | 半導体記憶装置 | |
US7825698B2 (en) | Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation | |
US7911864B2 (en) | Semiconductor memory device | |
US9281071B2 (en) | Semiconductor memory device | |
JP3987715B2 (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリのプログラム電圧制御方法 | |
JP4861047B2 (ja) | 電圧発生回路及びこれを備える半導体記憶装置 | |
KR100660534B1 (ko) | 불휘발성 메모리 장치의 프로그램 검증방법 | |
KR20030009285A (ko) | 비휘발성 메모리 내에서 고속 감지를 위한 기준셀 | |
JP4854393B2 (ja) | 電圧発生回路 | |
US8004902B2 (en) | Nonvolatile semiconductor memory device | |
JP2007042193A (ja) | 不揮発性半導体記憶装置 | |
JP4632422B2 (ja) | 読み出し回路、及び不揮発性半導体記憶装置 | |
JP4763689B2 (ja) | 半導体装置及び基準電圧生成方法 | |
US6775186B1 (en) | Low voltage sensing circuit for non-volatile memory device | |
JP4200912B2 (ja) | 不揮発性半導体記憶装置 | |
JP2010079977A (ja) | 定電流型電源回路を有する不揮発性半導体メモリ装置 | |
US10497449B2 (en) | Apparatus and process for controlling sense current in a non-volatile memory | |
JP6929171B2 (ja) | 不揮発性半導体記憶装置 | |
KR100757126B1 (ko) | 불휘발성 반도체 기억 장치 | |
JP4187753B2 (ja) | 不揮発性メモリ | |
US20050078499A1 (en) | Nonvolatile semiconductor storage apparatus and readout method | |
JP2012203931A (ja) | 半導体記憶装置 | |
KR100222575B1 (ko) | 불휘발성 반도체 메모리 장치의 더미 셀 구동회로 | |
JP4193816B2 (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |