JP2005203789A - 高電流フィードスルーデバイス - Google Patents
高電流フィードスルーデバイス Download PDFInfo
- Publication number
- JP2005203789A JP2005203789A JP2005006809A JP2005006809A JP2005203789A JP 2005203789 A JP2005203789 A JP 2005203789A JP 2005006809 A JP2005006809 A JP 2005006809A JP 2005006809 A JP2005006809 A JP 2005006809A JP 2005203789 A JP2005203789 A JP 2005203789A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- feedthrough device
- pair
- layers
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
【課題】 本発明は、同様のフォームファクタを有する既知のデバイスに関して、著しく改善された電流処理能力を持つフィードスルーデバイスを提供する。
【解決手段】 改善された電流処理能力は、フィードスルーコンデンサの内部抵抗の著しい減少をもたらすコンポーネントの幾何学的形状の変形により達成される。半導体材料の各層の間に交互に配置される導体層は、主信号搬送導体または過渡電圧接地導電体のいずれかとして特徴付けられる。主信号搬送導体は、フィードスルーデバイスの概ね短い幅に沿って延在し、実質的に幅の広い電流経路によって特徴付けられる。過渡電圧接地導体は、フィードスルーデバイスの長さに沿って主信号搬送導体にほぼ直角に延在する。
【選択図】 図9
【解決手段】 改善された電流処理能力は、フィードスルーコンデンサの内部抵抗の著しい減少をもたらすコンポーネントの幾何学的形状の変形により達成される。半導体材料の各層の間に交互に配置される導体層は、主信号搬送導体または過渡電圧接地導電体のいずれかとして特徴付けられる。主信号搬送導体は、フィードスルーデバイスの概ね短い幅に沿って延在し、実質的に幅の広い電流経路によって特徴付けられる。過渡電圧接地導体は、フィードスルーデバイスの長さに沿って主信号搬送導体にほぼ直角に延在する。
【選択図】 図9
Description
本発明は、一般に、さまざまな電子機器応用例におけるサージ電圧保護に使用することができる高電流チップ形フィードスルーデバイス(high current chip-type feed-through device)に関するものである。より詳細には、開示されるデバイスは、高導電性のバリスタに似たサージ電圧抑制能力を特徴とする積層過渡電圧抑制フィードスルーデバイス(multi-layer, transient suppressing, feed-through device)である。
電圧可変抵抗器(voltage-variable resistor)の略であるバリスタ(varistor)は、電圧に依存する非線形抵抗特性を有するデバイスである。ほとんどのバリスタは半導体材料で作製され、その抵抗は、デバイスに印加される電圧に依存する。バリスタは、通常、何らかの電子デバイスまたは回路要素に並列に接続され、それにより、そのデバイスまたは素子は過電圧から保護される。電子デバイスまたは回路要素において電圧レベルの増大が生じた場合、バリスタの抵抗が急激に低下する。そこで、過渡電圧が発生した場合、過大電圧によるコンポーネントの損傷可能性を避けるため、接続されているデバイスがバリスタにより本質的に短絡される。
バリスタは、さまざまな種類の過電圧に対する保護に役立ち、それらは、雷、誘導性スイッチング、核電磁パルス(NEMP)、静電放電(ESD)、または電磁干渉(EMI)による場合を含む。バリスタは、その性能特性により、多くの応用例における保護デバイスとして魅力的なものとなっている。そのような応用例としては、データシステム、電源、スイッチング機器、RFアンテナおよびRF増幅器を備える通信システム、家電製品、自動車用システム、および制御システム、警報システム、近接スイッチ、トランス、およびモーターなどの工業用機器がある。バリスタは、多くの場合、過渡電圧に非常に敏感な半導体コンポーネントを保護するために特に有益であり、シリコンダイオードおよびトランジスタを含む。
この技術分野では、2つの一般的なタイプのバリスタ構造が知られており、それらは、いわゆる「ディスク形」(pressed-pill)のバリスタおよび積層チップ形のバリスタに対応する。ディスク形バリスタでは、単層技術を使用して、概ね、より大きくて、放射状または軸方向にリードされたコンポーネント(radial or axial leaded components)を作製する。これらのディスク形バリスタは、概ね高い電力保護能力を備える。このようなディスク形の構造を持つバリスタ一例は、特許文献1に開示されている。
積層チップ形バリスタは、比較的新しい技術的努力の成果であり、通常は、基板への実装が容易になるように設計されている。これらは、多くの場合、デバイス内に埋め込まれる内部電極層を備える半導体本体からなる。内部電極層に電気的に接続し、またバリスタチップを基板に取り付けやすくするために、周辺のターミネーション(peripheral terminations)も使用することができる。このような小型のチップ形デバイスの多くは、ディスク形デバイスと比べて、現代の集積回路およびその他の状況での高いパッケージング密度に対する適応力に優れる。このような内部電極およびエンドターミネーション(end terminations)を特徴とする保護半導体デバイスの例は、特許文献2、特許文献3、および特許文献4に開示されている。
既知の積層バリスタデバイスの他の例として、AVXコーポレーション(AVX Corporation)によって販売されているようなTransFeedブランドの過渡電圧サプレッサ(TransFeed brand transient voltage suppressor)がある。この過渡電圧サプレッサは、著しい電圧およびエネルギー処理能力を有し、さらにEMI/RFIの減衰もする。そのチップ形設計は複数の内部電極層に対応し、それらは、亜鉛酸化物のボディに埋め込まれて、信号フィードスルーと過電圧抑制の両方を行うように構成されている。
他の信号フィールドスルーおよび過渡電圧抑制配置としては、例えば、特許文献5および特許文献6に開示されているようなフィードスルーコンデンサデバイスがある。
フィードスルーコンデンサ技術の分野では、さまざまな態様および他の特長が知られているが、本明細書で説明されているような理想的な特長および性能特性を全て全般的に統合する設計は、出現していなかった。
本明細書において既に引用されているものの他に、背景参考文献の例として、AVXコーポレーション社のWebサイトのURLアドレスwww.avxcorp.comから入手できるAVXコーポレーション社の刊行物がある(非特許文献1および非特許文献2)。先の米国特許の全ての開示は、参照することにより、本出願に完全に組み込まれる。
本発明では、フィードスルーコンデンサ技術の先の態様のいくつかを認識して取り上げる。したがって、大まかに言って、ここで開示される技術の目的は、改善されたフィードスルーコンデンサ構成、および対応する性能を実現することにある。より具体的には、その開示される技術の目的は、積層フィードスルーチップ形コンデンサデバイスの改善された構成を提供することである。
本発明のいくつかの実施形態における他の目的は、さまざまな電子機器応用例において、過渡エネルギーパルスを感知して制限するために、効果的なサージ電圧保護および信頼性の高い性能を与える積層フィードスルーコンデンサを提供することである。
ここに開示される技術のいくつかの実施形態における更に他の目的は、既知の積層フィードスルーコンデンサ構造に勝る導電能力の著しい向上を与える積層フィードスルーコンデンサを提供することである。
本発明のいくつかの実施形態における更に他の目的は、導電能力の著しい向上を与え、同時に、以前のようにあまり堅牢でないデバイスと同じフォームファクタ(form factor)、すなわち総コンポーネントサイズ(overall component size)のデバイスにおいて、そのような能力向上を与える積層フィードスルーコンデンサを提供することである。
本発明の技術のいくつかの実施形態の他の目的は、選択された導電要素を所定の長さに合わせて調整することにより、二周波数濾波を行う積層フィードスルーデバイスを提供することである。
本明細書で開示されている技術のいくつかの実施形態のさらに他の目的は、本明細書で説明されているような例示的な積層フィードスルーコンデンサ構成および実施形態の形成に関連するさまざまな工程段階および方法を提供することである。
本発明の他の目的および利点は、本明細書の詳細な説明に記述されており、または本明細書の詳細な説明から当業者には明白であろう。さらに、当業者であれば、本明細書で特に図解され、参照され、また説明されている特長および工程の修正および変形は、それを参照することにより、本発明の精神および範囲から逸脱することなく、本発明のさまざまな実施形態および用途において実施できることを理解するべきである。このような変形は、図示、参照、または説明されている変形に関しての同等の手段および特長、材料、または工程の置き換え、および、さまざまなパーツ、特長、工程などの機能、動作、または位置の置き換えを含むが、それらに限られるわけではない。
さらに、本発明の異なる好ましい実施形態のみならず、本発明の異なる実施形態は、開示されている特長、工程、または要素のさまざまな組み合わせや構成、または、それらの均等物を含む(図示や詳細な説明されていない特長や工程の組み合わせ、または、それらの構成を含む)を含むことは理解される。
本発明の第1の例示的な実施形態は、本体を含む積層フィードスルーデバイスに対応し、その本体は、長さよりも概ね短い幅を有し、かつ導電体材料と半導体材料とが交互に重なる層を有する。導電体材料の層の内の選択されたものは、デバイス本体の概ね短い幅に沿って延在する主信号搬送導体(main signal carrying conductors)に対応し、導体材料の層の他のものは、主信号搬送導体に対してほぼ直角にデバイス本体の長さに沿って延在する過渡電圧接地導電体に対応する。主信号担持導体は、概して幅の広い電流経路を有することにより、フィードスルーデバイスの内部等価直列抵抗は比較的低くなり、フィードスルーデバイスの電流処理能力は比較的大きくなる。
上記の積層フィールドスルーデバイスのいくつかの特定の例示的な実施形態では、過渡電圧接地導電体のそれぞれは、第1および第2の所定長さを有する対の部分を含む。第1および第2の所定長さは、いくつかの実施形態では実質的に等しく、または他の実施形態では実質的に等しくなくて、2つの異なる所定の周波数で二周波数濾波(dual frequency filtering)を行うことができる。積層フィードスルーデバイスの長さは、デバイスの概ね短い幅の約2倍とすることができ、主信号搬送導体の比較的幅の広い電流経路は、デバイスの概ね短い幅よりも大きな寸法を有することができる。積層フィードスルーデバイスは金属要素をさらに含むことができ、それの少なくとも1つは、選択された主信号搬送導体に取り付けられて電気的に接続し、また、それの少なくとも1つは、選択された過渡電圧接地導電体に取り付けられて電気的に接続する。
本発明の他の例示的な実施形態は積層フィードスルーデバイスに対応し、それは、半導体材料の本体と、半導体材料の本体内に配置されて、電気的信号を伝播するように構成されるほぼ平坦な複数の第1の導電層と、および半導体材料の本体内に配置されて、電気的なアースに接続されるように構成されるほぼ平坦な複数の第2の導体層と、を含む。半導体材料の本体は、第1の寸法だけ互いに離隔された第1の対の対向側面と、第2の寸法だけ互いに離隔された第2の対の対向側面と、を有する。第1の導体層のそれぞれは、第2の対の対向側面の間の第2の寸法に沿って延在し、さらに第1の導体層のそれぞれは、第3の寸法によって特徴付けられる。第2の導体層のそれぞれは、第2の対の対向側面の間の第2の寸法に沿って延在する。上記の構成例では、第3の寸法は第1の寸法よりも長く、第2の寸法は第3の寸法よりも長い。
上記のフィードスルーデバイスのより具体的な実施形態では、第2の寸法は、第1の寸法の長さの約2倍にすることができ、また第3の寸法は、第2の寸法の約75%に等しい値を有することができる。半導体材料の本体は、亜鉛酸化物などの金属酸化物を含むことができる。デバイスは、約5アンペアと約10アンペアの間の程度など大きな電流定格を有することができる。第1の導体層を接続して一緒にし、それと別に第2の導体層を接続して一緒にするために、デバイスのそれぞれの側面に電気的なターミネーション(termination)を備えることもできる。
本発明のさらに他の例示的な実施形態は積層フィードスルーデバイスに対応し、それは、積層組立体形成するように複数の半導体層の間に交互に並べられる複数の半導体層、複数の導電接地層、および複数の導電信号層を含む。積層組立体は、それぞれ一番上および一番下の層(いくつかの実施形態では、半導体層に対応する)と、第1の距離により互いに隔てられる対の第1の対向側面と、第2の距離により互いに隔てられる対の第2の対向側面と、を有する。第2の距離は、第1の距離よりも長い。それぞれの導電信号層は、対の第1の対向側面の少なくとも1つの側面にまで延在して、それに沿って露出され、それぞれの導電接地層は、対の第2の対向側面の少なくとも1つの側面にまで延在して、それに沿って露出される。
上記の積層フィードスルーデバイスのより具体的な例示的な実施形態では、第2の距離は第1の距離の約2倍とすることができる。他の実施形態では、対の第1の対向側面の少なくとも1つの側面に沿って露出される導電信号層のそれぞれの部分は、第3の距離によって特徴付けられ、それは、第1の距離よりも概ね長く、また、いくつかの実施形態では第2の距離の約75%に等しい値を有する。複数の半導体層は、いくつかの実施形態では亜鉛酸化物を含み、またデバイスは、いくつかの実施形態では、約5アンペアと約10アンペアの間の範囲の電流定格を有する。例示的な積層フィードスルーデバイスは、さらに、対の第1の対向側面のそれぞれの側面に備えられて、複数の導電信号層のそれぞれに接続される少なくとも1つの第1の電気的ターミネーションはもとより、対の第2の対向側面のそれぞれの側面に備えられて、複数の導電接地層のそれぞれに接続される少なくとも1つの第2の電気的ターミネーションを含むことができる。
さらに他のより具体的な例示的な実施形態では、それぞれの導電接地層は、それぞれ第1および第2の導電性部分を含み、それぞれの導電接地層のそれぞれの第1の導電性部分は、対の第2の対向側面の選択された一方にまで延在して、それに沿って露出され、かつ距離L1によって特徴付けられ、また、それぞれの導電接地層のそれぞれの第2の導電性部分は、対の第2の対向側面の他方にまで延在して、それに沿って露出され、かつ距離L2によって特徴付けられる。距離L1およびL2は、いくつかの実施形態では実質的に等しく、または他の実施形態では、2つの異なる所定周波数で信号濾波を行えるような異なる値であってもよい。このような実施形態では、少なくとも1つの第1の電気的ターミネーションは、対の第1の対向側面のそれぞれの側面に備えて、複数の導電信号層のそれぞれに接続することができ、一方、少なくとも1つの第2の電気的ターミネーションは、対の第2の対向側面の選択された一方に備えられて、それぞれの導電接地層の第1の導電性部分のそれぞれに接続され、また、少なくとも1つの追加の第2の電気的ターミネーションは、対の第2の側面の内の他方の1つに備えられて、それぞれの導電接地層の第2の導電性部分のそれぞれに接続される。
本発明のさらに他の例示的な実施形態は表面実装フィードスルーデバイスに対応し、それは、プリント基板、フィードスルーデバイス、および第1、第2、第3、および第4の電気的接続部を含む。プリント基板は、少なくとも1つの信号ラインが接続され、少なくとも1つの接地面が接続される。フィードスルーデバイスは、より具体的には、半導体材料の本体と、半導体材料の本体内に配置されるほぼ平坦な複数の導電信号層と、半導体材料の本体内に配置されるほぼ平坦な複数の導電接地層と、を含む。半導体材料の本体は、互いに第1の寸法だけ離隔された第1の対の対向側面と、互いに第2の寸法だけ離隔された第2の対の対向側面と、を有し、第2の寸法は第1の寸法よりも大きい。ほぼ平坦な導電信号層のそれぞれは、第1の対の対向側面の少なくとも1つにまで延在され、かつそれに沿って露出され、一方、ほぼ平坦な導電接地層のそれぞれは、第2の対の対向側面の少なくとも1つにまで延在され、かつそれに沿って露出される。第1および第2の電気的接続部は、ほぼ平坦な導電信号層をプリント基板上の少なくとも1つの信号ライン接続部に接続し、一方、第3および第4の電気的接続部は、ほぼ平坦な導電接地層をプリント基板上の少なくとも1つの接地面接続部に接続する。
上記の表面実装フィードスルーデバイスの例のより具体的な例示的な実施形態において、第1、第2、第3、および第4の電気的接続部は、半導体材料の本体の選択された側面上に備えられたハンダ接続部および/またはターミネーションを備えることができる。フィードスルーデバイスの本体の第2の寸法は、第1の寸法の約2倍とすることができる。第1の対の対向側面の少なくとも1つに沿って露出されるほぼ平坦な導電信号層のそれぞれは、第1の寸法よりも大きい第3の寸法によって特徴付けることができる。ほぼ平坦な導電接地層のそれぞれは、第1および第2の導電性部分のそれぞれを含み、ほぼ平坦な導電接地層のそれぞれの第1の導電性部分のそれぞれは、第2の対の対向側面の選択された一方にまで延在されて、それに沿って露出され、かつ距離L1によって特徴付けられ、また、ほぼ平坦な導電接地層のそれぞれの第2の導電性部分のそれぞれは、第2の対の対向側面の他方にまで延在されて、それに沿って露出され、かつ距離L2によって特徴付けられる。距離L1およびL2は、いくつかの実施形態では実質的に等しく、または他の実施形態では、2つの異なる所定の周波数で信号濾波を行えるような異なる値であってもよい。
このような例示的な実施形態、および開示されている発明の他の実施形態は、薄膜技術のさまざまな態様を使用して作製するのが好ましい。例えば、本件の積層フィードスルーコンデンサ(multi-layer feedthru capacitor)のいくつかの要素は、薄膜コンポーネントおよび関連する手法の当業者にはよく知られているように、メッキまたはエッチング法、つまりフォトリソグラフィの態様にしたがって適用することができる。
本件の技術の他の実施形態は、概要の欄では必ずしも明確に述べられていないが、概説された上記の目的において参照される特徴、パーツ、または工程、および/または本出願において他の何らかの形で説明されている特徴、パーツ、または工程の態様のさまざまな組み合わせを含み、かつ組み込むことができる。
本発明は、本明細書で参照される積層フィードスルーコンデンサ構成および関連技術の全ての実施および製造に関して、対応するさまざまな方法に等しく関係する。
当業者であれば、明細書の残りの部分を検討した後に、そのような実施形態および他の実施形態の特徴および態様をよく理解できるであろう。
最良の形態を含み、当業者を対象とする本発明の完全な使用可能にする説明は、添付の図面を参照する明細書の中で説明される。
本明細書および添付図面の全体を通して参照文字の繰り返しの使用は、本発明の同一または類似の特長または要素を表すためである。
発明の要約の節で参照されているように、本発明は、改善された積層フィードスルーコンデンサ構成およびその性能特性を対象とする。
より具体的には、開示されている積層フィードスルーコンデンサの一例は、すでに利用可能な通電容量よりも著しく高い容量を与え、また、堅牢さには少し欠けるが概ね類似しているデバイスと共に既に使用されているのと実質的に同じフォームファクタを使用する。
積層フィードスルーコンデンサの既知の構成について、図7および8を参照して説明する。図7および8を参照すると、既に述べたAVXコーポレーションの刊行物にて説明されているものと概ね似ている既知の積層フィードスルーコンデンサが図示されていることが認められる。図示されているデバイスは、例えば、1206または0805のケースサイズに収納することができ、また半導体材料の各層の間に挟まれた導体材料の多数の層で構成することができる。「0805」および「1206」の指定は、それぞれ約0.08×0.05インチおよび0.12×0.06インチの寸法を持つデバイス用の規格EIA(Electronic Industries Association)の指定である。ここで説明される図は、必ずしも原寸に比例して示されていないが、少なくとも全体的な関係の表現が意図されていることが分かるはずである。また、それぞれの図の選択された要素は、その図の中の他の要素と比例するように表現されない場合のあることも分かるはずである。さらに、本明細書で説明されているような実施形態のいくつかの要素を形成するための物質の例として挙げられている材料は、単に、例として取り上げられており、開示の範囲は、本発明により実施できるような特定のバリスタの実施形態の特定の組成に関して限定すべきではない。新しく改善された材料が設計および/または作成される際に、そのような物質に本明細書で開示されている技術を組み込むことが予想されることは、分かるはずである。
そこで図面を参照すると、図7および8は、過渡電圧抑制機能を組み込んだ積層フィードスルーコンデンサデバイスの既知の例示的な実施形態に関する。そのような例示的な積層フィードスルーコンデンサデバイス50は、通常、導電性材料の複数の層52、54、56と62、64、66、68との間に挟まれた半導体材料の層80、82、84、86の矩形積層構成に対応する。導電層52、54、56は、メッキされた端子70、72によって、フィードスルーデバイス50のそれぞれの端部に共に接続され、フィードスルーデバイスの主信号経路として並列に動作する。導電層62、64、66、68も、同様に、メッキされた端子74、76によって共に接続され、それらの端子は、通常、グラウンドまたはアース基準に接続することができる。フローティング電極設計(floating electrode designs)の場合、このような端子74、76は、別に、端子70および72に関して差動接地面(differential ground plane)に接続することができる。図7および8から分かるように、信号搬送導電層(signal transporting electrically conductive layers)52、54、56と通常接地導電層(normally grounded electrically conductive layers)62、64、66、68との間に等価コンデンサ(equivalent capacitors)が形成されるように、さまざまな導電層は、半導体材料の層と交互に配置される。さらに、半導体材料は、亜鉛酸化物をベースとする材料から構成することができ、したがって、メッキされた端子74、76により過渡電圧を接地に分岐するバリスタとして動作する。このようにして、信号入力/出力ライン、および、それらに接続される他の電気コンポーネントは、フィードスルーデバイスに接続される信号ラインに印加または誘起される過渡電圧により引き起こされる損傷から、保護することができる。
さらに、図7および8に示される既知のデバイスに関して、主信号搬送導電体(main signal carrying electrical conductors)52、54、56は、フィードスルーコンデンサデバイスの長さに沿って延在、すなわち、図7および8に示されているように左から右へ延在しており、一方、過渡電圧接地導電体(transient grounding electrical conductors)62、64、66、68は,導電体52、54、56に直角の方向に延在することが観察される。このような配置の結果、導電体52、54、56は、比較的細長くて狭く、それは、それらがフィードスルーコンデンサデバイスの長い方の寸法に沿って延在するからであり、それによって、信号経路の等価直列抵抗(equivalent series resistance)が比較的高くなる。このような信号経路の比較的高い抵抗は、導体により安全に搬送される電流の量を効果的に制限する。従来の既知のフィードスルーコンデンサデバイスの例示的な実施形態においては、最大電流は約300mAに制限されていた。
そこで、本発明の第1の例示的な実施形態について、図3および4を参照しつつ説明する。図3および4を参照すると、本発明による積層フィードスルー容量性デバイス(multi-layer feedthru capacitive device)20aと、図7および8に例示される既知のデバイス50と、の比較は、デバイスが類似のフォームファクタを持つことを明らかにする。本発明の一実施形態による積層フィードスルー容量性デバイス20aは、積層フィードスルー容量性デバイスの幅に沿って、すなわち図3にて上から下に延在する導電層32、34、36、38だけではなく、フィードスルー容量性デバイスの長さに沿って、すなわち図3および4の左から右に延在する導電層22、24、26を含む。さらに、図3および4に示されるような積層フィードスルー容量性デバイス20aは、さらに、図7および8に示される既知の技術の層に対応する類似の構造および動作特性の半導体層80、82、84、86を含む。既知の技術と同様に、これらの半導体層80、82、84、86は、積層フィードスルー容量性デバイス用の過渡電圧抑制機能を備え、亜鉛酸化物ベースの材料またはその他の適当な電位依存性材料などの金属酸化物から、構成することができる。
本発明の技術と既知の技術との間の著しい差は、本発明と従来の技術との間の幾何学的形状の実質的反転(substantial reversal of geometry)にある。図3および4と、図7および8と、の比較から分かるように、本発明の技術における主要信号経路を形成する略平坦な導電要素32、34、36、38(図3および7に示されるように「信号入力/出力」と表され、ここにおいては導電信号層、つまり、それを通して電気的信号を伝達するように構成される第1の導電層と称される)は、かなり短く、それと同時に、図7に示される既知の技術の類似の機能要素52、54、56よりもかなり幅が広い。このような導電信号層32、34、36および38は、フィードスルーデバイス20aの第1の対の対向側面の間における第1の寸法35に沿って、ほぼ延在する。ほぼ平坦な導電要素素子22、24および26は、本発明における接地経路を形成し、また図3においては、接地への概略接続として示されている。このような導電要素22、24および26は、ここでは導電接地層、つまり電気接地に接続するように構成される第2の導電層と称される。このような導電接地層22、24および26は、フィードスルーデバイス20aの第2の対の反対側面の間における第2の寸法25に沿って、ほぼ延在する。
さらに、フィードスルーデバイスの実施形態20aを参照すると、1206フォームファクタの例では、第2の寸法25は第1の寸法35の約2倍である。このように、チップを通る電流経路が120ミルから60ミルに短縮されるため、等価直列抵抗(equivalent series resistance)は50%低減される。さらに、それぞれの導電信号層32、34、36および38は、第3の寸法45を特徴とする概ね幅の広い電流経路を有する。等価直列抵抗は、この電流経路の幅が45ミルから90ミルに増えたという事実により、再び減少する(すなわち、第3の寸法45は、第1の寸法35よりも大きく、第2の寸法25の約75%である)。これらの減少の組み合わせは、内部抵抗の全体としての75%の低減をもたらし、その結果、デバイスの電流処理能力が上がる。前述したように、従来の類似のデバイスの定格は300mAであったが、本発明では、既知の技術と同じフォームファクタを使用するデバイスにおいて、5から10アンペア以上の電流定格にできる。この構成により他の利点が得られ、かなり幅広の導電性電極要素によるかなり幅広の電極タブ(electrode tab)は、デバイスを回路基板、一般には他の電子デバイス内に固定するときに、電極接続へのより良いターミネーション(better termination to electrode connection)をもたらす。
本発明の第2の実施形態について、図5および6を参照しつつ説明する。本発明の第2の実施形態の多くの態様は、図3および4に示されるような第1の例示的な積層フィードスルーデバイスの態様と同様である。同様の参照番号は、そのような同様の態様を表すために使用され、図3および4を参照しつつ説明されているような態様の特定の特徴は、図5および6の例示的な実施形態に等しく適用される。
第1のフィードスルーデバイスの実施形態20a(図3および4に示される)と、図5および6の第2のフィードスルーデバイスの実施形態20bと、の主な違いは、フィードスルーデバイス20aの導電層22、24および26(すなわち、導電接地層)が、フィードスルーデバイス20bにおいて、それぞれの対になっている導電層部分22a/22b、24a/24b、および26a/26bで置き換えられることである。すなわち、それぞれの導電接地層22、24、26は、今や、第1の導電接地部分22a、24aまたは26a、および第2の導電接地部分22b、24bまたは26bを含む。導電要素32、34、36、38に重なり合う領域の大きさに対して、異なる長さに切られた各導電要素を備えることにより、フィードスルーデバイス20bの所定の共振周波数を発生させることができる。より具体的には、フィードスルーデバイス20aが単一の共振点で濾波機能を通常発揮するように設計されている場合、図5および6のフィードスルーデバイス20bによって、二周波数濾波(dual frequency filtering)を供給することができ。例えば、第1の導電接地部分22a、24aおよび26aは、全て、それぞれの第2の導電接地部分22b、24bおよび26bの長さL2よりも短い所定の距離L1とすること、または、その逆とすることができる。対を成す導電接地部分22a/22b、24a/24b、および26a/26bのそれぞれの長い方と短い方の長さは、異なるそれぞれの所定の周波数で働くように設計することができる。それとは別に、対を成す導電接地部分22a/22b、24a/24b、および26a/26bは、対称T型フィルタタイプの機能(symmetrical T-filter type functionality)をもたらすために、いくつかの実施形態においてほぼ同じ長さ(すなわち、L1≒L2)にしてもよい。
図1は、本発明の積層容量性フィードスルーデバイス(multi-layer capacitive feedthru device)20の最終形態の一般的表現である。フィードスルーデバイス20に対する概略の関係は、既に説明したように、例示的な実施形態20aまたは20bのいずれかを包含することを意図する。主要な信号入力/出力端子10、12は、フィードスルーデバイスを概ね形成する半導体材料の本体の長い方の側面に露出できるように、信号搬送導電体32、34、36、38のターミネーション(termination)をメッキすることにより提供される。少なくとも1つの電気的ターミネーション(electrical termination)は、導電信号層32、34、36、および38のそれぞれに接続するために、それらの概ね長い方の側面のそれぞれに備えられる。接地端子40、42は、フィードスルーデバイスを概ね形成する半導体材料の本体の長い方の側面に露出されるように、導電層22、24、26(または、対を成す導電層部分22a/22b、24a/24b、26a/26b)のターミネーションをメッキすることにより提供される。なくとも1つの電気的ターミネーションは、導電接地層22、24、および26に接続するために、それらの概ね短い方の側面に備えられる。導電接地層22、24、および26が図5および6に示される対の導電接地部分22a/22b、24a/24b、および26a/26bを含む場合、電気的ターミネーション40、42の一方は、第1の導電接地部分22a、24a、および26aのそれぞれに接続し、また電気的ターミネーション40、42の他方は、第2の導電接地部分22b、24b、および26bのそれぞれに接続する。
図9は、ハンダ接続21、23、またはその他の同様に効果のある電気的接続により、プリント基板15に取り付けられる本発明の積層フィードスルー容量性デバイス20の斜視図である。図9に示されるように、プリント基板15は、少なくとも1つの信号ライン接続(信号ライン14、16により具現化されている)と、少なくとも1つの接地面接続(接地面接続17および/または19により具現化されている)を含む。第1および第2の電気的接続は、ターミネーション10、12および電気的/ハンダ接続21(図9には、そのうち1つのみが見える)の選択的な組み合わせにより、フィードスルーデバイス20内のそれぞれの導電信号層から信号ライン14、16に備えられる。第3および第4の電気的接続部は、ターミネーション40、42および電気的/ハンダ接続23(図9には、そのうち1つのみが見える)の選択的な組み合わせにより、フィードスルーデバイス20内のそれぞれの導電接地層から信号ライン17、19に備えられる。
本発明は、特定の実施形態に関して詳細に説明されているが、当業者であれば、前述の内容を理解した後、そのような実施形態に対する修正、変形、および等価物を容易に作製できることは理解されるであろう。したがって、本開示の範囲は、限定することを目的とするのではなく例を示すことを目的としており、本件の開示は、そのような修正、変形、および/または追加を本発明に含めることの妨げとはならず、これは当業者であれば容易に理解できることであろう。
Claims (40)
- 第1の寸法だけ互いに離隔された第1の対の対向側面、および第2の寸法だけ互いに離隔された第2の対の対向側面を有する半導体材料の本体と、
前記半導体材料の本体内に配置されるほぼ平坦な複数の第1の導電層であって、それを通して電気的信号を伝播するように構成され、それぞれが前記第1の対の対向側面の間に前記第1の寸法に沿って延在し、かつそれぞれが第3の寸法によって特徴付けられる前記第1の導電層と、
前記半導体材料の本体内に配置されるほぼ平坦な複数の第2の導電層であって、電気的接地に接続するように構成され、それぞれ前記第2の対の対向側面の間に前記第2の寸法に沿って延在する前記第2の導電層と、
を含み、
前記第3の寸法は前記第1の寸法よりも長く、前記第2の寸法は前記3の寸法よりも長いことを特徴とする積層フィードスルーデバイス。 - 前記第2の寸法は、前記第1の寸法の約2倍の長さであることを特徴とする請求項1に記載の積層フィードスルーデバイス。
- 前記第3の寸法は、前記第2の寸法の約75%に等しい値を有することを特徴とする請求項1に記載の積層フィードスルーデバイス。
- 前記半導体材料の本体は、金属酸化物を含むことを特徴とする請求項1に記載の積層フィードスルーデバイス。
- 前記半導体材料の本体は、亜鉛酸化物を含むことを特徴とする請求項1に記載の積層フィードスルーデバイス。
- 前記デバイスは、約5アンペアから約10アンペアまでの範囲の電流定格を有することを特徴とする請求項1に記載の積層フィードスルーデバイス。
- 前記第1の対の対向側面のそれぞれに備えられて、前記第1の導電層のそれぞれに電気的に接続される少なくとも1つの第1の電気的ターミネーションと、
前記第2の対の対向側面のそれぞれに備えられて、前記第2の導電層のそれぞれに電気的に接続される少なくとも1つの第2の電気的ターミネーションと、
をさらに含むことを特徴とする請求項1に記載の積層フィードスルーデバイス。 - 複数の半導体層と、
積層組立体を形成するように、前記複数の半導体層の間に交互に配置される複数の導電接地層および複数の導電信号層と、
を含み、
前記積層組立体は、それぞれの一番上および一番下の層、第1の距離によって互いに隔てられる対の第1の対向側面、および第2の距離によって互いに隔てられる対の第2の対向側面を有し、前記第2の距離は前記第1の距離よりも長く、
前記導電信号層のそれぞれは、前記対の第1の対向側面の少なくとも1つの側面に沿って延在して露出され、
前記導電接地層のそれぞれは、前記対の第2の対向側面の少なくとも1つの側面に沿って延在して露出される
ことを特徴とする積層フィードスルーデバイス。 - 前記第2の距離は、前記第1の距離の約2倍の長さであることを特徴とする請求項8に記載の積層フィードスルーデバイス。
- 前記対の第1の対向側面の少なくとも1つの側面に沿って露出されるそれぞれの導電信号層の部分は、第3の距離によって特徴付けられ、前記第3の距離は前記第1の距離よりも長いことを特徴とする請求項8に記載の積層フィードスルーデバイス。
- 前記第3の距離は、前記第2の距離の約75%に等しい値を有することを特徴とする請求項10に記載の積層フィードスルーデバイス。
- 前記複数の半導体層は、亜鉛酸化物を含むことを特徴とする請求項8に記載の積層フィードスルーデバイス。
- 前記デバイスは、約5アンペアから約10アンペアまでの範囲の電流定格を有することを特徴とする請求項8に記載の積層フィードスルーデバイス。
- 前記積層組立体の一番上および一番下の層は、半導体層を含むことを特徴とする請求項8に記載の積層フィードスルーデバイス。
- 前記対の第1の対向側面のそれぞれの側面に備えられて、前記複数の導電信号層のそれぞれに接続される少なくとも1つの第1の電気的ターミネーションと、
前記対の第2の対向側面のそれぞれの側面に備えられて、前記複数の導電接地層のそれぞれに接続される少なくとも1つの第2の電気的ターミネーションと、
をさらに含むことを特徴とする請求項8に記載の積層フィードスルーデバイス。 - 前記導電接地層のそれぞれは、それぞれの第1および第2の導電性部分を含み、
前記導電接地層のそれぞれの第1の導電性部分のそれぞれは、前記対の第2の対向側面の選択された一方にまで延在し、かつそれに沿って露出され、
前記導電接地層のそれぞれの第2の導電性部分のそれぞれは、前記対の第2の対向側面の他方にまで延在し、かつそれに沿って露出される
ことを特徴とする請求項8に記載の積層フィードスルーデバイス。 - 前記導電接地層のそれぞれの前記第1の導電性部分のそれぞれは、前記対の第2の対向側面の間で測定された距離L1によって特徴付けられ、
前記導電接地層のそれぞれの前記第2の導電性部分のそれぞれは、前記対の第2の対向側面の間で測定された距離L2によって特徴付けられ、
距離L1は距離L2に実質的に等しいことを特徴とする請求項16に記載の積層フィードスルーデバイス。 - 前記導電接地層のそれぞれの前記第1の導電性部分のそれぞれは、前記対の第2の対向側面の間で測定された距離L1によって特徴付けられ、
前記導電接地層のそれぞれの前記第2の導電性部分のそれぞれは、前記対の第2の対向側面の間で測定された距離L2によって特徴付けられ、
2つの異なる所定の周波数で信号濾波を行うように、距離L1と距離L2は異なる値であることを特徴とする請求項16に記載の積層フィードスルーデバイス。 - 前記第2の距離は、前記第1の距離の約2倍の長さであることを特徴とする請求項16に記載の積層フィードスルーデバイス。
- 前記対の第1の対向側面の少なくとも一方に沿って露出される導電信号層のそれぞれの部分は、第3の距離によって特徴付けられ、
前記第3の距離は前記第1の距離よりも長いことを特徴とする請求項16に記載の積層フィードスルーデバイス。 - 前記第3の距離は、前記第2の距離の約75%に等しい値を有することを特徴とする請求項20に記載の積層フィードスルーデバイス。
- 前記複数の半導体層は、亜鉛酸化物を含むことを特徴とする請求項16に記載の積層フィードスルーデバイス。
- 前記デバイスは、約5アンペアから約10アンペアまでの範囲の電流定格を有することを特徴とする請求項16に記載の積層フィードスルーデバイス。
- 前記積層組立体の前記一番上および一番下の層は、半導体層を含むことを特徴とする請求項16に記載の積層フィードスルーデバイス。
- 前記対の第1の対向側面のそれぞれの側面に備えられて、前記複数の導電信号層のそれぞれに接続される少なくとも1つの第1の電気的ターミネーションと、
前記対の第2の対向側面の選択された1つの側面に備えられて、前記導電接地層のそれぞれの前記第1の導電性部分のそれぞれに接続される少なくとも1つの第2の電気的ターミネーション、および前記対の第2の対向側面の他の1つの側面に備えられて、前記導電接地層のそれぞれの前記第2の導電性部分のそれぞれに接続される少なくとも1つの付加的な第2の電気的ターミネーションと、
をさらに含むことを特徴とする請求項16に記載の積層フィードスルーデバイス。 - 少なくとも1つの信号ライン接続部、および少なくとも1つの接地面接続部を有するプリント基板と、
フィードスルーデバイスであって、
第1の寸法だけ互いに離隔された第1の対の対向側面、および第2の寸法だけ互いに離隔された第2の対の対向側面を有し、前記第2の寸法は前記第1の寸法よりも大きい半導体材料の本体と、
前記半導体材料の本体内に配置され、それぞれが前記対の第1の対向側面の少なくとも1つにまで延在し、かつそれに沿って露出されるほぼ平坦な複数の導電信号層と、
前記半導体材料の本体内に配置され、それぞれが前記第2の対向側面の少なくとも1つにまで延在し、かつそれに沿って露出されるほぼ平坦な複数の導電接地層と、
を含むフィードスルーデバイスと、
前記ほぼ平坦な複数の導電信号層から、前記プリント基板上の少なくとも1つの信号ライン接続部までの第1および第2の電気的接続部と、
前記ほぼ平坦な複数の導電接地層から、前記プリント基板上の少なくとも1つの接地面接続部までの第3および第4の電気的接続部と、
を含むことを特徴とする表面実装フィードスルーデバイス。 - 前記第1、第2、第3、および第4の電気的接続部の内の選択された接続部は、ハンダ接続部を含むことを特徴とする請求項26に記載の表面実装フィードスルーデバイス。
- 前記第1、第2、第3、および第4の電気的接続部の内の選択された接続部は、さらに、前記半導体材料の本体の選択された側面に備わるターミネーションを含むことを特徴とする請求項27に記載の表面実装フィードスルーデバイス。
- 前記第2の寸法は、前記第1の寸法の約2倍の長さであることを特徴とする請求項26に記載の表面実装フィードスルーデバイス。
- 前記対の第1の対向側面の少なくとも1つに沿って露出されるほぼ平坦な導電信号層のそれぞれの部分は、第3の寸法によって特徴付けられ、
前記第3の寸法は前記第1の寸法よりも長いことを特徴とする請求項26に記載の表面実装フィードスルーデバイス。 - ほぼ平坦な前記導電接地層のそれぞれは、第1および第2の導電性部分を含み、
ほぼ平坦な前記導電接地層のそれぞれの第1の導電性部分のそれぞれは、前記第2の対の対向側面の選択された1つにまで延在し、かつそれに沿って露出され、
ほぼ平坦な前記導電接地層のそれぞれの第2の導電性部分のそれぞれは、前記第2の対の対向側面の他の1つにまで延在し、かつそれに沿って露出される
ことを特徴とする請求項26に記載の表面実装フィードスルーデバイス。 - ほぼ平坦な前記導電接地層のそれぞれの前記第1の導電性部分のそれぞれは、前記第2の対の対向側面の間の前記第2の寸法に沿って測定される距離L1によって特徴付けられ、
ほぼ平坦な前記導電接地層のそれぞれの前記第2の導電性部分のそれぞれは、前記第2の対の対向側面の間の前記第2の寸法に沿って測定される距離L2によって特徴付けられ、
距離L1は距離L2に実質的に等しいことを特徴とする請求項31に記載の表面実装フィードスルーデバイス。 - ほぼ平坦な前記導電接地層のそれぞれの前記第1の導電性部分のそれぞれは、前記第2の対の対向側面の間の前記第2の寸法に沿って測定される距離L1によって特徴付けられ、
ほぼ平坦な前記導電接地層のそれぞれの前記第2の導電性部分のそれぞれは、前記第2の対の対向側面の間の前記第2の寸法に沿って測定される距離L2によって特徴付けられ、
2つの異なる所定の周波数で信号濾波を行うように、距離L1および距離L2は異なる値であることを特徴とする請求項31に記載の表面実装フィードスルーデバイス。 - 幅寸法が長さ寸法よりも概して短く、導電体材料と半導体材料が複数交互に並ぶ層を有する本体を含み、
前記導電体材料の層の内の選択された層は、積層フィードスルーデバイスの前記本体の前記概して短い幅に沿って延在する主信号搬送導体を含み、前記導体材料の層の選択された他の層は、前記主信号搬送導体に対してほぼ直角に前記積層フィードスルーデバイスの本体の前記長さに沿って延在する過渡電圧接地導電体を含み、
前記主信号搬送導体はが比較的幅の広い電流経路を有することにより、前記積層フィードスルーデバイスの内部等価直列抵抗は比較的低くなるが、前記フィードスルーデバイスの電流処理能力は比較的大きくなることを特徴とする積層フィールドスルーデバイス。 - 過渡電圧接地導電体のそれぞれは、それぞれの第1および第2の所定長さを有する対の部分を含むことを特徴とする請求項34に記載の積層フィードスルーデバイス。
- 前記第1および第2の所定長さは、実質的に等しいことを特徴とする請求項35に記載の積層フィードスルーデバイス。
- 前記第1および第2の所定長さは、2つの異なるそれぞれの所定の周波数で二周波数濾波を行うように実質的に等しくないことを特徴とする請求項35に記載の積層フィードスルーデバイス。
- 複数の金属要素をさらに含み、
前記金属要素の少なくとも1つは、前記主信号搬送導体の内の選択されたものに取り付けられて電気的に接続し、
前記金属要素の少なくとも他の1つは、前記過渡電圧接地導電体の内の選択されたものに取り付けられて電気的に接続する
ことを特徴とする請求項34に記載の積層フィードスルーデバイス。 - 前記積層フィードスルーデバイスの長さは、前記積層フィードスルーデバイスの概して短い幅の約2倍の長さであることを特徴とする請求項34に記載の積層フィードスルーデバイス。
- 前記主信号搬送導体の前記比較的幅の広い電流経路のそれぞれは、前記積層フィードスルーデバイスの概して短い幅よりも長い寸法を有することを特徴とする請求項34に記載の積層フィードスルーデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US53606604P | 2004-01-13 | 2004-01-13 | |
US11/034,230 US20050180091A1 (en) | 2004-01-13 | 2005-01-12 | High current feedthru device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203789A true JP2005203789A (ja) | 2005-07-28 |
Family
ID=34840442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006809A Withdrawn JP2005203789A (ja) | 2004-01-13 | 2005-01-13 | 高電流フィードスルーデバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050180091A1 (ja) |
JP (1) | JP2005203789A (ja) |
CN (1) | CN1681053A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080174931A1 (en) * | 2007-01-18 | 2008-07-24 | Skamser Daniel J | Vertical electrode layer design to minimize flex cracks in capacitors |
TW201234393A (en) * | 2011-02-09 | 2012-08-16 | Yageo Corp | Multi-layer varistor having core electrode unit |
US9093974B2 (en) | 2012-09-05 | 2015-07-28 | Avx Corporation | Electromagnetic interference filter for implanted electronics |
EP3718122A4 (en) | 2017-12-01 | 2021-10-20 | AVX Corporation | VARISTOR WITH LOW ASPECT RATIO |
US10727953B2 (en) * | 2018-01-26 | 2020-07-28 | Sumitomo Electric Industries, Ltd. | Package for optical receiver module |
EP3762951A4 (en) * | 2018-03-05 | 2022-01-26 | AVX Corporation | CASCADING VARISTOR WITH IMPROVED ENERGY HANDLING CAPACITY |
US10791656B1 (en) * | 2019-11-01 | 2020-09-29 | Advanced Fusion Systems Llc | Method and device for separating high level electromagnetic disturbances from microwave signals |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4729058A (en) * | 1986-12-11 | 1988-03-01 | Aluminum Company Of America | Self-limiting capacitor formed using a plurality of thin film semiconductor ceramic layers |
US4935842A (en) * | 1989-07-12 | 1990-06-19 | Sundstrand Corporation | High current feed-through capacitor |
AU641249B2 (en) * | 1989-11-08 | 1993-09-16 | Matsushita Electric Industrial Co., Ltd. | Zinc oxide varistor, manufacture thereof, and crystallized glass composition for coating |
JP2556151B2 (ja) * | 1989-11-21 | 1996-11-20 | 株式会社村田製作所 | 積層型バリスタ |
WO1993017438A1 (fr) * | 1992-02-25 | 1993-09-02 | Matsushita Electric Industrial Co., Ltd. | Galvanoresistance a l'oxyde de zinc et son procede de production |
US5406444A (en) * | 1993-03-29 | 1995-04-11 | Medtronic, Inc. | Coated tantalum feedthrough pin |
US5770113A (en) * | 1995-03-06 | 1998-06-23 | Matsushita Electric Industrial Co., Ltd. | Zinc oxide ceramics and method for producing the same |
JP3254399B2 (ja) * | 1997-02-03 | 2002-02-04 | ティーディーケイ株式会社 | 積層チップバリスタ及びその製造方法 |
JPH10229004A (ja) * | 1997-02-17 | 1998-08-25 | Murata Mfg Co Ltd | チップ型バリスタ |
JP2991175B2 (ja) * | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
JPH11297510A (ja) * | 1998-04-07 | 1999-10-29 | Murata Mfg Co Ltd | 積層型バリスタ |
US6282079B1 (en) * | 1998-11-30 | 2001-08-28 | Kyocera Corporation | Capacitor |
US6525628B1 (en) * | 1999-06-18 | 2003-02-25 | Avx Corporation | Surface mount RC array with narrow tab portions on each of the electrode plates |
DE10064447C2 (de) * | 2000-12-22 | 2003-01-02 | Epcos Ag | Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement |
US7016175B2 (en) * | 2002-10-03 | 2006-03-21 | Avx Corporation | Window via capacitor |
-
2005
- 2005-01-12 US US11/034,230 patent/US20050180091A1/en not_active Abandoned
- 2005-01-13 JP JP2005006809A patent/JP2005203789A/ja not_active Withdrawn
- 2005-01-13 CN CNA2005100517733A patent/CN1681053A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20050180091A1 (en) | 2005-08-18 |
CN1681053A (zh) | 2005-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5909350A (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
US4021759A (en) | EMP line filter using MOV devices | |
US7218492B2 (en) | Devices and systems for electrostatic discharge suppression | |
EP0523190B1 (en) | Power line filter and surge protection circuit components and circuits | |
KR100668977B1 (ko) | 써지전압 보호용 소자 | |
US6097581A (en) | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package | |
US7378900B2 (en) | EMI filter | |
JP2005203789A (ja) | 高電流フィードスルーデバイス | |
KR20150135909A (ko) | 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 | |
US8526162B2 (en) | Feedthrough multilayer capacitor | |
KR20060136276A (ko) | 써지전압 보호용 소자 | |
JP2008028214A (ja) | 静電気対策回路 | |
US10504655B2 (en) | Composite electronic component and board having the same | |
US20050286206A1 (en) | Stacked capacitor | |
KR20170141631A (ko) | 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 | |
US10804258B2 (en) | ESD protection device and signal transmission line | |
KR102202405B1 (ko) | 인쇄회로기판용 스파크 방지소자 | |
KR20140133003A (ko) | 적층 세라믹 커패시터 | |
KR20170141039A (ko) | 기판 및 그 제조방법 | |
KR20170093425A (ko) | 적층형 소자 | |
JP4952456B2 (ja) | 固体電解コンデンサの実装基板への接続構造 | |
KR102609147B1 (ko) | 복합 전자 부품 | |
KR101872596B1 (ko) | 복합 전자부품 | |
KR102480343B1 (ko) | 전기적 충격 보호소자 및 이를 구비한 휴대용 전자장치 | |
KR102442277B1 (ko) | 전기적 충격 보호소자 및 이를 구비한 휴대용 전자장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071109 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090507 |