JP2005196189A - 液晶表示装置用アレイ基板及びその製造方法 - Google Patents
液晶表示装置用アレイ基板及びその製造方法 Download PDFInfo
- Publication number
- JP2005196189A JP2005196189A JP2004380486A JP2004380486A JP2005196189A JP 2005196189 A JP2005196189 A JP 2005196189A JP 2004380486 A JP2004380486 A JP 2004380486A JP 2004380486 A JP2004380486 A JP 2004380486A JP 2005196189 A JP2005196189 A JP 2005196189A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- substrate
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 92
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 239000011159 matrix material Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 141
- 238000000034 method Methods 0.000 claims description 89
- 229920002120 photoresistant polymer Polymers 0.000 claims description 66
- 238000003860 storage Methods 0.000 claims description 60
- 230000000903 blocking effect Effects 0.000 claims description 18
- 230000003746 surface roughness Effects 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】本発明は、液晶表示装置に係り、より詳しくは、液晶表示装置用基板及びその製造方法に関する。
【解決手段】本発明は、基板上に、相互に交差して、画素領域を定義するゲート配線及びデータ配線と；前記ゲート配線及びデータ配線が交差する部分に位置して、ゲート電極と、半導体パターンと、ソース電極と、ドレイン電極とを含む薄膜トランジスタと；前記ゲート配線及びデータ配線と、前記薄膜トランジスタとに対応するブラックマトリックスと；前記ブラックマトリックス上に位置して、前記第１及び第２の領域とを含み、前記第１の領域は、画素領域に対応し、第１の厚さを有して、前記第２の領域は、前記第１の厚さより薄い第２の厚さを有する第１の絶縁膜と；前記第１の絶縁膜上に位置して、前記第１の領域に対応するカラーフィルターパターンと；前記カラーフィルターパターン上に位置して、前記薄膜トランジスタに連結される画素電極とを含む液晶表示装置用基板を提供する。
【選択図】 図３Ａ
Description
本発明は、液晶表示装置に係り、より詳しくは、液晶表示装置用基板及びその製造方法に関する。
一般的に、液晶表示装置は、液晶分子の光学的異方性と複屈折特性を利用して映像を表示するものであって、電界が印加されると液晶の配列が変わって、変わった液晶の配列方向によって光が透過する特性も変わる。
液晶表示装置は、電界生成電極が各々形成されている二枚の基板を電極が形成されている面が向かい合うように配置して、両基板間に液晶物質を注入した後に、両電極間に電圧を印加して生成される電界により液晶分子を動くようにして、変化する光の透過率により映像を表示する。
図１は、一般的な液晶表示装置を示した図面である。
図１に示したように、液晶表示装置１１は、上部基板５、下部基板２２、上部基板５と下部基板２２の間に充填された液晶１４とで構成される。上部基板５は、カラーフィルターパターン８と、各カラーフィルターパターン８間に構成されたブラックマトリックス６と、カラーフィルターパターン８とブラックマトリックス６の上部に蒸着された共通電極１８を含む。下部基板２２には、画素領域Ｐが定義され、画素領域Ｐには画素電極１７とスイッチング素子Ｔが構成されて、画素領域Ｐの周りにアレイ配線が形成されている。
図１に示したように、液晶表示装置１１は、上部基板５、下部基板２２、上部基板５と下部基板２２の間に充填された液晶１４とで構成される。上部基板５は、カラーフィルターパターン８と、各カラーフィルターパターン８間に構成されたブラックマトリックス６と、カラーフィルターパターン８とブラックマトリックス６の上部に蒸着された共通電極１８を含む。下部基板２２には、画素領域Ｐが定義され、画素領域Ｐには画素電極１７とスイッチング素子Ｔが構成されて、画素領域Ｐの周りにアレイ配線が形成されている。
下部基板２２はアレイ基板とも称するが、スイッチング素子である薄膜トランジスタＴがマトリックス状で配置されて、薄膜トランジスタＴＦＴは、ゲート配線１３とデータ配線１５が交差する部分に形成される。
画素領域Ｐは、ゲート配線１３とデータ配線１５が交差して定義される領域であって、画素領域Ｐには、画素電極１７が形成される。
前記画素電極１７は、インジウム−スズ−オキサイドＩＴＯのように光の透過率が比較的優れた透明導電性金属を使用する。
前記画素電極１７に連結されたストレージキャパシターＣstは、ゲート配線１３の上部に構成され、このストレージキャパシターＣstの第１の電極としてゲート配線１３の一部を使用して、また、第２の電極としてソース電極及びドレイン電極と同一層同一物質で形成されたアイランド状のストレージ電極３０が使用される。
アイランド状のストレージ電極３０は、画素電極１７と接触されて画素電極１７の信号を受ける。
アイランド状のストレージ電極３０は、画素電極１７と接触されて画素電極１７の信号を受ける。
カラーフィルター基板５とアレイ基板２２を合着して液晶パネルを製作する場合には、カラーフィルター基板５とアレイ基板２２の合着誤差による光漏れ不良のような問題が発生される。
図２は、図１のＩＩ−ＩＩ線に沿って切断して示した断面図である。
図２に示したように、アレイ基板である第１の基板２２、カラーフィルター基板である第２の基板５が離隔され位置して、第１の基板２２及び第２の基板５の間に位置する液晶層１４を含む。
図２に示したように、アレイ基板である第１の基板２２、カラーフィルター基板である第２の基板５が離隔され位置して、第１の基板２２及び第２の基板５の間に位置する液晶層１４を含む。
アレイ基板２２の上部には、ゲート電極３２、アクティブ層３４、ソース電極３６、ドレイン電極３８を含む薄膜トランジスタＴが位置して、薄膜トランジスタＴの上部には、これを保護する保護膜４０が位置する。
画素領域Ｐには、薄膜トランジスタＴのドレイン電極３８と接触する画素電極１７が位置して、画素電極１７に連結されたストレージ電極３０がゲート配線１３の上部に位置する。
カラーフィルター基板５には、ゲート配線１３、データ配線１５、薄膜トランジスタＴに対応してブラックマトリックス６が構成されて、画素領域Ｐに対応してカラーフィルターパターン８ａ、８ｂ、８ｃが構成される。
アレイ基板は、垂直クロストークを防止するために、データ配線１５と画素電極１７は、一定間隔Ａ離隔されて、ゲート配線１３と画素電極も一定間隔Ｂ離隔される。
データ配線１５及びゲート配線１３と画素電極１７間の離隔した空間Ａ、Ｂは、光漏れ現象が発生する領域であるために、このような領域は、カラーフィルター基板５に位置するブラックマトリックス６によって遮断される。
また、薄膜トランジスタＴの上部に構成されたブラックマトリックス６は、外部から照射された光が保護膜４０を通ってアクティブ層３４に影響を与えないようにするために、このような光を遮断する。
また、薄膜トランジスタＴの上部に構成されたブラックマトリックス６は、外部から照射された光が保護膜４０を通ってアクティブ層３４に影響を与えないようにするために、このような光を遮断する。
ところが、カラーフィルター基板５とアレイ基板２２を合着する工程において合着誤差が発生する場合がある。これを勘案してブラックマトリックス６は、値のマージンをおいて設計されて、これによって、開口率が低下する。
また、マージンを越えた合着誤差が発生する場合、光漏れ領域Ａ、Ｂがブラックマトリックス６によってすべてが遮られない光漏れ不良が発生する場合がある。このような場合には、光漏れが外部に現れるので、液晶表示装置の画質を低下させる問題がある。
また、マージンを越えた合着誤差が発生する場合、光漏れ領域Ａ、Ｂがブラックマトリックス６によってすべてが遮られない光漏れ不良が発生する場合がある。このような場合には、光漏れが外部に現れるので、液晶表示装置の画質を低下させる問題がある。
本発明は、前述したような問題を解決するために提案されて、カラーフィルターパターンをアレイ基板に形成して、カラーフィルター間の領域、すなわち、薄膜トランジスタとゲート配線及びデータ配線の上部にブラックマトリックスを形成する。
カラーフィルターパターンの上部には、画素電極が形成されるが、画素電極の形成の前に、下部に位置する絶縁膜に、弱エッチング工程を実施する。これによって、絶縁膜と画素電極間に、接着力が増加され、画素電極の接着の特性は、向上される。
また、前述したような構成は、前記カラーフィルターパターンとブラックマトリックスを、アレイ基板に直接構成するので、ブラックマトリックスの設計時、考慮された合着マージンを考慮しなくてもいいので、開口率が改善される長所がある。
前述したような目的を達成するための本発明による液晶表示装置用基板は、基板上に、相互に交差して、画素領域を定義するゲート配線及びデータ配線と；前記ゲート配線及びデータ配線が交差する部分に位置して、ゲート電極と、半導体パターンと、ソース電極と、ドレイン電極とを含む薄膜トランジスタと；前記ゲート配線及びデータ配線と、前記薄膜トランジスタとに対応するブラックマトリックスと；前記ブラックマトリックス上に位置して、前記第１及び第２の領域とを含み、前記第１の領域は、画素領域に対応し、第１の厚さを有して、前記第２の領域は、前記第１の厚さより薄い第２の厚さを有する第１の絶縁膜と；前記第１の絶縁膜上に位置して、前記第１の領域に対応するカラーフィルターパターンと；前記カラーフィルターパターン上に位置して、前記薄膜トランジスタに連結される画素電極とを含むことを特徴とする。
前記第１の厚さと第２の厚さの差は、前記第１の絶縁膜の平均表面の粗さ以上である。
前記平均表面の粗さは、前記第１の絶縁膜の表面の粗さのＲＭＳ(Root Mean Square)値である。
前記平均表面の粗さは、前記第１の絶縁膜の表面の粗さのＲＭＳ(Root Mean Square)値である。
前記ゲート配線と重なるストレージ電極をさらに含み、前記第１の絶縁膜は、第１のコンタクトホールを有して、前記ストレージ電極は、前記第１のコンタクトホールを通じて前記画素電極と接触する。
前記ドレイン電極と前記ストレージ電極とを連結する連結電極をさらに含む。
前記第１の絶縁膜は、第２のコンタクトホールを有して、前記画素電極は、前記第２のコンタクトホールを通じて前記ドレイン電極と直接接触する。また、前記第１の絶縁膜と前記ストレージ電極間に位置する第２の絶縁膜をさらに含み、前記第２の絶縁膜は、前記第１のコンタクトホールを含む。
前記ブラックマトリックスは、前記第１の絶縁膜と前記薄膜トランジスタ間に位置する。
前記ゲート配線の一端に位置するゲートパッドと、前記データ配線の一端に位置するデータパッドとをさらに含む。
前記ゲートパッドは、前記ゲート配線に連結されるゲートパッド電極と、前記ゲートパッド電極と接触するゲートパッド電極端子を含む。
前記データパッドは、前記データ配線に連結されるデータパッド電極と、前記データパッド電極と接触するデータパッド電極端子とを含む。
前記ゲートパッドは、前記ゲート配線に連結されるゲートパッド電極と、前記ゲートパッド電極と接触するゲートパッド電極端子を含む。
前記データパッドは、前記データ配線に連結されるデータパッド電極と、前記データパッド電極と接触するデータパッド電極端子とを含む。
一方、本発明による液晶表示装置用基板の製造方法は、基板上に、相互に交差して、画素領域を定義するゲート配線及びデータ配線を形成する段階と；前記ゲート配線及びデータ配線が交差する部分に、ゲート電極と、半導体パターンと、ソース電極と、ドレイン電極とを含む薄膜トランジスタを形成する段階と；前記ゲート配線及びデータ配線と、前記薄膜トランジスタとに対応するブラックマトリックスを形成する段階と；前記ブラックマトリックス上に、第１及び第２の領域とを有する第１の絶縁膜を形成する段階と；前記第１の絶縁膜上に、前記第１の領域に対応するカラーフィルターパターンを形成する段階と；前記カラーフィルターパターンをマスクとして使用して、前記第２の領域を一部除去する段階と；前記カラーフィルターパターン上に、前記薄膜トランジスタに連結される画素電極を形成する段階とを含むことを特徴とする。
前記第２の領域を一部除去する段階は、前記第１の絶縁膜の平均表面の粗さ以上の厚さほど、第２の領域を除去する段階である。
前記平均表面の粗さは、前記第１の絶縁膜の表面の粗さのＲＭＳ値である。
前記第２の領域を一部除去する段階は、前記第１の絶縁膜の平均表面の粗さ以上の厚さほど、第２の領域を除去する段階である。
前記平均表面の粗さは、前記第１の絶縁膜の表面の粗さのＲＭＳ値である。
前記ドレイン電極の形成時、前記ゲート配線と重なり、前記画素電極と接触するストレージ電極を形成する段階をさらに含む。また、前記ドレイン電極の形成時、前記ドレイン電極と前記ストレージ電極とを連結する連結電極を形成する段階をさらに含む。
前記第１の絶縁膜と前記ストレージ電極間に、第２の絶縁膜を形成する段階をさらに含む。
前記第１の絶縁膜上に、フォトレジストを塗布する段階と；透過領域と、遮断領域と、前記ストレージ電極とに対応する半透過領域を含むマスクを使用して、前記フォトレジストを露光する段階と；前記フォトレジストを現像して、前記半透過領域と前記遮断領域とに対応するフォトレジストパターンを形成する段階と；前記フォトレジストパターンをアッシングして、前記半透過領域に対応するフォトレジストパターンを除去する段階と；前記アッシングされたフォトレジストパターンを使用して、前記第１の絶縁膜を除去し、前記第２の絶縁膜を一部除去する段階と；前記一部除去された第２の絶縁膜を除去して、前記ストレージ電極を露出するコンタクトホールを形成する段階とをさらに含む。
前記第１の絶縁膜と前記ストレージ電極間に、第２の絶縁膜を形成する段階をさらに含む。
前記第１の絶縁膜上に、フォトレジストを塗布する段階と；透過領域と、遮断領域と、前記ストレージ電極と、前記ドレイン電極とに対応する半透過領域を含むマスクを使用して、前記フォトレジストを露光する段階と；前記フォトレジストを現像して、前記半透過領域と前記遮断領域とに対応するフォトレジストパターンを形成する段階と；前記フォトレジストパターンをアッシングして、前記半透過領域に対応するフォトレジストパターンを除去する段階と；前記アッシングされたフォトレジストパターンを使用して、前記第１の絶縁膜を除去し、前記第２の絶縁膜を一部除去する段階と；前記一部除去された第２の絶縁膜を除去して、前記ストレージ電極と前記ドレイン電極とを各々露出する第１及び第２のコンタクトホールとを形成する段階とをさらに含む。
前記ゲート配線の一端にゲートパッドを形成する段階と；前記データ配線の一端にデータパッドを形成する段階とをさらに含む。
前記ゲートパッドを形成する段階は、前記ゲート配線に連結されるゲートパッド電極を形成する段階と；前記ゲートパッド電極上に、第２の絶縁膜を形成する段階と；前記第２の絶縁膜と第１の絶縁膜間に、第３の絶縁膜を形成する段階と；前記第１及び第２及び第３の絶縁膜をパターニングして、コンタクトホールを形成する段階と；前記コンタクトホールを通じて前記ゲートパッド電極と接触するゲートパッド電極端子を形成する段階とを含む。
前記第１及び第２及び第３の絶縁膜をパターニングする段階は、第１の絶縁膜上に、フォトレジストを塗布する段階と；前記ゲートパッド電極に対応する透過領域と、遮断領域と、半透過領域とを含むマスクを使用して、前記フォトレジストを露光する段階と；前記フォトレジストを現像して、前記半透過領域と前記遮断領域とに対応するフォトレジストパターンを形成する段階と；前記フォトレジストパターンを使用して、第１の絶縁膜を除去する段階と；前記フォトレジストパターンをアッシングして、前記半透過領域に対応するフォトレジストパターンを除去する段階と；前記アッシングされたフォトレジストパターンを使用して、第３の絶縁膜を除去し、前記第２の絶縁膜を一部除去する段階と；前記一部除去された第２の絶縁膜を除去して、前記コンタクトホールを形成する段階とを含む。
前記データパッドを形成する段階は、前記データ配線に連結されるデータパッド電極を形成する段階と；前記データパッド電極と第１の絶縁膜間に、第２の絶縁膜を形成する段階と；前記第１及び第２の絶縁膜をパターニングして、コンタクトホールを形成する段階と；前記コンタクトホールを通じて前記データパッド電極と接触するデータパッド電極端子を形成する段階とを含む。
前記第１及び第２の絶縁膜をパターニングする段階は、第１の絶縁膜上に、フォトレジストを塗布する段階と；透過領域と、遮断領域と、前記データパッド電極とに対応する半透過領域とを含むマスクを使用して、前記フォトレジストを露光する段階と；前記フォトレジストを現像して、前記半透過領域と前記遮断領域とに対応するフォトレジストパターンを形成する段階と；前記フォトレジストパターンをアッシングして、前記半透過領域に対応するフォトレジストパターンを除去する段階と；前記アッシングされたフォトレジストパターンを使用して、第１の絶縁膜を除去し、前記第２の絶縁膜を一部除去する段階と；前記一部除去された第２の絶縁膜を除去して、前記コンタクトホールを形成する段階とを含む。
以下、添付された図面を参照して、本発明の実施例を説明する。
本発明は、ブラックマトリックスとカラーフィルターパターンとを薄膜トランジスタが位置するアレイ基板に形成することによって、設計時に、合着誤差に対する工程マージンを置く必要がなく、開口率が改善される。
また、カラーフィルターの形成後、画素電極を形成する前に、弱エッチング工程を実施することによって、画素電極と下部の絶縁膜間の接着力が向上されて、カラーフィルターパターンの形成後、残留するカラーレジンが除去される。
さらに、パターンされた金属層の上部に、絶縁膜の一部を残留させることによって、ストレージ電極、ゲートパッド電極及びデータパッド電極が、フォトレジストを除去する薬液やカラーフィルターパターンをパターンする薬液によって、腐食される不良を防ぐことができる。
また、カラーフィルターの形成後、画素電極を形成する前に、弱エッチング工程を実施することによって、画素電極と下部の絶縁膜間の接着力が向上されて、カラーフィルターパターンの形成後、残留するカラーレジンが除去される。
さらに、パターンされた金属層の上部に、絶縁膜の一部を残留させることによって、ストレージ電極、ゲートパッド電極及びデータパッド電極が、フォトレジストを除去する薬液やカラーフィルターパターンをパターンする薬液によって、腐食される不良を防ぐことができる。
図３Ａは、本発明の実施例１による液晶表示装置用アレイ基板を示した平面図である。
図３Ａに示したように、基板１００上に、一方向へと延長され一端にゲートパッド電極１０６を含むゲート配線１０２が、相互に平行に位置して、前記ゲート配線１０２と垂直に交差して多数の画素領域Ｐを定義し、一端にデータパッド電極１２０を含むデータ配線１１８が位置する。
図３Ａに示したように、基板１００上に、一方向へと延長され一端にゲートパッド電極１０６を含むゲート配線１０２が、相互に平行に位置して、前記ゲート配線１０２と垂直に交差して多数の画素領域Ｐを定義し、一端にデータパッド電極１２０を含むデータ配線１１８が位置する。
前記ゲート配線１０２とデータ配線１１８が交差する部分には、ゲート電極１０４、アクティブ層１１０、ソース電極１１４及びドレイン電極１１６とを含む薄膜トランジスタＴが位置する。前記ゲート配線１０２及びデータ配線１１８が交差して定義される画素領域Ｐには、前段ゲート配線１０２の上部に位置するストレージ電極１２２と接触する画素電極１３８と、画素電極１３８の下部に位置する赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルターパターン１３４ａ、１３４ｂ、１３４ｃを構成する。前記ドレイン電極１１６は、画素領域Ｐを横切る連結電極１１７によって前記ストレージ電極１２２に連結される。
前記画素電極１３８は、前記ゲート配線１０２の上部に位置するストレージ電極１２２とストレージコンタクトホール１３２ａを通じて連結されることによって、画素電極１３８は、ストレージ電極１２２に連結されたドレイン電極１１６を通じて薄膜トランジスタＴにも連結された構造である。
ストレージキャパシターＣstは、ストレージ電極１２２を第１の電極として、ストレージ電極１２２と重なるゲート配線１０２を第２の電極とする。
ブラックマトリックス１２８は、ゲート配線１０２及びデータ配線１１８と薄膜トランジスタＴに対応するように位置して、光漏れを防ぐ。
ストレージキャパシターＣstは、ストレージ電極１２２を第１の電極として、ストレージ電極１２２と重なるゲート配線１０２を第２の電極とする。
ブラックマトリックス１２８は、ゲート配線１０２及びデータ配線１１８と薄膜トランジスタＴに対応するように位置して、光漏れを防ぐ。
図３には示してないが、ブラックマトリックス１２８と画素領域Ｐに形成されるカラーフィルターパターン１３４ａ、１３４ｂ、１３４ｃ間には、絶縁膜(図４Ｆの１３０)が形成される。カラーフィルターパターン１３４ａ、１３４ｂ、１３４ｃの形成後、絶縁膜は、弱エッチングされて、これによって、画素電極１３８の接着力は強化され、カラーフィルターパターン１３４ａ、１３４ｂ、１３４ｃの形成後、残留する可能があるカラーレジンは除去される。
ゲートパッド電極１０６及びデータパッド電極１２０各々は、ゲートパッドコンタクトホール１４２及びデータパッドコンタクトホール１４４を通じてゲートパッド電極端子１４６とデータパッド電極端子１４８と接触される。
前述したように、薄膜トランジスタＴが位置する基板上に、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルターパターン１３４ａ、１３４ｂ、１３４ｃが位置するアレイ基板は、ＣＯＴアレイ基板で定義される。
図３Ａに示された本発明の実施例１によるアレイ基板は、図３Ｂに示された 本発明の実施例２によるアレイ基板に変形することができる。
図３Ｂは、本発明の実施例２による液晶表示装置用アレイ基板を示した平面図である。実施例１のアレイ基板と実施例２のアレイ基板は、画素電極１３８とドレイン電極１１６間の連結構造に差があって、全体的な構成は、類似である。すなわち、実施例１で、画素電極１３８とドレイン電極１１６は、連結電極１１７とストレージ電極１２２を通じて連結されるが、実施例２で、画素電極１３８とドレイン電極１１６は、ドレインコンタクトホール１３３を通じて直接接触される。
これによって、ストレージ電極１２２は、アイランド状であって、画素電極１３８とストレージコンタクトホール１３２を通じて連結される。
これによって、ストレージ電極１２２は、アイランド状であって、画素電極１３８とストレージコンタクトホール１３２を通じて連結される。
図４Ａないし図４Ｇ、図５Ａないし図５Ｇ、 図６Ａないし図６Ｇは、各々図３ＡのＩＶ−ＩＶ、Ｖ−Ｖ、ＶＩ−ＶＩ線に沿って切断した工程断面図であって、本発明の実施例１による液晶表示装置用アレイ基板を製造する方法を示した図である。一方、本発明の実施例２による液晶表示装置用アレイ基板を製造する方法は、画素電極１３８とドレイン電極１０６間の連結構造で差があって、本発明の実施例１による液晶表示装置用アレイ基板を製造する方法は、全体的に類似である。
図４Ａ、図５Ａ、図６Ａに示したように、基板１００上に、第１の金属を蒸着してパターンし、一端にゲートパッド電極(図３Ａの１０６)を含むゲート配線１０２と、ゲート配線１０２から延長されたゲート電極１０４を形成する。第１の金属は、信号遅延を防ぐため、抵抗の低いアルミニウム系列の金属が使用される。
前記ゲート配線１０２が形成された基板１００全面に、シリコン窒化物ＳｉＮＸとニ酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された１つを蒸着して、第１の絶縁膜であるゲート絶縁膜１０８を形成する。
前記第１の絶縁膜１０８上に、純粋非晶質シリコン(ａ−Ｓｉ：Ｈ)と不純物を含む非晶質シリコン(ｎ＋ａ−Ｓｉ：Ｈ)を蒸着してパターンし、ゲート電極１０４の上部のゲート絶縁膜１０８上に、アクティブ層１１１とオーミックコンタクト層１１２とで構成される半導体パターン１１０を形成する。
図４Ｂ、図５Ｂ、図６Ｂに示したように、半導体パターン１１０が形成された基板１００全面に、第２の金属を蒸着してパターンし、オーミックコンタクト層１１２と各々接触するソース電極１１４及びドレイン電極１１６、前記ソース電極１１４に連結され、一端にデータパッド電極１２０を含むデータ配線１１８を形成する。第２の金属は、クロムＣｒ、モリブデンＭｏ、タングステンＷ、チタンＴｉ、銅Ｃｕを含む導電性金属グループのうちから選択された１つが使用される。さらに、ゲート配線の上部に、ストレージ電極１２２と、前記ストレージ電極１２２と前記ドレイン電極１１６を連結する連結電極(図３Ａの１１７)が形成される。一方、実施例２による製造方法では、実施例１の連結電極を形成しない。ソース電極１１４及びドレイン電極１１６を形成した後に、ソース電極１１４とドレイン電極１１６の間に露出されたオーミックコンタクト層１１２をパターンして下部のアクティブ層１１１にチャンネル領域を形成し、前記ソース電極１１４とドレイン電極１１６は、エッチング防止膜の役割をする。
前記データ配線１１８が形成された基板１００全面に、シリコン窒化物ＳｉＮＸとニ酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された１つを蒸着して、第２の絶縁膜１２４を形成する。第２の絶縁膜１２４は、以後に形成されるブラックマトリックスと半導体パターン１１０間に、接触不良を防ぐ。この時、第２の絶縁膜１２４は、ブラックマトリックスと半導体パターン１１０間に、接触不良が発生しない場合には、形成しなくても良い。
前述したような工程によって薄膜トランジスタＴを形成する。
前述したような工程によって薄膜トランジスタＴを形成する。
図４Ｃ、図５Ｃ、図６Ｃに示したように、第２の絶縁膜１２４の上部に誘電率の低い不透明な有機物質１２６を塗布してパターンし、薄膜トランジスタＴの上部と、前記ストレージ電極１２２の上部と、前記データ配線１１８とゲート配線１０２の上部に、ブラックマトリックス１２８を形成する。前記ブラックマトリックス１２８は、薄膜トランジスタＴを保護する役割を行う。
図４Ｄ、図５Ｄ、図６Ｄに示したように、前記ブラックマトリックス１２８が形成された基板１００全面に、絶縁物質を蒸着して、第３の絶縁膜１３０を形成する。第３の絶縁膜１３０は、シリコン窒化物ＳｉＮＸとニ酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された１つで構成される。
図４Ｅ、図５Ｅ、図６Ｅに示したように、前記第３の絶縁膜１３０と第２の絶縁膜１２４をエッチングして、ストレージ電極１２２の一部を露出するストレージコンタクトホール１３２ａと、データパッド電極１２０を露出するデータパッドコンタクトホール１４４を形成する。さらに、第３の絶縁膜１３０と第２の絶縁膜１２４と第１の絶縁膜１０８をエッチングして、ゲートパッド１０６を露出するゲートパッドコンタクトホール１４２を形成する。一方、実施例２の製造方法では、ドレインコンタクトホール(図３Ｂの１３３)を形成する。
図４Ｆ、図５Ｆ、図６Ｆに示したように、第３の絶縁膜１３０が形成された基板１００に、カラー樹脂を塗布してパターンし、画素領域Ｐに対応して、緑色Ｇのカラーフィルターパターン１３４ｂを形成する。一方、赤色Ｒ、青色のカラーフィルターパターン１３４ａ、１３４ｃは、緑色Ｇのカラーフィルターパターン１３４ｂと類似な方法によって、対応する画素領域Ｐに形成される。
カラーフィルターパターンの形成後に、カラーフィルターパターン１３４ｂ間に露出された第３の絶縁膜１３０に対して、弱エッチングが行われて、第３の絶縁膜１３０は、ｄほどの厚さが部分的に除去される。ｄの厚さは、第３の絶縁膜１３０の平均表面の粗さ以上に該当されて、平均表面の粗さとして、ＡＦＭ(Atomic Force Microscopy)を利用したＲＭＳ値が使用される。弱エッチング方法として、乾式エッチング方法や湿式エッチング方法が使用される。弱エッチング工程時、カラーフィルターパターン１３４ｂは、エッチング防止膜の役割をする。
第３の絶縁膜１３０に対する弱エッチング工程を通じて、第３の絶縁膜１３０は、カラーフィルターパターン１３４ｂによって覆われる第１の領域と、カラーフィルターパターン１３４ｂ間に位置する弱エッチングされた第２の領域とに区分することができる。第１の領域は、弱エッチングされないので、Ｄの厚さを有して、第２の領域は、弱エッチングされるので、Ｄ−ｄの厚さを有する。
第３の絶縁膜１３０に対する弱エッチング工程は、後続工程によって形成される画素電極(図４Ｇの１３８)の接着力を向上させるためである。
また、弱エッチング工程は、カラーフィルターパターン１３４ｂの形成後、コンタクトホール１３２、１４２、１４４に残留する可能があるカラーレジンを除去して、以後形成される画素電極及びパッド電極端子等と、下部の金属層間の接触力を向上させる。
また、弱エッチング工程は、カラーフィルターパターン１３４ｂの形成後、コンタクトホール１３２、１４２、１４４に残留する可能があるカラーレジンを除去して、以後形成される画素電極及びパッド電極端子等と、下部の金属層間の接触力を向上させる。
図４Ｇ、図５Ｇ、図６Ｇに示したように、カラーフィルターパターン１３４が形成された基板１００全面に、インジウム−スズ−オキサイドＩＴＯとインジウム−ジンク−オキサイドＩＺＯを含む透明導電性金属を蒸着してパターンし、画素領域Ｐに対応する画素電極１３８を形成する。
さらに、ゲートパッドコンタクトホール１４２を通じてゲートパッド電極１０６と接触するゲートパッド電極端子１４６を形成して、データパッドコンタクトホール１４４を通じてデータパッド電極１２０と接触するデータパッド電極端子１４８を形成する。
さらに、ゲートパッドコンタクトホール１４２を通じてゲートパッド電極１０６と接触するゲートパッド電極端子１４６を形成して、データパッドコンタクトホール１４４を通じてデータパッド電極１２０と接触するデータパッド電極端子１４８を形成する。
画素電極１３８は、ストレージコンタクトホール１３２を通じてストレージ電極１２２と直接接触する。
前述したような工程によって、本発明の実施例による液晶表示装置用アレイ基板を製作する。
前述したような工程によって、本発明の実施例による液晶表示装置用アレイ基板を製作する。
図７Ａないし図７Ｇ、図８Ａないし図８Ｇ、図９Ａないし図９Ｇは、本発明の実施例によって、第３の絶縁膜１３０に対する弱エッチング工程を詳しく示した工程断面図であって、図４Ａないし図４Ｄ、図５Ａないし図５Ｄ、図６Ａないし図６Ｄ以後の工程を示した図である。
図７Ａ、図８Ａ、図９Ａに示したように、第３の絶縁膜１３０全面に、フォトレジスト１５０を形成する。
フォトレジスト１５０の上部に、透過部Ｍ１と遮断部Ｍ２と半透過部Ｍ３とで構成されたマスクＭを位置させる。
フォトレジスト１５０の上部に、透過部Ｍ１と遮断部Ｍ２と半透過部Ｍ３とで構成されたマスクＭを位置させる。
前記マスクＭの透過部Ｍ１は、光を完全に透過させる領域であって、以後形成されるゲートパッドコンタクトホール(図８Ｇの１４２)に対応する。前記半透過部Ｍ３は、透過部Ｍ１に比べて、光の半分程度だけを透過させる領域であって、以後形成されるデータパッドコンタクトホール(図９Ｇの１４４)及びストレージコンタクトホール(図７Ｇの１３２)に対応する。
前記半透過部Ｍ３は、スリット(slit)や半透明な物質で構成されていて、光を一部だけ透過して、露光が部分的に起きる。
前記遮断部Ｍ２は、光を完全に遮断する領域であって、透過部Ｍ１と半透過部Ｍ３を除いた領域である。
前記半透過部Ｍ３は、スリット(slit)や半透明な物質で構成されていて、光を一部だけ透過して、露光が部分的に起きる。
前記遮断部Ｍ２は、光を完全に遮断する領域であって、透過部Ｍ１と半透過部Ｍ３を除いた領域である。
一方、実施例２の製造方法では、半透過部Ｍ３は、ドレインコンタクトホール(図３Ｂの１３３)に対応する。
前述したような構成のマスクＭの上部へ光を照射して、下部のフォトレジスト１５０を露光して現像する。
前述したような構成のマスクＭの上部へ光を照射して、下部のフォトレジスト１５０を露光して現像する。
図７Ｂ、図８Ｂ、図９Ｂに示したように、データパッドコンタクトホール及びストレージコンタクトホールに対応する部分は、一部だけ除去され、ゲートパッドコンタクトホールに対応する部分は、完全に除去されたフォトレジストパターン１５０ａが形成される。
図７Ｃ、図８Ｃ、図９Ｃに示したように、ゲートパッド電極１０６の上部に位置するフォトレジスト１５０ａによって、完全に露出された第３の絶縁膜１３０がエッチングされる。
図７Ｄ、図８Ｄ、図９Ｄに示したように、データパッドコンタクトホール及びストレージコンタクトホールが形成される部分を露出するため、フォトレジストパターン(図７Ａ、図８Ａ、図９Ａの１５０ａ)に対して、アッシング工程を行う。これによって、フォトレジストパターンは、全体的に、一部除去されて、特に、マスクの半透過部(図７Ａ、図９ＡのＭ３)に対応して、一部だけ露光された部分が完全に除去され、アッシングされたフォトレジストパターン１５０ａが形成される。すなわち、アッシング工程は、一種の乾式工程であって、以後形成されるデータパッドコンタクトホール及びストレージコンタクトホールに対応する部分が完全に除去される。
図７Ｅ、図８Ｅ、図９Ｅに示したように、ストレージ電極１２２の上部の露出された第３の絶縁膜１３０及び第２の絶縁膜１２４を除去する工程を実施する。露出された第３の絶縁膜１３０は、完全に除去される一方、第２の絶縁膜１２４は、一部だけ除去される。
一方、ゲートパッド電極１０６の上部の露出された第２の絶縁膜１２４は、完全に除去されて、下部の第１の絶縁膜１０８は、一部だけ除去される。
前述したように、ストレージ電極１２２及びデータパッド電極１２０の上部の第２の絶縁膜１２４と、ゲートパッド電極１０６の上部の第１の絶縁膜１２０を、一部だけ除去する理由は、以後行われるアッシングされたフォトレジストパターン１５０ｂの除去及びカラーフィルターパターンの形成時、下部の金属層に起きる腐食のような化学的反応を防ぐためである。
前述したように、ストレージ電極１２２及びデータパッド電極１２０の上部の第２の絶縁膜１２４と、ゲートパッド電極１０６の上部の第１の絶縁膜１２０を、一部だけ除去する理由は、以後行われるアッシングされたフォトレジストパターン１５０ｂの除去及びカラーフィルターパターンの形成時、下部の金属層に起きる腐食のような化学的反応を防ぐためである。
図７Ｆ、図８Ｆ、図９Ｆに示したように、アッシングされたフォトレジストパターン(図７Ｅ、図８Ｅ、図９Ｅの１５０ｂ)は、ストリップ工程によって、完全に除去される。ストリップ工程後に、基板１００上に、緑色Ｇのカラー樹脂を塗布してパターンし、緑色Ｇのカラーフィルターパターン１３４ｂを画素領域Ｐに形成する。
図７Ｇ、図８Ｇ、図９Ｇに示したように、基板１００全面に対して弱エッチング工程を行うが、カラーフィルターパターン１３４ｂは、エッチング防止膜の役割をする。弱エッチング工程時、カラーフィルターパターン１３４ｂ間に露出された第３の絶縁膜１３０の第１の領域は、弱エッチングされないので、Ｄの厚さを有して、カラーフィルターパターン１３４ｂ間に露出された第３の絶縁膜１３０の第２の領域は、弱エッチングされるので、Ｄ−ｄの厚さを有する。また、ストレージ電極１２２とデータパッド電極１２０の上部に、一部除去された第２の絶縁膜１２４は、完全に除去され、ストレージ電極１２２とデータパッド電極１２０を各々露出するストレージコンタクトホール１３２とデータパッドコンタクトホール１４４が形成される。
一方、実施例２の製造方法では、ストレージ電極１２２とデータパッド電極１２０の上部に、一部除去された第２の絶縁膜１２４を完全に除去する方法と類似であるように、ドレイン電極１１６の上部に、一部除去された第２の絶縁膜１２４は、完全に除去され、ドレインコンタクトホール(図３Ｂの１３３)が形成される。
本発明の実施例で、弱エッチング工程は、後続工程によって形成される画素電極及びパッド電極等の接着力を向上させる。
一方、このような弱エッチング工程時、カラーフィルターパターンは、エッチング防止膜の役割をするので、別途のマスク工程の追加なしに、下部の第３の絶縁膜は、エッチングされて、コンタクトホールも形成できる。
また、弱エッチング工程は、カラーフィルターパターンの形成後、コンタクトホールに残留する可能があるカラーレジンを完全に除去して、以後に形成される画素電極やパッド電極端子等と、下部の金属層間の接着力は、向上される。
一方、このような弱エッチング工程時、カラーフィルターパターンは、エッチング防止膜の役割をするので、別途のマスク工程の追加なしに、下部の第３の絶縁膜は、エッチングされて、コンタクトホールも形成できる。
また、弱エッチング工程は、カラーフィルターパターンの形成後、コンタクトホールに残留する可能があるカラーレジンを完全に除去して、以後に形成される画素電極やパッド電極端子等と、下部の金属層間の接着力は、向上される。
１００：基板
１０２：ゲート配線
１０４：ゲート電極
１０６：ゲートパッド
１１４：ソース電極
１１６：ドレイン電極
１１８：データ配線
１２０：データパッド
１２２：ストレージ金属層
１２８：ブラックマトリックス
１３４ａ、１３４ｂ、１３４ｃ：カラーフィルター
１３８：画素電極
１４２：ゲートコンタクトホール
１４４：データコンタクトホール
１０２：ゲート配線
１０４：ゲート電極
１０６：ゲートパッド
１１４：ソース電極
１１６：ドレイン電極
１１８：データ配線
１２０：データパッド
１２２：ストレージ金属層
１２８：ブラックマトリックス
１３４ａ、１３４ｂ、１３４ｃ：カラーフィルター
１３８：画素電極
１４２：ゲートコンタクトホール
１４４：データコンタクトホール
Claims (25)
- 基板上に、相互に交差して、画素領域を定義するゲート配線及びデータ配線と；
前記ゲート配線及びデータ配線が交差する部分に位置して、ゲート電極と、半導体パターンと、ソース電極と、ドレイン電極とを含む薄膜トランジスタと；
前記ゲート配線及びデータ配線と、前記薄膜トランジスタとに対応するブラックマトリックスと；
前記ブラックマトリックス上に位置して、前記第１及び第２の領域とを含み、前記第１の領域は、画素領域に対応し、第１の厚さを有して、前記第２の領域は、前記第１の厚さより薄い第２の厚さを有する第１の絶縁膜と；
前記第１の絶縁膜上に位置して、前記第１の領域に対応するカラーフィルターパターンと；
前記カラーフィルターパターン上に位置して、前記薄膜トランジスタに連結される画素電極とを含む液晶表示装置用基板。 - 前記第１の厚さと第２の厚さの差は、前記第１の絶縁膜の平均表面の粗さ以上であることを特徴とする請求項１に記載の液晶表示装置用基板。
- 前記平均表面の粗さは、前記第１の絶縁膜の表面の粗さのＲＭＳ値であることを特徴とする請求項２に記載の液晶表示装置用基板。
- 前記ゲート配線と重なるストレージ電極をさらに含み、前記第１の絶縁膜は、第１のコンタクトホールを有して、前記ストレージ電極は、前記第１のコンタクトホールを通じて前記画素電極と接触することを特徴とする請求項１に記載の液晶表示装置用基板。
- 前記ドレイン電極と前記ストレージ電極とを連結する連結電極をさらに含むことを特徴とする請求項４に記載の液晶表示装置用基板。
- 前記第１の絶縁膜は、第２のコンタクトホールを有して、前記画素電極は、前記第２のコンタクトホールを通じて前記ドレイン電極と直接接触することを特徴とする請求項４に記載の液晶表示装置用基板。
- 前記第１の絶縁膜と前記ストレージ電極間に位置する第２の絶縁膜をさらに含み、前記第２の絶縁膜は、前記第１のコンタクトホールを含むことを特徴とする請求項４に記載の液晶表示装置用基板。
- 前記ブラックマトリックスは、前記第１の絶縁膜と前記薄膜トランジスタ間に位置することを特徴とする請求項１に記載の液晶表示装置用基板。
- 前記ゲート配線の一端に位置するゲートパッドと、前記データ配線の一端に位置するデータパッドとをさらに含むことを特徴とする請求項１に記載の液晶表示装置用基板。
- 前記ゲートパッドは、前記ゲート配線に連結されるゲートパッド電極と、前記ゲートパッド電極と接触するゲートパッド電極端子を含むことを特徴とする請求項９に記載の液晶表示装置用基板。
- 前記データパッドは、前記データ配線に連結されるデータパッド電極と、前記データパッド電極と接触するデータパッド電極端子とを含むことを特徴とする請求項９に記載の液晶表示装置用基板。
- 基板上に、相互に交差して、画素領域を定義するゲート配線及びデータ配線を形成する段階と；
前記ゲート配線及びデータ配線が交差する部分に、ゲート電極と、半導体パターンと、ソース電極と、ドレイン電極とを含む薄膜トランジスタを形成する段階と；
前記ゲート配線及びデータ配線と、前記薄膜トランジスタとに対応するブラックマトリックスを形成する段階と；
前記ブラックマトリックス上に、第１及び第２の領域とを有する第１の絶縁膜を形成する段階と；
前記第１の絶縁膜上に、前記第１の領域に対応するカラーフィルターパターンを形成する段階と；
前記カラーフィルターパターンをマスクとして使用して、前記第２の領域を一部除去する段階と；
前記カラーフィルターパターン上に、前記薄膜トランジスタに連結される画素電極を形成する段階とを含む液晶表示装置用基板の製造方法。 - 前記第２の領域を一部除去する段階は、前記第１の絶縁膜の平均表面の粗さ以上の厚さほど、第２の領域を除去する段階であることを特徴とする請求項１２に記載の液晶表示装置用基板の製造方法。
- 前記平均表面の粗さは、前記第１の絶縁膜の表面の粗さのＲＭＳ値であることを特徴とする請求項１３に記載の液晶表示装置用基板の製造方法。
- 前記ドレイン電極の形成時、前記ゲート配線と重なり、前記画素電極と接触するストレージ電極を形成する段階をさらに含むことを特徴とする請求項１２に記載の液晶表示装置用基板の製造方法。
- 前記ドレイン電極の形成時、前記ドレイン電極と前記ストレージ電極とを連結する連結電極を形成する段階をさらに含むことを特徴とする請求項１５に記載の液晶表示装置用基板の製造方法。
- 前記第１の絶縁膜と前記ストレージ電極間に、第２の絶縁膜を形成する段階をさらに含むことを特徴とする請求項１６に記載の液晶表示装置用基板の製造方法。
- 前記第１の絶縁膜上に、フォトレジストを塗布する段階と；
透過領域と、遮断領域と、前記ストレージ電極とに対応する半透過領域を含むマスクを使用して、前記フォトレジストを露光する段階と；
前記フォトレジストを現像して、前記半透過領域と前記遮断領域とに対応するフォトレジストパターンを形成する段階と；
前記フォトレジストパターンをアッシングして、前記半透過領域に対応するフォトレジストパターンを除去する段階と；
前記アッシングされたフォトレジストパターンを使用して、前記第１の絶縁膜を除去し、前記第２の絶縁膜を一部除去する段階と；
前記一部除去された第２の絶縁膜を除去して、前記ストレージ電極を露出するコンタクトホールを形成する段階とをさらに含むことを特徴とする請求項１７に記載の液晶表示装置用基板の製造方法。 - 前記第１の絶縁膜と前記ストレージ電極間に、第２の絶縁膜を形成する段階をさらに含むことを特徴とする請求項１５に記載の液晶表示装置用基板の製造方法。
- 前記第１の絶縁膜上に、フォトレジストを塗布する段階と；
透過領域と、遮断領域と、前記ストレージ電極と、前記ドレイン電極とに対応する半透過領域を含むマスクを使用して、前記フォトレジストを露光する段階と；
前記フォトレジストを現像して、前記半透過領域と前記遮断領域とに対応するフォトレジストパターンを形成する段階と；
前記フォトレジストパターンをアッシングして、前記半透過領域に対応するフォトレジストパターンを除去する段階と；
前記アッシングされたフォトレジストパターンを使用して、前記第１の絶縁膜を除去し、前記第２の絶縁膜を一部除去する段階と；
前記一部除去された第２の絶縁膜を除去して、前記ストレージ電極と前記ドレイン電極とを各々露出する第１及び第２のコンタクトホールとを形成する段階とをさらに含むことを特徴とする請求項１９に記載の液晶表示装置用基板の製造方法。 - 前記ゲート配線の一端にゲートパッドを形成する段階と；
前記データ配線の一端にデータパッドを形成する段階とをさらに含むことを特徴とする請求項１２に記載の液晶表示装置用基板の製造方法。 - 前記ゲートパッドを形成する段階は、
前記ゲート配線に連結されるゲートパッド電極を形成する段階と；
前記ゲートパッド電極上に、第２の絶縁膜を形成する段階と；
前記第２の絶縁膜と第１の絶縁膜間に、第３の絶縁膜を形成する段階と；
前記第１及び第２及び第３の絶縁膜をパターニングして、コンタクトホールを形成する段階と；
前記コンタクトホールを通じて前記ゲートパッド電極と接触するゲートパッド電極端子を形成する段階とを含むことを特徴とする請求項２１に記載の液晶表示装置用基板の製造方法。 - 前記第１及び第２及び第３の絶縁膜をパターニングする段階は、
第１の絶縁膜上に、フォトレジストを塗布する段階と；
前記ゲートパッド電極に対応する透過領域と、遮断領域と、半透過領域とを含むマスクを使用して、前記フォトレジストを露光する段階と；
前記フォトレジストを現像して、前記半透過領域と前記遮断領域とに対応するフォトレジストパターンを形成する段階と；
前記フォトレジストパターンを使用して、第１の絶縁膜を除去する段階と；
前記フォトレジストパターンをアッシングして、前記半透過領域に対応するフォトレジストパターンを除去する段階と；
前記アッシングされたフォトレジストパターンを使用して、第３の絶縁膜を除去し、前記第２の絶縁膜を一部除去する段階と；
前記一部除去された第２の絶縁膜を除去して、前記コンタクトホールを形成する段階とを含むことを特徴とする請求項２２に記載の液晶表示装置用基板の製造方法。 - 前記データパッドを形成する段階は、
前記データ配線に連結されるデータパッド電極を形成する段階と；
前記データパッド電極と第１の絶縁膜間に、第２の絶縁膜を形成する段階と；
前記第１及び第２の絶縁膜をパターニングして、コンタクトホールを形成する段階と；
前記コンタクトホールを通じて前記データパッド電極と接触するデータパッド電極端子を形成する段階とを含むことを特徴とする請求項２１に記載の液晶表示装置用基板の製造方法。 - 前記第１及び第２の絶縁膜をパターニングする段階は、
第１の絶縁膜上に、フォトレジストを塗布する段階と；
透過領域と、遮断領域と、前記データパッド電極とに対応する半透過領域とを含むマスクを使用して、前記フォトレジストを露光する段階と；
前記フォトレジストを現像して、前記半透過領域と前記遮断領域とに対応するフォトレジストパターンを形成する段階と；
前記フォトレジストパターンをアッシングして、前記半透過領域に対応するフォトレジストパターンを除去する段階と；
前記アッシングされたフォトレジストパターンを使用して、第１の絶縁膜を除去し、前記第２の絶縁膜を一部除去する段階と；
前記一部除去された第２の絶縁膜を除去して、前記コンタクトホールを形成する段階とを含むことを特徴とする請求項２４に記載の液晶表示装置用基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099918A KR101012718B1 (ko) | 2003-12-30 | 2003-12-30 | 액정표시장치용 어레이기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005196189A true JP2005196189A (ja) | 2005-07-21 |
| JP4219886B2 JP4219886B2 (ja) | 2009-02-04 |
Family
ID=34698729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004380486A Active JP4219886B2 (ja) | 2003-12-30 | 2004-12-28 | 液晶表示装置用アレイ基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7345727B2 (ja) |
| JP (1) | JP4219886B2 (ja) |
| KR (1) | KR101012718B1 (ja) |
| CN (1) | CN100342279C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887239A (zh) * | 2012-12-21 | 2014-06-25 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437317C (zh) * | 2005-09-26 | 2008-11-26 | 爱普生映像元器件有限公司 | 液晶显示装置 |
| KR20070049316A (ko) * | 2005-11-08 | 2007-05-11 | 삼성전자주식회사 | 표시 패널 및 이를 구비한 표시 장치 |
| TWI357517B (en) * | 2006-01-27 | 2012-02-01 | Au Optronics Corp | Optical compensated bend type lcd |
| KR101406980B1 (ko) | 2007-12-10 | 2014-06-16 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN101477989B (zh) * | 2008-01-04 | 2010-11-10 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
| CN101562186B (zh) * | 2008-04-18 | 2012-02-01 | 中华映管股份有限公司 | 像素结构及其修补方法 |
| KR101338998B1 (ko) * | 2009-12-11 | 2013-12-09 | 엘지디스플레이 주식회사 | 반사투과형 액정표시소자 |
| KR102082406B1 (ko) | 2012-10-05 | 2020-02-28 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102193091B1 (ko) * | 2014-05-22 | 2020-12-21 | 엘지디스플레이 주식회사 | 낮은 반사율을 갖는 블랙 매트릭스를 구비한 평판 표시장치 및 그 제조 방법 |
| CN104393003A (zh) * | 2014-10-31 | 2015-03-04 | 深圳市华星光电技术有限公司 | 一种tft基板及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09292633A (ja) * | 1996-02-27 | 1997-11-11 | Canon Inc | カラー液晶表示装置の製造方法 |
| JP2000155336A (ja) * | 1998-11-24 | 2000-06-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその製造方法 |
| JP2001042547A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | アライメントマーク及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3240858B2 (ja) * | 1994-10-19 | 2001-12-25 | ソニー株式会社 | カラー表示装置 |
| KR100338011B1 (ko) * | 1999-06-30 | 2002-05-24 | 윤종용 | 액정 표시 장치용 기판의 제조 방법 |
| TW573190B (en) * | 2000-08-14 | 2004-01-21 | Samsung Electronics Co Ltd | Liquid crystal display and fabricating method thereof |
| JP4698815B2 (ja) * | 2000-10-31 | 2011-06-08 | 株式会社日立製作所 | 液晶表示装置及びその製造方法 |
| KR100643561B1 (ko) * | 2000-12-08 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 어레이기판의 제조방법 |
| JP4037117B2 (ja) * | 2001-02-06 | 2008-01-23 | 株式会社日立製作所 | 表示装置 |
| AU2002354321A1 (en) * | 2001-11-22 | 2003-06-10 | Samsung Electronics Co., Ltd | Liquid crystal display and thin film transistor array panel |
| KR100887671B1 (ko) * | 2002-12-23 | 2009-03-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100686494B1 (ko) * | 2002-12-30 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 금속막 증착을 위한 스퍼터와 스퍼터를 이용한 액정 표시장치의 제조법 |
-
2003
- 2003-12-30 KR KR1020030099918A patent/KR101012718B1/ko active IP Right Grant
-
2004
- 2004-12-28 CN CNB2004101027879A patent/CN100342279C/zh active Active
- 2004-12-28 JP JP2004380486A patent/JP4219886B2/ja active Active
- 2004-12-29 US US11/023,621 patent/US7345727B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09292633A (ja) * | 1996-02-27 | 1997-11-11 | Canon Inc | カラー液晶表示装置の製造方法 |
| JP2000155336A (ja) * | 1998-11-24 | 2000-06-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその製造方法 |
| JP2001042547A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | アライメントマーク及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887239A (zh) * | 2012-12-21 | 2014-06-25 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1637555A (zh) | 2005-07-13 |
| KR20050070415A (ko) | 2005-07-07 |
| KR101012718B1 (ko) | 2011-02-09 |
| US7345727B2 (en) | 2008-03-18 |
| CN100342279C (zh) | 2007-10-10 |
| JP4219886B2 (ja) | 2009-02-04 |
| US20050140842A1 (en) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4299113B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| KR100372579B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP4817178B2 (ja) | 液晶表示装置の製造方法 | |
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7241648B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US20020042167A1 (en) | Thin film transistor array substrate for liquid crystal display device and method of manufacturing the same | |
| US7550327B2 (en) | Method for fabricating thin film transistor substrate | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| JP2003347314A (ja) | 液晶表示装置用アレー基板製造方法 | |
| US7489379B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20080001181A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| JP2011034105A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2005338855A (ja) | 液晶表示装置およびその製造方法 | |
| JP2005346088A (ja) | 液晶表示装置及びその製造方法 | |
| JP2006047985A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2004199049A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| KR20080059889A (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| JP2004310039A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| JP2007304557A (ja) | 液晶表示装置及びその製造方法 | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2004163933A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US7969522B2 (en) | Display substrate and method of manufacturing the same | |
| JP4219886B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR20050110368A (ko) | 액정표시장치용 어레이 기판과 제조방법 | |
| KR100451849B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4219886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |