JP2005191476A - 発光素子の製造方法 - Google Patents

Abstract

【課題】 発光層部を有した化合物半導体層から成長用基板を除去しても、そのハンドリングを容易に行なうことができる発光素子の製造方法を提供する。
【解決手段】 成長用基板の第一主表面上に化合物半導体層５０をエピタキシャル成長した後、化合物半導体層５０の第一主表面に仮支持基板１１０を、仮支持結合層１１１を介して貼り合わせ、さらに、成長用基板を化学エッチング等により除去する。成長用基板１が除去された化合物半導体層５０の第二主表面に接合金属層３１’を形成した後、該化合物半導体層５０の第二主表面に金属層１０を介して素子基板７を貼り合せる。その後、仮支持基板１１０と仮支持結合層１１１とを除去し、該除去後に合金化熱処理を行って接合金属層３１’を接合合金化層３１とする。
【選択図】 図４

Description

この発明は発光素子の製造方法に関する。

特開平７−６６４５５号公報 特開２００２−２１７４５０号公報

発光ダイオードや半導体レーザー等の発光素子に使用される材料及び素子構造は、長年にわたる進歩の結果、素子内部における光電変換効率が理論上の限界に次第に近づきつつある。従って、一層高輝度の素子を得ようとした場合、素子からの光取出し効率が極めて重要となる。ＩＩＩ−Ｖ族化合物半導体、例えば、ＡｌＧａＩｎＰ混晶により発光層部が形成された発光素子は、薄いＡｌＧａＩｎＰ（あるいはＧａＩｎＰ）活性層を、それよりもバンドギャップの大きいｎ型ＡｌＧａＩｎＰクラッド層とｐ型ＡｌＧａＩｎＰクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。このようなＡｌＧａＩｎＰダブルへテロ構造は、ＡｌＧａＩｎＰ混晶がＧａＡｓと格子整合することを利用して、ＧａＡｓ単結晶基板上にＡｌＧａＩｎＰ混晶からなる各層をエピタキシャル成長させることにより形成できる。そして、これを発光素子として利用する際には、ＧａＡｓ単結晶基板をそのまま基板として利用することも多い。しかしながら、発光層部を構成するＡｌＧａＩｎＰ混晶はＧａＡｓよりもバンドギャップが大きいため、発光した光がＧａＡｓ基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、半導体多層膜からなる反射層を基板と発光素子との間に挿入する方法（例えば特許文献１）も提案されているが、積層された半導体層の屈折率の違いを利用するため、限られた角度で入射した光しか反射されず、光取出し効率の大幅な向上は原理的に期待できない。

そこで、特許文献２には、成長用のＧａＡｓ基板を、電流拡散層と発光層部とからなる化合物半導体層から除去し、代わって、Ｓｉなどからなる補強用の素子基板を、反射率の高い金属層を介して化合物半導体層に貼り合わせる技術が開示されている。具体的には、その段落００４１に記載されているごとく、ＧａＡｓ基板上にダブルへテロ構造のＡｌＧａＩｎＰ発光層部を成長し、さらにＧａＰよりなる電流拡散層をＭＯＶＰＥ法により成長し、次いでＧａＡｓ基板を機械研磨及び化学エッチングにより除去している。

電流拡散層は、面内方向に電流を十分に拡げるために、層厚をある程度大きく設定すること、例えば発光層部より大きな厚みで形成するのが一般的である。特に、特許文献２の工程では、ＧａＡｓ基板を除去後に金属反射層を介して素子基板を貼り合せるようにしているから、発光層部が通常、発光効率向上のため非常に薄く形成される（例えば全厚で１０μｍ未満）ことを考慮すると、貼り合わせ時の発光層部のハンドリング性改善のため、電流拡散層は少なくとも５０μｍ程度までは厚膜に成長させる必要がある。

しかし、ＭＯＶＰＥ法は高温処理であり、しかも十分な厚さの電流拡散層を成長させるには非常に長時間を要する。その結果、上に電流拡散層を形成する発光層部は、該電流拡散層成長時の高温の熱履歴に長時間曝されることになり、ｐ−ｎ接合を形成するためのｐ型ドーパントやｎ型ドーパントの層厚方向の濃度プロファイルが熱拡散によって崩れ、発光層部の内部量子効率低下につながる問題を生ずる。特に、ダブルへテロ構造を採用した発光層部の場合、ノンドープにて形成した活性層に両側のクラッド層からのドーパントが拡散により浸透すると、電子／正孔の発光再結合の確率が減少し、発光強度の劣化が著しくなる。すなわち、発光層部に金属反射層を形成しても、発光層部自体の内部量子効率が劣化したのでは、素子全体の発光性能向上は望むべくもない。

当然、こうした問題が生じないよう、電流拡散層の厚みを減じた場合、該電流拡散層と発光層部とを含む化合物半導体層の全厚が小さくなり、成長用基板を除去した後では、素子基板貼り合わせのためのハンドリングが困難になる。化合物半導体層の厚さが特に小さい場合（例えば３０μｍ以下）は、エッチング液中で成長用基板を除去するに伴い、支えを失った化合物半導体層の機械的強度が極度に小さいために、エッチング反応で発生した泡のアタックを受けて、液中で浮きながら藻屑のごとく粉々に破壊されてしまう問題がある。

本発明の課題は、発光層部を有した化合物半導体層から成長用基板を除去しても、そのハンドリングを容易に行なうことができる発光素子の製造方法を提供することにある。

課題を解決するための手段及び発明の効果

本発明の発光素子の製造方法は、発光層部を有するＩＩＩ−Ｖ族化合物半導体からなる化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面に、発光層部からの光を光取出面側に反射させる反射面を有した金属層を介して素子基板が結合されるとともに、金属層と化合物半導体層との間に、該化合物半導体層と該金属層との接触抵抗を低減する接合合金化層を配置した発光素子を製造するためのものであり、上記課題を解決するため、
成長用基板の第一主表面上に化合物半導体層をエピタキシャル成長する化合物半導体層成長工程と、
化合物半導体層の第二主表面側に成長用基板が付随した状態で、化合物半導体層の第一主表面に仮支持基板を、仮支持結合層を介して貼り合わせ、その後、成長用基板を除去することにより、化合物半導体層と仮支持基板とが貼り合わされた仮支持貼り合わせ体を形成する仮支持貼り合わせ体形成工程と、
仮支持貼り合わせ体の状態で、成長用基板の除去により露出した化合物半導体層の第二主表面に接合金属層を形成する接合金属層形成工程と、
仮支持貼り合わせ体の状態で化合物半導体層をハンドリングしつつ、接合金属層が形成された該化合物半導体層の第二主表面に金属層を介して素子基板を貼り合せることにより、素子基板貼り合わせ体を作製する素子基板貼り合わせ工程と、
素子基板貼り合わせ体から仮支持基板と仮支持結合層とを除去する仮支持基板／結合層除去工程と、
接合金属層を化合物半導体層と合金化させて接合合金化層とするために、素子基板貼り合わせ工程よりも高温で実施される合金化熱処理工程と、
がこの順序にて実施されることを特徴とする。

上記本発明の方法によると、成長用基板の第一主表面上に化合物半導体層をエピタキシャル成長した後、化合物半導体層の第一主表面に仮支持基板を、仮支持結合層を介して貼り合わせ、さらに、成長用基板を化学エッチング等により除去する。仮支持基板が貼り合わされていることにより、成長用基板が除去されても化合物半導体層には仮支持基板が補強体として随伴しているので、エッチング中の泡アタック等により化合物半導体層が破損する不具合を効果的に防止できる。また、成長用基板を除去した後において、化合物半導体層を以降の貼り合わせ工程等に供する際にも、仮支持基板が貼り合わされていることで化合物半導体層のハンドリングが極めて容易になり、ハンドリング失敗による化合物半導体層の破損確率が減じられ、ひいては発光素子の製造歩留まり向上に寄与する。仮支持貼り合わせ体に組み込む化合物半導体層の全厚が７μｍ以上３０μｍ以下と薄い場合は、上記仮支持基板を用いる効果が特に顕著に発揮される。

ＩＩＩ−Ｖ族化合物半導体からなる化合物半導体層の場合、接合金属層は、例えばＡｕ、ＡｇあるいはＡｌを主成分（５０質量％以上）とし、接合用合金成分として、Ｇｅ、Ｓｂ、Ｓｎ、Ｂｅ及びＺｎの１種又は２種以上を含有したものを使用することができる。ＡｕＧｅ、ＡｕＧｅＮｉ、ＡｕＳｎ、ＡｕＳｂはｎ型半導体層との接触抵抗低減効果に優れ、ＡｕＺｎ及びＡｕＢｅはｐ型半導体層との接触抵抗低減効果に優れる。

仮支持結合層を介して仮支持基板を化合物半導体層に貼り合わせる工程を実施する場合、接合金属層に対する合金化熱処理を実施するタイミングが、発光層部を含む化合物半導体層の最終的な品質に大きな影響を及ぼしうる。化合物半導体層に仮支持結合層が付着した状態で合金化熱処理が行われると、仮支持結合層から化合物半導体層への成分拡散や、仮支持結合層からの蒸発成分により化合物半導体層が汚染される惧れがある。しかし、本発明においては、素子基板貼り合わせ体から仮支持基板と仮支持結合層とを除去した後に合金化熱処理を行なうので、仮支持結合層に由来した汚染の影響が化合物半導体層に及びにくく、ひいては発光層部の性能劣化等を生じにくくなる。つまり、本発明の方法によると、仮支持結合層を除去後に合金化熱処理を行うので、仮支持結合層に由来した汚染等を気にすることなく合金化熱処理の温度を高温に設定すること、具体的には素子基板貼り合わせ工程よりも高温で実施することが可能となる。その結果、接合合金化層と化合物半導体層との接触抵抗をより低減でき、しかも、仮支持結合層に由来した汚染等による性能劣化も生じない。

仮支持貼り合わせ体形成工程においては、仮支持結合層を高分子材料にて形成することができる。高分子材料からなる仮支持結合層は、化合物半導体層上への塗布も容易であり、また、仮支持基板が工程上不要となった場合は、該高分子材料を加熱軟化させることにより容易に化合物半導体層から分離することができる。

本発明においては、素子基板貼り合わせ工程においても貼り合わせのための加熱が必要となる場合がある。この場合の加熱温度は、仮支持結合層に由来した化合物半導体層の汚染抑制の観点から、少なくとも上記の合金化熱処理よりは低温である必要がある。特に、仮支持結合層が高分子材料にて構成される場合、該高分子材料からの蒸気による汚染、あるいは貼り合わせた化合物半導体層の浮き上がりや割れ等を抑制するために、素子基板貼り合わせ工程を高分子材料の沸点よりも低い温度で実施することが望ましい。

高分子材料からなる仮支持結合層を用いる場合、仮支持基板／結合層除去工程において、高分子材料を軟化点以上に加熱して軟化させ、その状態で仮支持基板を除去し、その後、化合物半導体層の第一主表面に残留している高分子材料を溶剤を用いて洗浄・除去することができる。これにより、合金化熱処理前の化合物半導体層の第一主表面における高分子材料の残留を効果的に低減でき、ひいては高分子材料中の化合物半導体層の汚染をより効果的に防止することができる。

仮支持貼り合わせ体の状態での実施が前提となる素子基板貼り合わせ工程は、処理温度をなるべく低くすることが仮支持結合層による汚染防止の観点において望ましい。このためには、例えば以下のような方法を採用することが有効である。すなわち、該方法では、化合物半導体層の第二主表面に金属層の一部となるべき第一Ａｕ系金属層を、接合金属層を覆うように形成し、他方、素子基板の貼り合わせ面に金属層の一部となるべき第二Ａｕ系金属層を形成し、素子基板貼り合わせ工程において、第一Ａｕ系金属層と第二Ａｕ系金属層とを貼り合せる。このようにすると、Ａｕ系金属層同士の親和力が強いために、比較的低温でも十分な貼り合わせ強度を容易に得られる利点がある。なお、本発明において「Ｘ系金属」とは、成分Ｘを主成分とする金属のことをいい、「主成分」はもっとも質量含有率の高い成分のことをいう。

この場合、具体的な貼り合わせ温度は、１８０℃以上３６０℃未満の範囲で設定することが望ましい。貼り合わせ温度が１８０℃未満では十分な貼り合わせ強度が得られず、貼り合わせ温度が３６０℃以上では素子基板のＳｉと第二Ａｕ系金属層との合金化が進行し、貼り合わせ界面にＳｉが湧き上がってくるため、貼り合わせ界面での結合強度不足が生じやすい。該貼り合わせ温度は、より望ましくは１８０℃以上３００℃未満の範囲で設定するのがよい。また、貼り合わせ温度の低温化と貼り合わせ強度の向上をより顕著なものとするためには、第一Ａｕ系金属層と第二Ａｕ系金属層とをいずれもＡｕの含有率が９５質量％以上のＡｕ系金属により形成することが望ましい。

なお、第一Ａｕ系金属層と第二Ａｕ系金属層とによる貼り合わせを実施する場合、第一Ａｕ系金属層により反射面を形成してもよいし、第一Ａｕ系金属層と接合金属層（後に接合合金化層となる）との間に、反射率のより良好なＡｇ系金属層やＡｌ系金属層を介挿して、これらの層により反射面を形成してもよい。

第一Ａｕ系金属層と第二Ａｕ系金属層との貼り合わせ熱処理を１８０℃以上３６０℃未満にて行なう場合、合金化熱処理は３００℃以上３６０℃以下で行なうことが望ましい。合金化熱処理温度が３００℃未満では化合物半導体層と接合金属層との合金化が十分に進まず、接触抵抗増大につながる。他方、３６０℃より高温では、化合物半導体層の第二主表面における金属層面内の接合金属層の成分拡散、ひいては金属層が形成する反射面の反射率低下が顕著となる。

素子基板としては、導電性及び基板平坦性の確保と価格等を考慮すれば、Ｓｉ基板を好適に採用できる。上記のごとくＡｕ系金属層同士を貼り合わせる場合は、Ａｕ系金属へのＳｉの拡散が生じやすく、貼り合わせ熱処理あるいは合金化熱処理に際して基板側のＳｉがＡｕ系金属層を介して反射面に湧き上がり、反射率を低下させるなどの不具合を生ずることがある。そこで、第二Ａｕ系金属層とＳｉ基板との間には、Ｓｉ基板からのＳｉ成分が第二Ａｕ系金属層側に拡散することを阻止するＳｉ拡散阻止層を配置することが望ましい。Ｓｉ拡散阻止層は、具体的にはＴｉ、Ｃｒ、Ｎｉ及びＳｎのいずれかを主成分とする金属にて構成するのがよく、特にＴｉ又はＮｉを主成分とする金属がＳｉ拡散阻止効果に優れている。

なお、上記の第一Ａｕ系金属層と第二Ａｕ系金属層とは、第一Ａｇ系金属層と第二Ａｇ系金属層とに置き換えて貼り合わせ工程を実施することもできる。この場合、第一Ａｇ系金属層により反射面を形成することができる。Ａｇ系金属層同士の貼り合わせを行なう場合、具体的な貼り合わせ温度は、１２０℃以上３６０℃未満の範囲で設定することが望ましい。この場合の合金化熱処理の温度範囲は、Ａｕ系金属層を用いる場合と同様、３００℃以上３６０℃以下が望ましい。

本発明においては、化合物半導体層に高分子材料の仮支持結合層を介して仮支持基板を貼り合わせた仮支持貼り合わせ体の状態で、上記の貼り合わせ工程が行われることになるが、高分子材料からなる仮支持結合層を用いる場合、貼り合わせ熱処理が行われる温度範囲（例えば、１８０℃以上３６０℃未満）における蒸気圧が１０ｔｏｒｒ以下であるものを選定するのがよい。これにより、高分子材料が介在した状態で貼り合わせ熱処理を施しても、該熱処理中における高分子材料の急速な気化が起こらないので、高分子材料の蒸気により仮支持貼り合わせ体から化合物半導体層が分離したり、あるいは破損したりする、といった不具合を効果的に抑制でき、高歩留まりにて発光素子を製造することが可能となる。

上記温度範囲における高分子材料の蒸気圧が１０ｔｏｒｒを超えると、気化した高分子材料の蒸気により仮支持貼り合わせ体から化合物半導体層が分離したり、あるいは破損したりする不具合につながる。なお、仮支持貼り合わせ体形成時に適度な温度で軟化可能な高分子材料であれば、上記温度範囲における高分子材料結合層の蒸気圧は低ければ低いほどよい。

スパッタリングや蒸着等の周知の手法を用いて接合金属層を形成する場合は、基板冷却を行なっても一定の温度上昇は避け難いし、成膜容器中の吸着水分等を蒸発・除去する観点から、６０℃以上の温度に昇温して接合金属層を形成することが望ましい。他方、水分除去の効果は１５０℃で概ね飽和し、それ以上の不要な昇温を行なうことは必ずしも得策ではない。他方、スパッタリングや蒸着などの気相成膜法による金属被膜の形成は、被膜の品質確保のため、当然、真空雰囲気下で行なわれる。この場合、仮支持結合層に使用する高分子材料は、上記６０℃以上１５０℃以下の温度での蒸気圧が１×１０^−６ｔｏｒｒ（１．３３×１０^−４Ｐａ）以下のものを使用することが望ましい。該温度域での蒸気圧が１×１０^−６ｔｏｒｒより高い高分子材料を用いると、真空雰囲気下において高分子材料から発生するガスにより、形成する金属層の品質が低下する場合がある。なお、良好な接合金属層を形成するには、使用する真空雰囲気の圧力を１×１０^−４ｔｏｒｒ（１．３３×１０^−２Ｐａ）以下に設定して行なうことが望ましい。

以下、本発明に係る発光素子の製造方法の実施形態を、図面を参照して説明する。図１は、本発明の適用対象となる発光素子の概念図である。該発光素子１００は、素子基板としてのシリコン単結晶よりなるシリコン基板７（本実施形態ではｎ型であるがｐ型でもよい）の第一主表面上に、金属層としてのＡｕ系金属層１０を介して発光層部２４が貼り合わされた構造を有してなる。本実施形態において各層及び基板の主表面は、図１のごとく、発光素子１００の光取出面ＰＦを上側にした状態を正置状態として、該正置状態における図面上側に表れる面を第一主表面、下側に表れる面を第二主表面として統一的に記載する。従って、工程説明の都合上、上記正置状態に対し上下を反転した転置状態にて図示を行なう場合は、該図示における第一主表面と第二主表面の上下関係も反転する。

発光層部２４は、ノンドープの（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０≦ｘ≦０．５５、０．４５≦ｙ≦０．５５）混晶からなる活性層５を、第一導電型クラッド層、本実施形態ではｐ型（Ａｌ_ｚＧａ_１−ｚ）_ｙＩｎ_１−ｙＰ（ただしｘ＜ｚ≦１）からなるｐ型クラッド層６と、第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではｎ型（Ａｌ_ｚＧａ_１−ｚ）_ｙＩｎ_１−ｙＰ（ただしｘ＜ｚ≦１）からなるｎ型クラッド層４とにより挟んだ構造を有し、活性層５の組成に応じて、発光波長を、緑色から赤色領域（発光波長（ピーク発光波長）が５５０ｎｍ以上６７０ｎｍ以下）にて調整できる。

発光層部２４の第一主表面上には、ＡｌＧａＡｓ（ＡｌＩｎＰあるいはＧａＩｎＰでもよい）からなる電流拡散層２０が形成され、発光層部２４とともに化合物半導体層５０を構成している。電流拡散層２０の第一主表面の略中央には、発光層部２４に発光駆動電圧を印加するための光取出面側電極９（例えばＡｕ電極）が形成されている。該光取出面側電極９と電流拡散層２０との間には、ＡｕＢｅ接合合金化層９ａが配置されている。そして、電流拡散層２０の第一主表面における光取出面側電極９の周囲の領域が、発光層部２４からの光取出領域ＰＦを形成している。

ｎ型クラッド層４及びｐクラッド層６の厚さは、例えばそれぞれ０．８μｍ以上４μｍ
以下（望ましくは０．８μｍ以上２μｍ以下）であり、活性層５の厚さは例えば０．４μｍ以上２μｍ以下（望ましくは０．４μｍ以上１μｍ以下）である。発光層部２４全体の厚さは、例えば２μｍ以上１０μｍ以下（望ましくは２μｍ以上５μｍ以下）である。さらに、電流拡散層２０の厚さは、例えば５μｍ以上２８μｍ以下（望ましくは８μｍ以上１５μｍ以下）である。従って、化合物半導体層５０の厚さは、例えば７μｍ以上３８μｍ以下（望ましくは１０μｍ以上２０μｍ以下）である。なお、本実施形態では、ｐ型クラッド層６が光取出面側に位置する積層形態としているが、ｎ型クラッド層４が光取出面側に位置する積層形態としてもよい（この場合、電流拡散層２０はｎ型にする必要があり、また、接合合金化層９ａはＡｕＧｅＮｉ等で構成する）。

他方、シリコン基板７の裏面（第二主表面）には、その全体を覆うように裏面電極（例えばＡｕ電極である）１５が形成されている。該裏面電極１５とシリコン基板７との間には、ＡｕＳｂ接合合金化層１６が介挿されている。なお、ＡｕＳｂ接合合金化層１６に代えてＡｕＳｎ接合合金化層を用いてもよい。前記電流拡散層２０がｎ型の場合、ｐ型シリコン基板７を素子基板として用い、裏面電極１５とシリコン基板７との間にはＡｌ接合合金化層１６が介挿される。

シリコン基板７は、Ｓｉ単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば５０μｍ以上５００μｍ以下である。そして、発光層部２４に対し、Ａｕ系金属層１０を挟んで貼り合わされている。Ａｕ系金属層１０は、化合物半導体層５０側の第一Ａｕ系金属層１０ａと、シリコン基板７側の第二Ａｕ系金属層１０ｂとが貼り合わせにより一体化したものであり、見かけ上は単一のＡｕ系金属層である。これら第一Ａｕ系金属層１０ａ及び第二Ａｕ系金属層１０ｂ（ひいてはＡｕ系金属層１０）は、純ＡｕもしくはＡｕ含有率が９５質量％以上のＡｕ合金よりなる。

化合物半導体層５０の第二主表面にはＡｕＧｅＮｉ接合合金化層３１（例えばＧｅ：１５質量％、Ｎｉ：１０質量％）が形成されており、素子の直列抵抗低減に貢献している。ＡｕＧｅＮｉ接合合金化層３１は、第一Ａｕ系金属層１０ａの第一主表面上に分散形成され、その形成面積率（第一Ａｕ系金属層１０ａの第一主表面全面積に対するＡｕＧｅＮｉ接合合金化層３１の合計面積の比率で表す）は１％以上２５％以下である。また、シリコン基板７と第二Ａｕ系金属層１０ｂとの間には、ＡｕＳｂ接合合金化層３２（例えばＳｂ：２質量％）が介挿されている。なお、ＡｕＳｂ接合合金化層３２に代えてＡｕＳｎ接合合金化層を用いてもよい。

また、本実施形態においては、該ＡｕＳｂ接合金属層３２の全面が、後述の貼り合わせ熱処理時においてシリコン基板７からのＳｉ成分がＡｕ系金属層１０へ拡散するのを防ぐ拡散阻止層（具体的にはＴｉ層である）１０ｃにより覆われている。Ｓｉ拡散阻止層１０ｃの厚さは１ｎｍ以上１０μｍ以下（本実施形態では６００ｎｍ）である。なお、拡散阻止層はＴｉ層に代えてＮｉ層又はＣｒ層にて構成してもよい。また、Ａｕ系金属層１０（第二Ａｕ系金属層１０ｂ）は、該Ｓｉ拡散阻止層１０ｃの全面を覆う形でこれと接するように配置されている。

金属層をなすＡｕ系金属層１０は、本実施形態では反射層も兼ねるものとなっている。発光層部２４からの光は、光取出面側に直接放射される光に、Ａｕ系金属層１０による反射光が重畳される形で取り出される。Ａｕ系金属層１０の厚さは、反射効果を十分に確保するため、８０ｎｍ以上とすることが望ましい。また、厚さの上限には制限は特にないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める（例えば１μｍ以下）。なお、反射層も兼ねる金属層としてはＡｇ系層の使用も可能である。例えば、第一Ａｕ系金属層１０ａ及び第二Ａｕ系金属層１０ｂに代え、第一Ａｇ系金属層及び第二Ａｇ系金属層（いずれも、例えばＡｇ含有率が９５質量％以上の金属層とする）を形成して両者を貼り合わせることができる。この場合、化合物半導体層５０の第二主表面に形成される接合合金化層は、ＡｇＧｅＮｉなどのＡｇ系材料にて構成することもできる。

以下、上記発光素子１００の製造方法の具体例について説明する。
まず、図２の工程１に示すように、成長用基板をなすＧａＡｓ単結晶基板１の主表面に、ｎ型ＧａＡｓバッファ層２を例えば０．５μｍ、ＡｌＡｓからなる剥離層３を例えば０．５μｍ、この順序にてエピタキシャル成長させる。その後、発光層部２４として、ｎ型クラッド層４（厚さ：例えば１μｍ）、ＡｌＧａＩｎＰ活性層（ノンドープ）５（厚さ：例えば０．６μｍ）、及びｐ型クラッド層６（厚さ：例えば１μｍ）を、この順序にエピタキシャル成長させる。発光層部２４の全厚は２．６μｍである。また、さらにｐ型ＡｌＧａＡｓよりなる電流拡散層２０を例えば５μｍエピタキシャル成長させる。これら各層のエピタキシャル成長は、公知のＭＯＶＰＥ法により行なうことができる。Ａｌ、Ｇａ、Ｉｎ、Ｐ及びＡｓの各成分源となる原料ガスとしては以下のようなものを使用できる；
・Ａｌ源ガス；トリメチルアルミニウム（ＴＭＡｌ）、トリエチルアルミニウム（ＴＥＡｌ）など；
・Ｇａ源ガス；トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）など；
・Ｉｎ源ガス；トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ）など。
・Ｐ源ガス；ターシャルブチルホスフィン（ＴＢＰ）、ホスフィン（ＰＨ_３）など。
・Ａｓ源ガス；ターシャルブチルアルシン（ＴＢＡ）、アルシン（ＡｓＨ_３）など。

また、ドーパントガスとしては、以下のようなものを使用できる；
（ｐ型ドーパント）
・Ｍｇ源：ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）など。
・Ｚｎ源：ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）など。
（ｎ型ドーパント）
・Ｓｉ源：モノシランなどのシリコン水素化物など。

これによって、ＧａＡｓ単結晶基板１上に発光層部２４及び電流拡散層２０からなる化合物半導体層５０が形成される。この時該化合物半導体層５０の厚さは７．６μｍであり、ＧａＡｓ単結晶基板１を除去した場合、これを単独で無傷にハンドリングすることは事実上不可能である。なお、ＧａＡｓ単結晶基板１を除去する前に、化合物半導体層５０の第一主表面には接合金属層９ａ’を形成し、これを覆う光取出面側電極９をパターニング形成した後、合金化熱処理（温度：例えば３００℃以上３６０℃以下）を行って、接合金属層９ａ’を接合合金化層９ａとする。

次に、工程２に示すように、化合物半導体層５０の第一主表面に、高分子材料よりなる仮支持結合層１１１を、光取出面側電極９を覆う形態で塗付形成し、工程３に示すように、仮支持結合層１１１を加熱軟化させた状態で、別途用意した仮支持基板１１０を重ね合わせて密着させ、その後冷却して該仮支持結合層１１１を硬化させることにより、化合物半導体層５０と仮支持基板１１０とを仮支持結合層１１１を介して貼り合わせた仮支持貼り合わせ体１２０を作成する（工程３）。この時点では、化合物半導体層５０の第二主表面側には、成長用基板であるＧａＡｓ単結晶基板１が付随した状態となっている。

仮支持基板１１０の材質は、後述の合金化熱処理時においても剛性を保ち、かつ、ガス発生等が少ない材料で構成する。具体的には、シリコン基板やセラミック板（例えばアルミナ板）、あるいは金属板等で構成することができる。その厚さは、例えば５０μｍ以上５００μｍ以下であるが、もっと厚くてもよい。他方、仮支持結合層１１１としては、ホットメルト型接着剤やワックス類を用いることができ、具体的には、不活性ガス雰囲気中にて１８０℃以上３６０℃未満の温度範囲で後述の貼り合わせ熱処理を行なう際に、該１８０℃以上３６０℃未満の温度域での蒸気圧（定容積条件で測定した平衡蒸気圧とする）が１０ｔｏｒｒ以下のものを使用する。

例えば、仮支持結合層をなす高分子材料をホットメルト型接着剤にて構成する場合、硬化状態にて仮支持結合層１１１の保形性を確保する基材樹脂と、昇温により軟化した基材樹脂に、貼り合わせに必要な粘着力を付与する粘着付与高分子材とを配合したものを使用する。基材樹脂の材質としては、設定される貼り合わせ熱処理温度よりも熱分解温度が高いものを使用する必要があり、該貼り合わせ熱処理温度が１８０℃以上３６０℃未満に設定されることを考慮すれば、ポリプロピレンないしポリエチレン（熱分解温度：３３０℃以上４５０℃以下）、ポリスチレン（熱分解温度：３００℃以上４００℃以下）、ナイロン（熱分解温度：３１０℃以上３８０℃以下）などを例示でき、この他、ポリエステル系樹脂、ポリオレフィン系樹脂などの使用も可能である。他方、粘着付与高分子材としては、種々のテルペン系樹脂（テルペン重合体、芳香族変性テルペン重合体、テルペン系水素添加樹脂、テルペンフェノール共重合体など）やαピネン樹脂、βピネン樹脂などを使用できる。接着剤全体としての熱処理温度での蒸気圧を低く保つには、粘着付与高分子材として分子量のなるべく大きいものを使用することが望ましいが、反面、分子量が大きくなりすぎると粘着性付与力が低くなり、仮支持結合層１１１としての機能に支障をきたす。従って、使用する粘着付与高分子材の分子量と基材樹脂に対する配合量は、蒸気圧と粘着力とのバランスを考慮して適性に選定する必要がある。高分子材料結合層に対し、貼り合わせに必要な適度な粘着力を付与するには、粘着付与高分子材として基材樹脂よりも熱分解温度が低いものを選定しなければならないことも多く、この場合、基材樹脂と粘着付与高分子材との合計量に対する粘着付与高分子材の含有比率を必要最小限（例えば１質量％以上３０質量％以下）に留めることが望ましい。

本発明に適した仮支持結合層１１１を形成するためのワックスの市販品としては、アピエゾン・ワックスＷ（M&I Materials Ltd.社製）、スペースリキッド（日化精工社製）あるいはプロテクトワックス等を例示することができる。これらのワックスは、いずれもガラス転移温度が８０℃以上９０℃以下（例えば８５℃）である。

次に、図３の工程４に示すように、仮支持貼り合わせ体１２０に付随している成長用基板としてのＧａＡｓ単結晶基板１を除去する。該除去は、例えば仮支持貼り合わせ体１２０（工程３参照）をＧａＡｓ単結晶基板１とともにエッチング液（例えば１０％フッ酸水溶液）に浸漬し、バッファ層２と発光層部２４との間に形成したＡｌＡｓ剥離層３を選択エッチングすることにより、該ＧａＡｓ単結晶基板１を仮支持貼り合わせ体１２０から剥離する形で実施することができる。なお、ＡｌＡｓ剥離層３に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板１をＧａＡｓバッファ層２とともにエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。なお、仮支持結合層１１１は、上記のエッチング液に対し耐腐食性を有したものを用いることが望ましく、前述の市販品は該耐腐食性の観点でも本発明に好適に採用可能である。

このようにして、ＧａＡｓ単結晶基板１が除去された化合物半導体層５０は、仮支持結合層１１１を介して仮支持基板１１０と貼り合わされ、仮支持貼り合わせ体１２０を形成している。従って、化合物半導体層５０がごく薄いにもかかわらず、ＧａＡｓ単結晶基板１のエッチング除去時に泡等の衝撃で破壊される不具合を生じにくく、かつ、ＧａＡｓ単結晶基板１の除去後も仮支持貼り合わせ体１２０の形で補強されているために、以降の工程に供する際のハンドリングを容易に行なうことが可能となる。

次に、工程５に示すように、上記仮支持貼り合わせ体１２０の状態で、ＧａＡｓ単結晶基板１の除去により露出した化合物半導体層５０の第二主表面にＡｕＧｅＮｉ接合金属層３１’を分散形成する。ＡｕＧｅＮｉ接合金属層の成膜は、真空雰囲気にてスパッタリングあるいは真空蒸着等により行なわれる。具体的には該成膜を、温度６０℃以上１５０℃以下、真空度（圧力）１×１０^−６ｔｏｒｒ以上１×１０^−４ｔｏｒｒ以下の条件下で行なう（必要であれば、仮支持貼り合わせ体１２０を図示しないヒータにより加熱することができる）。仮支持結合層１１１として、上記温度範囲での蒸気圧が１×１０^−６ｔｏｒｒ以下のものを採用することで（前述の市販品はこの条件も満たす）、仮支持結合層１１１からのガスにより、成膜される接合金属層の品質が低下する不具合を効果的に防止できる。

次に、シリコン基板７を別途用意し、その両主表面にＡｕＳｂ接合金属層３２’，１６’を蒸着形成する。このうち、ＡｕＳｂ接合金属層３２’上には、続く素子基板貼り合わせ工程においてシリコン基板７の成分が第二Ａｕ系金属層１０ｂへ拡散するのを阻止するＳｉ拡散阻止層１０ｃ（Ｔｉ層）を形成しておく。他方、ＡｕＳｂ接合金属層１６’上には裏面電極１５を形成する。

次に、素子基板貼り合わせ工程を行なう。具体的には、図３の工程６に示すように、仮支持貼り合わせ体１２０の状態で、化合物半導体層５０の第二主表面に第一Ａｕ系金属層１０ａを形成し、他方、素子基板７の第一主表面側に第二Ａｕ系金属層１０ｂを形成する。なお、各Ａｕ系金属層の形成は、真空雰囲気（スパッタリングあるいは真空蒸着等により）にて行なうことができる。具体的には、温度６０℃以上１５０℃以下、真空度（圧力）１×１０^−６ｔｏｒｒ以上１×１０^−４ｔｏｒｒ以下の条件にて成膜を行なう。仮支持貼り合わせ体１２０側の第一Ａｕ系金属層１０ａを形成する場合は、仮支持結合層１１１として、上記温度域での蒸気圧が１×１０^−６ｔｏｒｒ以下の高分子材料を採用することにより、仮支持結合層１１１からのガスにより、成膜されるＡｕ系金属層の品質が低下する不具合を効果的に防止できる。

次に、図４の工程７に示すように、化合物半導体層５０側に形成された第一Ａｕ系金属層１０ａを、シリコン基板７側に形成された第二Ａｕ系金属層１０ｂに重ね合わせて圧迫し、１８０℃以上３６０℃未満、例えば２５０℃にて貼り合わせ熱処理する。これにより、第一Ａｕ系金属層１０ａと第二Ａｕ系金属層１０ｂとが十分な強度にて貼り合わされ、Ａｕ系金属層１０となる。また、化合物半導体層５０とシリコン基板７とは、Ａｕ系金属層１０を介して貼り合わされ、貼り合わせ結合体１３０となる。第一Ａｕ系金属層１０ａ及び第二Ａｕ系金属層１０ｂとは、いずれも酸化しにくいＡｕを主体に構成されているので、上記貼り合わせ熱処理は、例えば大気中でも問題なく行なうことができる。なお、仮支持結合層１１１として、上記貼り合わせ熱処理温度（１８０℃以上３６０℃未満）での蒸気圧が１０ｔｏｒｒ以下のものを採用することで、該熱処理中における高分子材料の急速な気化が起こらず、高分子材料の蒸気により仮支持貼り合わせ体から化合物半導体層が分離したり、あるいは破損したりする、といった不具合を効果的に抑制でき、また蒸気による化合物半導体層５０の汚染も防止できる。

貼り合わせ熱処理が完了したら仮支持基板分離工程を行なう。仮支持基板分離工程は、図４の工程８に示すように、仮支持結合層１１１を加熱・軟化させ、仮支持基板１１０を分離・除去する。なお、この分離は、工程７の貼り合わせ熱処理の際に同時に行なうことも可能である。その後、工程９に示すように、化合物半導体層５０の第一主表面上に残存している仮支持結合層１１１を、トルエンやメチルエチルケトン（ＭＥＫ）等の有機溶剤を用いて溶解・除去する。

そして、仮支持基板１１０と仮支持結合層１１１との除去が完了すれば、工程９に示すように、３００℃以上３６０℃以下の温度の不活性ガス雰囲気（例えば、大気圧と同程度のＮ_２等の不活性ガス雰囲気）下で、貼り合わせ結合体１３０に合金化熱処理を施すことにより、接合金属層３１’、３２’、１６’を一括して接合合金化層３１、３２、１６とする。合金化熱処理に先立って既に仮支持結合層１１１の除去が完了しているので、該合金化熱処理を行なう際の仮支持結合層１１１からの成分拡散や成分蒸発により化合物半導体層５０が汚染される心配がない。また、この汚染の影響を気にする必要がないので、合金化熱処理温度を上記のごとく素子基板貼り合せ温度よりも高温化でき、接合合金化層３１、３２、１６と化合物半導体層５０との接触抵抗低減効果も高い。なお、シリコン基板７側の接合金属層３２’及び１６’については、貼り合わせ熱処理前に合金化熱処理を施しておくこともできる。

以上においては、理解を容易にする便宜上、貼り合わせ結合体１３０を作る工程を素子単体の積層形態にて図示しつつ説明していたが、実際は、複数の素子チップがマトリックス状に配列した形で一括形成された貼り合わせウェーハが作成される。そして、この貼り合わせウェーハを通常の方法によりダイシングして素子チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。

なお、図５に示すように、Ａｕ系金属層１０（第一Ａｕ系金属層１０ａ＋第二Ａｕ系金属層１０ｂ）を専ら貼り合わせに用い、Ａｕ系金属層１０とは別の反射用金属層１０ｒを、Ａｕ系金属層１０と化合物半導体層５０との間に設けることもできる。このような反射用金属層１０ｒとしては、Ａｇを主成分とするＡｇ系反射層や、Ａｌを主成分とするＡｌ系反射層を用いることができる。この場合、貼り合わせ側接合合金化層は、Ａｇ系反射層の場合はＡｇＧｅＮｉなどのＡｇ系材料にて、また、Ａｌ系反射層の場合はＡｌＧｅＮｉなどのＡｌ系材料にて構成することもできる。製造工程は略同じであるが、接合合金化層３１を反射用金属層１０ｒで覆った後、さらに第一Ａｕ系金属層１０ａで覆う点が相違する。

また、発光層部２４は、活性層及びクラッド層が、ＩｎＡｌＧａＮあるいはＭｇＺｎＯにて構成されたダブルへテロ構造を有するものとして構成することもできる。

本発明の適用対象となる発光素子の一例を示す模式図。 本発明の発光素子の製造方法の一例を示す工程説明図。 図２に続く工程説明図。 図３に続く工程説明図。 本発明の適用対象となる発光素子の別例を示す模式図。

符号の説明

１ ＧａＡｓ単結晶基板（成長用基板）
７ シリコン基板（素子基板）
１０ Ａｕ系金属層（金属層）
１０ａ 第一Ａｕ系金属層
１０ｂ 第二Ａｕ系金属層
２４ 発光層部
５０ 化合物半導体層
１００ 発光素子
１１０ 仮支持基板
１１１ 仮支持結合層
１２０ 仮支持貼り合わせ体
１３０ 貼り合わせ結合体

Claims (7)

1. 発光層部を有するＩＩＩ−Ｖ族化合物半導体からなる化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面に、発光層部からの光を前記光取出面側に反射させる反射面を有した金属層を介して素子基板が結合されるとともに、前記金属層と前記化合物半導体層との間に、該化合物半導体層と該金属層との接触抵抗を低減するための接合合金化層を配置した発光素子を製造するために、
   成長用基板の第一主表面上に前記化合物半導体層をエピタキシャル成長する化合物半導体層成長工程と、
   前記化合物半導体層の第二主表面側に前記成長用基板が付随した状態で、前記化合物半導体層の第一主表面に仮支持基板を、仮支持結合層を介して貼り合わせ、その後、前記成長用基板を除去することにより、前記化合物半導体層と前記仮支持基板とが貼り合わされた仮支持貼り合わせ体を形成する仮支持貼り合わせ体形成工程と、
   前記仮支持貼り合わせ体の状態で、前記成長用基板の除去により露出した前記化合物半導体層の第二主表面に接合金属層を形成する接合金属層形成工程と、
   前記仮支持貼り合わせ体の状態で前記化合物半導体層をハンドリングしつつ、前記接合金属層が形成された該化合物半導体層の第二主表面に前記金属層を介して素子基板を貼り合わせることにより、素子基板貼り合わせ体を作製する素子基板貼り合わせ工程と、
   前記素子基板貼り合わせ体から前記仮支持基板と前記仮支持結合層とを除去する仮支持基板／結合層除去工程と、
   前記接合金属層を前記化合物半導体層と合金化させて前記接合合金化層とするために、前記素子基板貼り合わせ工程よりも高温で実施される合金化熱処理工程と、
   がこの順序にて実施されることを特徴とする発光素子の製造方法。
2. 前記仮支持貼り合わせ体に組み込む前記化合物半導体層の全厚が７μｍ以上３０μｍ以下であることを特徴とする請求項１記載の発光素子の製造方法。
3. 前記仮支持結合層を高分子材料にて形成し、前記素子基板貼り合わせ工程を前記高分子材料の沸点未満の温度で実施することを特徴とする請求項１又は請求項２に記載の発光素子の製造方法。
4. 前記仮支持基板／結合層除去工程において、前記高分子材料を軟化点以上に加熱して軟化させ、その状態で前記仮支持基板を除去し、その後、前記化合物半導体層の第一主表面に残留している前記高分子材料を、溶剤を用いて洗浄・除去することを特徴とする請求項３記載の発光素子の製造方法。
5. 前記化合物半導体層の前記第二主表面に前記金属層の一部となるべき第一Ａｕ系金属層を、前記接合金属層を覆うように形成し、他方、前記素子基板の貼り合わせ面に前記金属層の一部となるべき第二Ａｕ系金属層を形成し、前記素子基板貼り合わせ工程において、前記第一Ａｕ系金属層と前記第二Ａｕ系金属層とを貼り合わせることを特徴とする請求項１ないし請求項４のいずれか１項に記載の発光素子の製造方法。
6. 前記第一Ａｕ系金属層と前記第二Ａｕ系金属層との貼り合わせ熱処理を１８０℃以上３６０℃未満にて行い、前記合金化熱処理を３００℃以上３６０℃以下で行なうことを特徴とする請求項５記載の発光素子の製造方法。
7. 前記素子基板がＳｉ基板であり、前記第二Ａｕ系金属層と前記Ｓｉ基板との間に、前記Ｓｉ基板からのＳｉ成分が前記第二Ａｕ系金属層側に拡散することを阻止するＳｉ拡散阻止層を配置することを特徴とする請求項５又は請求項６に記載の発光素子の製造方法。

Images