JP2005191472A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005191472A JP2005191472A JP2003434197A JP2003434197A JP2005191472A JP 2005191472 A JP2005191472 A JP 2005191472A JP 2003434197 A JP2003434197 A JP 2003434197A JP 2003434197 A JP2003434197 A JP 2003434197A JP 2005191472 A JP2005191472 A JP 2005191472A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- contact hole
- dielectric constant
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
【解決手段】 多孔質低誘電率膜3を含む層間絶縁膜5をエッチングしてコンタクトホール7aを形成するとき、フッ素系ガスを用いるため、フッ素を含むエッチング反応生成物Aがコンタクトホール7aの側壁付近の層間絶縁膜5の膜中に残留する。これを除去する洗浄工程または乾燥工程において水を用いると、フッ酸を形成して層間絶縁膜5をエッチングし、アンダーカットやボイドが発生するので、フッ素系不活性溶媒を用いた洗浄工程および乾燥工程を行うことにより、半導体基板1が水と接触しないようにする。
このように行うことにより、コンタクトホール7aの側壁にアンダーカットやボイドが発生することがなく、良好な形状のコンタクトホールを形成することができる。
【選択図】 図5
Description
まず、図9に示すように、半導体基板1の上に、エッチングのストッパー膜として、SiC膜からなる第一絶縁膜2を形成後、多孔質低誘電率膜である、メチルシルセスキオキサン(Methyl Silses Quioxane;MSQ)からなる第二絶縁膜3を形成する。ここで、MSQは、メチル基およびシリコンを含む有機系の絶縁膜である。
次に、第二絶縁膜3の上に、キャップ膜として、シリコン酸化膜からなる第三絶縁膜4を形成し、さらに、第三絶縁膜4の上にレジストパターン6を形成する。
次に、図11に示すように、アッシングによりレジストパターン6(図10参照)を除去する。
なお、IPA(イソプロピルアルコール)乾燥など、乾燥工程においてIPAの水溶液を蒸気として用いる場合には、水溶液に含まれる水の水蒸気によってもフッ酸が形成される。
このように、コンタクトホール7aの側壁にアンダーカット3bやボイドが形成されると、後の工程で行うコンタクトホール7aに金属膜を埋め込む工程において、金属膜の埋め込み不良などを起こし、配線の電気特性や絶縁膜の機械的強度を著しく劣化させてしまうおそれがある。
本発明のその他の特徴については、以下において詳細に説明する。
次に、第一絶縁膜2の上に、メチルシルセスキオキサン(Methyl Silses Quioxane;以下、MSQと称する)からなる第二絶縁膜3を塗布法により300〜500nm程度の厚さで形成する。さらに、第二絶縁膜3の上に、シリコン酸化膜からなる第三絶縁膜4をプラズマCVDにより50nm程度の膜厚で形成する。
なお、説明の便宜上、第一絶縁膜2、第二絶縁膜3、および第三絶縁膜4を全体として、層間絶縁膜5と称する。
また、第二絶縁膜3には、配線間の寄生容量低減のため、一般に広く用いられるシリコン酸化膜より比誘電率が低い、低誘電率膜を用いる。
さらに、第三絶縁膜4は、後に形成するコンタクトホール内の埋め込み配線形成において、CMPを行うときの、第一絶縁膜2および第二絶縁膜3の剥離や亀裂を防止するための膜である。
MSQは、メチル基(CH3基)を含んだ有機系シリコン酸化膜であり、比誘電率がシリコン酸化膜よりも小さい低誘電率膜である。シリコン酸化膜の比誘電率が約3.9であるのに対し、ここで用いるMSQの比誘電率は約2.2であり、十分に低い値である。
MSQの分子は、シリコン(Si)原子、炭素(C)原子、酸素(O)原子、および水素(H)原子からなり、これらの原子がSi−OおよびSi−CH3の結合により構成されている。シリコン酸化膜(SiO2膜)の分子は、Si−O結合のみで構成されているのに対し、MSQは、SiO2膜のSi−O結合のO原子の一部をCH3基により置換した構造となっている。
Si-CH3の結合距離は、Si−Oの結合距離と比較して大きく、分子構造内に隙間が生じるため、MSQは多孔質(ポーラス)となり、空孔を有している。
すなわち、多孔質低誘電率膜を層間絶縁膜として用いることにより、配線間の寄生容量を低減することができる。
また、本実施の形態では、シリコン(Si)原子、炭素(C)原子、酸素(O)原子、および水素(H)原子を含む有機系のシリコン酸化膜である、MSQを用いる例を示した。変形例として、ポリイミド系、パリレン系、テフロン系などの、有機系ポリマーを多孔質低誘電率膜として用いるようにしても良い。
このとき、コンタクトホール7の内部において、側壁4aにシリコン酸化膜である第三絶縁膜4が露出しており、側壁3aにMSQである第二絶縁膜3が露出している。
特に、第二絶縁膜3の側壁3aには、多孔質低誘電率膜の空孔が露出しており、反応生成物Aが残留しやすくなっている。
このとき使用するエッチング装置は、前述の第三絶縁膜4および第二絶縁膜3のエッチングで用いた装置と同一の装置である。
特に、第二絶縁膜3の側壁3aには、多孔質低誘電率膜の空孔が露出しているので、反応生成物Aが残留しやすくなっている。
このときのアッシング方法について説明する。アッシング処理を行うチャンバー内部の温度を200℃〜400℃程度、圧力を130〜135Pa程度に保ち、アッシング処理を行うチャンバーとは別のチャンバーでH2(水素)とHe(ヘリウム)の混合ガスを用いてプラズマを発生させ、そのラジカルを含んだガスをキャリアガスによりアッシング処理を行うチャンバーへ輸送し、アッシング処理を行う。
このとき、半導体基板1を洗浄する洗浄工程と、乾燥工程とを同一装置内で連続的に行うことができるバッチ式の装置を用いて行う。
また、半導体基板1を乾燥する乾燥工程とは、洗浄工程終了後に、半導体基板1およびその主面上に形成した層間絶縁膜5や、コンタクトホール内部に付着した液体を乾燥させる工程と定義する。
ここで、洗浄工程において、従来の技術のように水を用いた洗浄を行うと、水が層間絶縁膜5の膜中に浸入し、フッ素を含む反応生成物Aに含まれるフッ素が水に溶解してフッ酸水溶液となり、層間絶縁膜5をエッチングする。特に側壁3aには多孔質低誘電率膜の空孔が露出しており、側壁3a付近の第二絶縁膜3の被エッチング膜厚は、側壁2a付近の第一絶縁膜2および側壁4a付近の第三絶縁膜4の被エッチング膜厚と比較して、相対的に大きい。従って、アンダーカット3b(図12参照)やボイド(空洞)が発生してしまい、絶縁膜としての機械的強度が劣化したり、後に行うコンタクトホール7aの埋め込み工程において、埋め込み不良を引き起こすおそれがある。
これを回避するために、半導体基板1を水と接触させずに洗浄工程を行うようにする。洗浄工程終了後、上述と同様の理由で、半導体基板1を水と接触させることなく乾燥工程を行うようにする。
なお、乾燥工程においては、水という用語には、液体の水のほかに水蒸気も含まれるものとする。
図示しないが、洗浄槽にフッ素系不活性溶媒を満たし、半導体基板1を洗浄槽に浸漬して上下に揺動し、コンタクトホール7aの内部、および層間絶縁膜5(図5参照)の膜中に残留するフッ素を含む反応生成物Aを、フッ素系不活性溶媒に溶解させる。
このとき、この反応生成物Aを十分に溶解させ、次に行う乾燥工程で完全に除去できるように、フッ素系不活性溶媒の濃度や浸漬する時間を適宜調節する。
このようにして、半導体基板1を水と接触させずに、半導体基板1の洗浄を行うことができる。
図示しないが、半導体基板1の洗浄工程終了後、半導体基板1を洗浄槽から取り出し、主面が重力の向きと平行な方向になるようにして固定する。半導体基板1の主面上には、フッ素を含む反応生成物Aを溶解したフッ素系不活性溶媒が表面張力により付着している。
次に、半導体基板1の洗浄工程で用いたフッ素系不活性溶媒と同一の溶媒を加熱して蒸気化させ、半導体基板1の主面全体に付着させる。すると、半導体基板1の主面上に付着した不活性溶媒が表面張力を失い、滴下することにより除去される。
なお、フッ素系不活性溶媒として、比較的沸点の低いハイドロフルオロエーテルを用いるようにしたので、液化戻り現象を抑え、安定した蒸気乾燥を行うことができる。
従って、これらの洗浄工程および乾燥工程において、コンタクトホール7aの側壁にアンダーカット3b(図12参照)やボイドが形成されない、良好なコンタクトホール形状を得ることができる。
これに置き換えて、例えば、半導体基板主面上から見て、短辺が0.2μm、長辺が5μmの長方形であり、底部が半導体基板の主面に達する層間絶縁膜の中に形成した溝、すなわちトレンチを形成するようにしても、同様の効果を有する。
これに置き換えて、膜中に空孔を有する多孔質絶縁膜であって、比誘電率がシリコン酸化膜と同等もしくは高い絶縁膜を用いた場合においても、トレンチまたはコンタクトホールの側壁付近の絶縁膜中にフッ素を含む反応生成物が残留するときは、空孔の存在によりアンダーカットやボイドが形成されやすくなるので、本発明の製造方法を適用することにより同様の効果を発揮することができる。
次に、図3および図4に示すように、層間絶縁膜5をフッ素を含むガスを用いて選択的にエッチングし、層間絶縁膜5の中にコンタクトホール7aを形成するようにした。
さらに、図6に示すように、レジストパターン6(図4参照)を除去後、半導体基板1を洗浄する洗浄工程、および乾燥する乾燥工程を行うようにした。
このとき、これらの洗浄工程および乾燥工程を、水と接触することなく、フッ素系不活性溶媒を用いて行うようにした。
このように洗浄工程および乾燥工程を行うことにより、コンタクトホールの内部にアンダーカットやボイドが形成されない、良好なコンタクトホール形状を得ることができる。
また、前述の第二絶縁膜3は、シリコン、炭素、酸素、および水素を含む有機系シリコン酸化膜を形成するようにしたので、絶縁膜中に空孔を形成することができ、さらに低い比誘電率を得ることができる。
また、前述のフッ素系不活性溶媒として、比較的沸点の低いハイドロフルオロエーテルを用いるようにしたので、液化戻り現象を抑えて安定した蒸気乾燥を行うことができる。
Claims (4)
- 基板上に多孔質絶縁膜を形成する成膜工程と、
前記多孔質絶縁膜をフッ素を含むガスを用いて選択的にエッチングし、前記多孔質絶縁膜の中にトレンチ又はコンタクトホールを形成するエッチング工程と、
前記基板を洗浄する洗浄工程と、
前記基板を乾燥する乾燥工程とを備え、
前記洗浄工程および乾燥工程を、前記基板が水と接触することなく、フッ素系不活性溶媒を用いて行うことを特徴とする半導体装置の製造方法。 - 前記多孔質絶縁膜は、塗布法又は化学気相成長法により形成された低誘電率膜であって、比誘電率が3以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記多孔質絶縁膜は、シリコン、炭素、酸素、および水素を含む有機系シリコン酸化膜か、又は、有機系ポリマーからなる低誘電率膜であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記フッ素系不活性溶媒は、ハイドロフルオロエーテルであることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003434197A JP2005191472A (ja) | 2003-12-26 | 2003-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003434197A JP2005191472A (ja) | 2003-12-26 | 2003-12-26 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005191472A true JP2005191472A (ja) | 2005-07-14 |
Family
ID=34791330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003434197A Pending JP2005191472A (ja) | 2003-12-26 | 2003-12-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005191472A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008109086A (ja) * | 2006-09-26 | 2008-05-08 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2010510077A (ja) * | 2006-11-20 | 2010-04-02 | アルセス・テクノロジー・インコーポレーテッド | モノリシックic及びmemsマイクロ加工方法 |
KR20170026815A (ko) * | 2015-08-28 | 2017-03-09 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
-
2003
- 2003-12-26 JP JP2003434197A patent/JP2005191472A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008109086A (ja) * | 2006-09-26 | 2008-05-08 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2010510077A (ja) * | 2006-11-20 | 2010-04-02 | アルセス・テクノロジー・インコーポレーテッド | モノリシックic及びmemsマイクロ加工方法 |
KR20170026815A (ko) * | 2015-08-28 | 2017-03-09 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
KR102437416B1 (ko) * | 2015-08-28 | 2022-08-30 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8282842B2 (en) | Cleaning method following opening etch | |
US7319274B2 (en) | Methods for selective integration of airgaps and devices made by such methods | |
US10062602B2 (en) | Method of etching a porous dielectric material | |
KR100887225B1 (ko) | 반도체 디바이스의 제조 방법 | |
US7122484B2 (en) | Process for removing organic materials during formation of a metal interconnect | |
JP2002026121A (ja) | 半導体装置およびその製造方法、絶縁膜の形成方法 | |
JP4492949B2 (ja) | 電子デバイスの製造方法 | |
JP4571880B2 (ja) | 半導体装置の製造方法 | |
JP2010287655A (ja) | 半導体装置の製造方法 | |
JP4523351B2 (ja) | 半導体装置の製造方法 | |
JP2004517470A (ja) | バイア形成工程において発生するエッチング残渣を除去する方法 | |
US20050077628A1 (en) | Dual damascene structure and method | |
US6524944B1 (en) | Low k ILD process by removable ILD | |
JP2005142473A (ja) | 半導体装置の製造方法 | |
JP2005191472A (ja) | 半導体装置の製造方法 | |
TWI354333B (en) | Cleaning method following opening etch | |
JP4067357B2 (ja) | エッチング方法 | |
JP2005217292A (ja) | 半導体装置の製造方法 | |
JP2004363447A (ja) | 半導体装置およびその製造方法 | |
JP4948278B2 (ja) | 半導体装置の製造方法 | |
JP2009194017A (ja) | 半導体装置の製造方法 | |
US20100081595A1 (en) | Liquid cleaning composition and method for cleaning semiconductor devices | |
JP3746231B2 (ja) | ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法 | |
KR100940639B1 (ko) | 반도체 소자의 제조 방법 | |
JP2008047821A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050420 |
|
A621 | Written request for application examination |
Effective date: 20061205 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20090213 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A02 | Decision of refusal |
Effective date: 20090804 Free format text: JAPANESE INTERMEDIATE CODE: A02 |