JP2005191235A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】 従来の製造方法では、イオン注入後の結晶欠陥の回復を行わずに、注入イオン種の熱拡散を行っていたことから、ウエルの深さを高精度に形成することができず、これにより、トランジスタ素子の特性がばらついたり、トランジスタ素子の動作不良などを起こしたりするという問題があった。
【解決手段】 半導体基板上に形成されたトランジスタ素子の動作電圧により規定される耐圧を確保するウエルを形成するための領域にイオン種を注入する第１の工程と、前記イオン種を熱拡散しない条件下で、前記イオン種の注入によって発生した前記半導体基板中の結晶の欠陥を減少させるための回復する熱処理を行う第２の工程と、前記イオン種を熱拡散することにより、前記ウエル領域の深さを前記耐圧に対応させる深さにする第３の工程とを有する。
【選択図】 図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。

半導体装置の１つである高電圧（例えば、１５Ｖ以上）で動作するトランジスタ素子は、各トランジスタ素子を電気的に分離させるために前記高電圧に対応する耐圧に相当する深さのウエル領域を必要とする。前記従来のトランジスタ素子の製造方法では、まず、半導体基板にウエルを形成するためのイオン種を注入し、次に、特許文献１、特許文献２に記載のような熱処理を施し、イオン種を熱拡散させることにより、前記ウエルを前記耐圧に相当する深さに形成することを行っていた。

特開２００２−１６１３３号公報 特開２０００−１３３６０９号公報

しかしながら、上記した従来の製造方法では、ウエル層を形成する熱拡散工程は、イオン種を高加速で注入した際に発生する半導体基板内の結晶欠陥層を内在したまま、注入したイオン種を熱拡散させるため、イオン種は結晶欠陥層を通過して半導体基板中を拡散させなければならなかった。従って、ウエル層の深さを決めるイオン種の拡散深さは、結晶欠陥層の状態により、ばらつくことになり、前記ウエル層の深さを高精度に形成することができず、これにより、微細化を行う場合や精度の高い耐圧が必要なトランジスタ素子では、トランジスタ素子の特性ばらつきが生じ、場合によってはトランジスタ素子の動作不良などを起こしたりするという問題があった。

上記問題を解決するために、本発明に係る半導体装置の製造方法は、半導体基板上に形成されたトランジスタ素子の動作電圧により規定される耐圧を確保するウエルを形成するための領域にイオン種を注入する第１の工程と、前記イオン種を熱拡散しない条件下で、前記イオン種の注入によって発生した前記半導体基板中の結晶の欠陥を減少させるための熱処理を行う第２の工程と、前記イオン種を熱拡散することにより、前記ウエル領域の深さを前記耐圧に対応させる深さにする第３の工程とを有する。

本発明に係る半導体装置の製造方法によれば、イオン種の注入によって発生した半導体基板中の結晶の欠陥は、注入されたイオン種が半導体基板中で熱拡散しない条件で回復される。従って、その後のイオン種の熱拡散工程は、基板中の結晶欠陥層がない状態で実施される。これにより、理論通りの熱拡散が起こり、所望のイオン種の拡散深さを温度や時間で制御しやすくなる。また、ウエハ内での結晶欠陥のでき方のばらつきもなくなるため、ウエハ内でのウエル層の深さのばらつきも起きにくくなる。以上のことから、トランジスタ素子の特性ばらつきが減り、さらにはトランジスタ素子の動作不良を抑制することができることから、本構造を使用する高耐圧デバイスの歩留まりを向上させることが可能になる。

上記した本発明に係る半導体装置の製造方法では、前記第２の工程は、前記熱処理を１０００℃〜１１００℃、かつ、１０秒〜６０秒とする。

上記した本発明に係る半導体装置の製造方法では、前記第２の工程は、前記熱処理を７００℃〜９００℃、かつ、３０分〜１２０分とする。

本発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたトランジスタ素子の動作電圧により規定される耐圧を確保するためにイオン種の注入により形成されるウエル領域とを含む半導体装置であって、前記半導体基板は、前記イオン種の注入により発生する前記半導体基板中の結晶の欠陥が、前記イオン種が熱拡散しない条件下で回復されており、その後、前記ウエル領域は、前記トランジスタ素子の動作電圧により規定される耐圧に対応する深さに到達するように熱処理を施されている。

本発明に係る半導体装置によれば、イオン種注入によって発生した半導体基板中の結晶の欠陥は、イオン種が半導体基板中で熱拡散しない条件で回復される。よって、半導体基板におけるウエルの深さは、前記基板中に生じる結晶の欠陥に起因する、イオン種の拡散量のずれを生じないことから、前記耐圧に対応する深さを容易に形成することができる。その結果、トランジスタ素子の特性ばらつきを抑え、動作不良を低減することができ、高耐圧を使用するデバイスの歩留まり向上が可能となる。

図１および図２は、実施形態の半導体装置の製造方法を模式的に示す断面図である。
実施形態の半導体装置は、図２（ｄ）に示されるように、半導体基板であるＰ型シリコン基板１と、Ｐ型シリコン基板１上に高電圧で動作するＰｃｈトランジスタ素子の耐圧を確保するためのウエル領域の一つであるＮウエル７と、前記基板１上に高電圧で動作するＮｃｈトランジスタ素子の耐圧を確保するためのウエル領域の一つであるＰウエル１０と、Ｎｃｈソース／ドレイン領域１１と、Ｐｃｈソース／ドレイン領域１２と、ゲート電極１３とを含んで構成される。

以下、実施形態の半導体装置の製造方法を説明する。
図１（ａ）に示されるように、Ｐ型シリコン基板１の表面に、シリコン酸化膜２を熱酸化法により形成する。次に、このシリコン酸化膜２の上に熱ＣＶＤ（Chemical Vapor Deposition）法によりシリコン窒化膜３を堆積する。

次に、シリコン窒化膜３の上に図示しないレジスト膜を塗布する。この後、図１（ｂ）に示されるように、このレジスト膜を露光、現像することにより、シリコン窒化膜３上に、Ｎウエル形成領域６を除く位置にレジストパターン４を形成する。

このあと、レジストパターン４をマスクとして、Ｐ型シリコン基板１のＮウエル形成領域６にイオン種の一つであるＮ型不純物５をイオン注入する。この際のイオン注入条件は、例えば、Ｎ型不純物５としてはリン（Ｐ）を用い、加速エネルギーは２．６ＭｅＶとする。イオン注入を行ったＮウエル形成領域６には、図１（ｂ）に示されるように、シリコン原子やリン原子が、ばらばらに配置され、それに伴った結晶の欠陥が発生している。

次に、図１（ｃ）に示されるような、レジストパターン４を剥離し、Ｎウエル形成領域６に発生した結晶の欠陥を、熱拡散しない条件で回復させる。結晶の欠陥を回復させる方法の１つとして、例えば、高温かつ短時間の熱処理を行う。前記した高温かつ短時間の熱処理は、ＲＴＰ（急速昇降温処理）の１つであるランプアニール（ランプ加熱）を行う。この際の熱処理条件は、イオン種の熱拡散が起きにくい条件下で、例えば、リンをイオン種として使用した場合の温度は１０００℃〜１１００℃、時間は１０秒〜６０秒とする。

次に、図１（ｄ）に示されるような、Ｐ型シリコン基板１に、例えば、１２００℃以下の高温（好ましくは１１００℃〜１２００℃）で１２時間程度の熱拡散を施すことにより、Ｎウエル形成領域６の不純物を拡散させる。その結果、Ｐ型シリコン基板１にＮウエル７を形成する。この形成工程をドライブイン工程という。

前記イオン注入を行う第１の工程において、高い加速エネルギーでＮ型不純物５をイオン注入しているため、Ｐ型シリコン基板１の上面から、例えば、５μｍの深さまでＮウエル７を形成することができる。Ｎウエル７の深さの規格範囲は、例えば、５μｍ±１０％以内（好ましくは５μｍ±５％以内）とする。

ここで、Ｎウエル７を形成する際の、不純物の拡散原理について説明する。熱処理により不純物の拡散を行う状態は、数１に示されるような熱拡散方程式で表すことができる。

Ｃ（x，t）：濃度（場所，時間）。
Ｑ：拡散前にシリコン表面にデルタ関数的においた不純物原子の単位面積あたりの総量。
Ｄ：不純物の拡散係数。
式（１）に示されるように、イオン注入した量（ここではＱ）が正確にわかれば、温度と時間によって、所望の位置の濃度を制御することが可能である。
しかし、Ｄの値は、あくまでも結晶が単結晶の時の値であり、イオン注入した後の結晶欠陥が存在した状態では、場所によりＤの値が変化し、所望の位置の濃度を制御しにくくなることが、上の式から容易に推測できる。

本実施形態では、イオン注入した後に発生するＰ型シリコン基板１中の結晶の欠陥は、イオン注入したリンを熱拡散しない条件で結晶の欠陥のみを減少させている。よって、半導体基板におけるＮウエル７の深さは、前記結晶の欠陥を減少させる処理に起因するずれを生じないことから、その後に行われる前記耐圧に対応するウエルの深さを得るための熱拡散処理において、温度と時間を制御することにより、前記ずれを伴うことなく前記耐圧に対応する深さに形成することが可能となる。

次に、シリコン窒化膜３の上に図示しないレジスト膜を塗布する。このあと、図２（ａ）に示されるように、このレジスト膜を露光、現像することにより、シリコン窒化膜３上には、Ｐウエル形成領域８を除く位置にレジストパターン４を形成する。

このあと、レジストパターン４をマスクとして、Ｎウエル７にイオン種の一つであるＰ型不純物９をイオン注入する。この際のイオン注入条件は、例えば、Ｐ型不純物９としてはボロン（Ｂ）を用い、加速エネルギーは２５０ＫｅＶとする。イオン注入を行ったＰウエル形成領域８には、結晶の欠陥が発生している。

次に、図２（ｂ）に示されるように、レジストパターン４を剥離し、Ｐウエル形成領域８に発生した結晶の欠陥を、イオン注入したボロンやすでに形成されているＮウエル７を形成するリンが、熱拡散しない条件で結晶の欠陥を回復させる。結晶の欠陥を回復させる方法の１つとして、前記した高温かつ短時間の熱処理を行う。この際の熱処理は、Ｎウエル７を形成したときと同様、ランプアニールを行う。この際の熱処理条件は、イオン種であるボロン、および、すでに行ったドラインブイン工程により所定の深さに形成されているリンが熱拡散を起こしにくい条件下で、例えば、温度は１０００℃〜１１００℃、時間は１０秒〜６０秒とする。

次に、図２（ｃ）に示すように、Ｐ型シリコン基板１に、例えば、１２００℃以下の高温（好ましくは１１００℃〜１２００℃）で１２時間程度の熱拡散（ドライブイン）を施すことにより、Ｐウエル形成領域８とＮウエル７の不純物を熱拡散させる。この熱拡散により、Ｐ型シリコン基板１に、図１（ｄ）で形成したＮウエル７よりも深いＮウエル７を形成する。Ｎウエル７の中に、Ｐウエル１０を新しく形成し、それぞれが電気的に分離される。Ｎウエル７の深さとＰウエル１０の深さは、トランジスタ素子の耐圧に対応した深さに形成される。

Ｎウエル７は、Ｐ型シリコン基板１の上面から、例えば、１３μｍの深さに形成され、Ｐウエル１０は、５μｍの深さに形成される。Ｎウエル７の深さの規格範囲は、例えば、１３μｍ±１０％以内（好ましくは１３μｍ±５％以内）の範囲とする。また、Ｐウエル１０の深さの規格範囲は、例えば、５μｍ±１０％以内（好ましくは５μｍ±５％以内）の範囲とする。

本実施形態は、イオン注入によって発生したＰ型シリコン基板１中の結晶の欠陥を、注入したイオン種を熱拡散させない条件で減少させている。よって、Ｐ型シリコン基板１におけるＮウエル７およびＰウエル１０の深さは、前記結晶の欠陥を回復する処理に起因するずれを生じないことから、その後に行われる前記耐圧に対応するＮウエル７およびＰウエル１０の深さを得るための熱拡散処理によって、前記ずれを伴うことなく前記耐圧に対応する深さに形成することができる。

次に、図２（ｄ）に示されるように、Ｎｃｈソース／ドレイン領域１１、Ｐｃｈソース／ドレイン領域１２、および、ゲート電極１３などを公知の方法により形成して、所定のトランジスタ素子を形成する。

以上詳述したように本実施形態によれば、以下の効果が得られる。
本実施形態に係る半導体装置および半導体装置の製造方法によれば、イオン注入によって発生したＰ型シリコン基板１中の結晶の欠陥は、注入したイオン種が熱拡散しない条件で回復される。よって、ウエルの深さは、前記回復に起因するずれを生じないことから、その後に行われる前記耐圧に対応するウエルの深さを得るための熱拡散処理によって、前記ずれを伴うことなく前記耐圧に対応する深さに形成することが可能となる。その結果、トランジスタ素子の特性ばらつきの減少やトランジスタ素子の動作不良を抑制することができる。

（変形例１）前記した高温、かつ、短時間の熱処理に代えて、低温、かつ、長時間の熱処理を行ってもよい。低温、かつ、長時間の熱処理条件は、例えば、温度としては７００℃〜９００℃、時間としては３０分〜１２０分（より好ましくは、８００℃〜８５０℃、６０分〜９０分）とし、注入したイオン種が熱拡散を起こしにくい条件下で結晶の欠陥を回復させている。本条件は、イオン注入される半導体基板の種類（導電型や比抵抗など）や、イオン注入されるイオン種の種類、注入条件により、最適化することができる。従って、好適な前記熱処理を行うことによって、前記実施形態と同様の効果を得ることができる。加えて、低温、かつ、長時間で行う熱処理工程は、次工程で行われるドラインブイン工程と熱処理条件が似ていることから、条件設定を変更するだけで同じ装置で処理を連続的に行うことができ、製造工程数の削減ができる。
詳述すると、記載した条件は、結晶欠陥を減少させる条件であり、かつイオン注入したイオン種の半導体基板中での分布が注入直後の分布状態の１０％以内の範囲におさまる条件を使用しており、高温時は短時間の熱処理、低温時は長時間の熱処理がよい。しかしながら、低温で長時間熱処理を続けるとイオン種の分布が変化しやすくなるため、７００℃、１２０分処理が処理温度の下限である。

（変形例２）前記実施形態では、Ｐ型シリコン基板１上に、高電圧で動作するトランジスタ素子を形成する例を説明した。前記実施形態に加えて、低電圧トランジスタ素子を混載して形成した半導体装置の製造方法においても、前記実施形態と同様の効果を得ることができる。この場合、高電圧トランジスタ素子の耐圧を確保するためのウエルの形成は、高電圧トランジスタ素子を形成するプロセスストレス（温度やひずみ等）だけでなく、低電圧トランジスタ素子を形成するプロセスストレスも受けるため、イオン注入後に、結晶の欠陥を注入したイオン種が熱拡散しない条件で回復させ、ウエルの深さにずれを生じさせないことがさらに重要となる。

本実施形態に関する、半導体装置の製造方法を模式的に示す断面図。 半導体装置の製造方法を模式的に示す断面図。

符号の説明

１…Ｐ型シリコン基板、５…Ｎ型不純物、７…Ｎウエル、９…Ｐ型不純物、１０…Ｐウエル、１１…Ｎｃｈソース／ドレイン領域、１２…Ｐｃｈソース／ドレイン領域、１３…ゲート電極。

Claims (4)

1. 半導体基板上に形成されたトランジスタ素子の動作電圧により規定される耐圧を確保するウエルを形成するための領域にイオン種を注入する第１の工程と、
   前記イオン種を熱拡散しない条件下で、前記イオン種の注入によって発生した前記半導体基板中の結晶の欠陥を減少させるための熱処理を行う第２の工程と、
   前記イオン種を熱拡散することにより、前記ウエル領域の深さを前記耐圧に対応させる深さにする第３の工程と
   を有することを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法であって、
   前記第２の工程は、前記熱処理を１０００℃〜１１００℃、かつ、１０秒〜６０秒を条件として行われることを特徴とする半導体装置の製造方法。
3. 請求項１に記載の半導体装置の製造方法であって、
   前記第２の工程は、前記熱処理を７００℃〜９００℃、かつ、３０分〜１２０分を条件として行われることを特徴とする半導体装置の製造方法。
4. 半導体基板と、
   前記半導体基板上に形成されたトランジスタ素子の動作電圧により規定される耐圧を確保するためにイオン種の注入により形成されるウエル領域とを含む半導体装置であって、
   前記半導体基板は、前記イオン種の注入により発生する前記半導体基板中の結晶の欠陥が、前記ウエル領域が熱拡散しない条件下で回復されており、
   前記ウエル領域は、前記トランジスタ素子の動作電圧により規定される耐圧に対応する深さに到達するように熱処理を施されていることを特徴とする半導体装置。
   
   
   

Images