JP2005184125A - 画像処理回路 - Google Patents

画像処理回路 Download PDF

Info

Publication number
JP2005184125A
JP2005184125A JP2003418428A JP2003418428A JP2005184125A JP 2005184125 A JP2005184125 A JP 2005184125A JP 2003418428 A JP2003418428 A JP 2003418428A JP 2003418428 A JP2003418428 A JP 2003418428A JP 2005184125 A JP2005184125 A JP 2005184125A
Authority
JP
Japan
Prior art keywords
image
reduction
enlargement
image signal
image signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003418428A
Other languages
English (en)
Inventor
Akinori Ihara
昭典 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2003418428A priority Critical patent/JP2005184125A/ja
Publication of JP2005184125A publication Critical patent/JP2005184125A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)

Abstract

【課題】 複数のフォーマットの画像情報が合成された画像信号や、複数のコンテンツの画像情報が合成された画像信号を、様々な表示形態としたり画像内容を変更するには、各画像情報別に独立して画像の拡大縮小処理や表示位相を制御する必要がある。
【解決手段】 分割部12は2つのコンテンツの画像が合成された入力画像信号を、各コンテンツ別の画像信号に分割する。縮小部13及び14は、各コンテンツの画像信号を、互いに独立して水平方向又は垂直方向に縮小処理してメモリ15に書き込む。拡大部16及び17は、メモリ15から読み出した各コンテンツの画像信号を、互いに独立して水平方向又は垂直方向に拡大処理する。合成部18は拡大部16及び17からの画像信号を選択又は合成して1系統の画像信号を生成して出力する。これにより、様々な表示形態の画像信号を出力することができる。
【選択図】 図1


Description

本発明は画像処理回路に係り、特にテレビジョン信号やパソコン信号などの各種画像信号を表示するディスプレイ装置やテレビジョン装置に用い、任意にアスペクト比を変換するための画像処理を行う画像処理回路に関する。
従来の地上波のアナログ放送方式では、一つのチャンネルで一つの番組を放送しているため、単一の受信装置から送出される受信信号は1種類のフォーマットのみであり、1系統の画像処理があれば、画質改善、解像度変換、画像の拡大・縮小などの画像処理を行うことができた。例えば、単一の受信装置において、SDTVのアスペクト比4:3の受信画像信号をHDTVのアスペクト比16:9の画像信号に変換するようなアスペクト比変換を実現するためには、画像を拡大・縮小するための画像処理回路が必要となる。
そのため、例えば入力画素データを4相に展開して4つのランダムアクセス可能なメモリにそれぞれ書き込み、拡大縮小率に応じて4つのメモリから画素データを読み出し、その読み出しパターンに応じて補間係数を並び替えて、これらの補間係数と4つの画素データを用いて4タップの補間フィルタで補間データを作成する構成の画像処理回路が従来より知られている(例えば、特許文献1参照)。
しかし、BSデジタル放送や近々開始される地上波デジタル放送では、一度に多くの情報を送ることができるため、図10に示すように、一つのチャンネルで、ある時間帯ではハイビジョン放送(HDTV)とデータ放送と携帯向け放送とを同時に送信し、次の時間帯では2種類の標準画質放送とデータ放送と携帯向け放送とを同時に送信し、更に次の時間帯ではハイビジョン放送(HDTV)とデータ放送と携帯向け放送とを同時に送信するなどのように、一つのチャンネルで複数の番組を放送することができる。このため、これまでのアナログ放送では考えられなかった、アイデア豊かな多様な放送が期待されている。
特開2003-46905号公報
以上の背景を考慮すると、少なくとも2つ以上のコンテンツが合成された画像、あるいは異なるフォーマットの画像が、受信装置でデコードされて送出するケースが考えられる。例えば、図11(a)〜(d)に示すような、一つのチャンネルで予め合成された複数の映像信号が単一の受信装置内の画像処理回路に入力される。
ここで、図6(a)は二つの画像1a及び1bが水平方向に合成された画像であり、同図(b)は二つの画像2a及び2bが垂直方向に合成された画像であり、同図(c)は三つの画像3a、3b及び3cが水平方向に合成された画像であり、同図(d)は三つの画像4a、4b及び4cが垂直方向に合成された画像である。なお、図6(a)〜(d)は空間的に合成された画像を示しているが、入力画像信号にはライン毎、フィールド毎に時間的に合成した画像も考えられる。
このとき、合成された複数の画像が各々異なるフォーマット(例:1125iと525i)のときは、表示する拡大縮小率が異なるために、各々独立して画像の拡大縮小処理や表示位相を制御する必要がある。また、合成された複数の画像が同じフォーマット(例:すべて525i)のときも、上記と同様に各画像毎に独立制御して表示する形態がある。
このような場合には、従来と同じ単一の処理系統では、どちらかのフォーマットに合わせた処理しかできない。また、従来は入力画像信号中の合成されている各々の画像を最適に処理するために、フォーマットあるいはコンテンツによって、画像処理内容を変えることができない。
本発明は以上の点に鑑みなされたもので、合成された入力画像を各々独立して拡大縮小による倍率や表示位相の制御が可能な画像処理回路を提供することを目的とする。
また、本発明の他の目的は、フォーマットあるいはコンテンツによって、合成された入力画像の画像処理内容を変更し得る画像処理回路を提供することにある。
上記の目的を達成するため、第1の発明は、同一若しくは異なるN個(Nは2以上の整数)のフォーマットの画像情報が予め合成された一系統の画像信号を入力信号として受け、その入力画像信号の各フォーマットの画像情報別に拡大処理又は縮小処理してから合成した画像信号を出力する画像処理回路であって、入力画像信号からN個のコンテンツ又はフォーマットの画像情報を各フォーマットの画像情報別に分割する分割手段と、分割手段により分割された各フォーマットの画像情報別に互いに独立して縮小処理するN個の縮小手段と、N個の縮小手段から出力されたN個の画像信号を蓄積する記憶手段と、記憶手段から蓄積されたN個の画像信号を読み出し、そのN個の画像信号に対して互いに独立して拡大処理するN個の拡大手段と、N個の拡大手段から出力されたN個の画像信号を選択・合成して、一系統の画像信号を出力する合成手段とを有し、縮小手段及び拡大手段の少なくともいずれか一方を動作させて、各フォーマットの画像情報別に拡大処理又は縮小処理してから合成した画像信号を出力することを特徴とする。
この発明では、同一若しくは異なるN個のフォーマットの画像情報が予め合成された一系統の画像信号を入力信号として受け、その入力画像信号の各コンテンツ又は各フォーマットの画像情報を独立した画像信号として取り扱って、拡大処理又は縮小処理してから合成した画像信号を出力することができる。
また、上記の目的を達成するため、第2の発明は、同一若しくは異なるN個(Nは2以上の整数)のフォーマットの画像情報が予め合成された一系統の第1の画像信号と、合成されていない少なくとも一以上の第2の画像信号とを入力信号として受け、第1及び第2の画像信号を拡大処理又は縮小処理してから合成した画像信号を出力する画像処理回路であって、第1の画像信号から各フォーマットの画像情報別に分割する分割手段と、分割手段により分割された各フォーマットの画像情報別に互いに独立して縮小処理するN個の第1の縮小手段と、第2の画像信号を、第1の縮小手段の縮小処理とは独立して縮小処理する少なくとも一以上の第2の縮小手段と、第1及び第2の縮小手段からそれぞれ出力された画像信号を蓄積する記憶手段と、記憶手段に蓄積された第1の縮小手段からのN個の画像信号を記憶手段から読み出し、そのN個の画像信号に対して互いに独立して拡大処理するN個の第1の拡大手段と、記憶手段に蓄積された第2の縮小手段からの少なくとも一以上の画像信号を記憶手段から読み出し、その画像信号に対して第1の拡大手段による拡大処理とは互いに独立して拡大処理する少なくとも一以上の第2の拡大手段と、第1及び第2の拡大手段から出力された各画像信号を選択・合成して、一系統の画像信号を出力する合成手段とを有し、第1及び第2の縮小手段と第1及び第2の拡大手段の少なくともいずれか一方を動作させて、各画像情報別に拡大処理又は縮小処理してから合成した画像信号を出力することを特徴とする。
この発明では、同一若しくは異なるN個のフォーマットの画像情報が予め合成された一系統の第1の画像信号と、合成されていない少なくとも一以上の第2の画像信号とを入力信号として受け、入力された第1の画像信号の各フォーマットの画像情報と第2の画像信号の画像情報とを独立した画像信号として取り扱って、拡大処理又は縮小処理してから合成した画像信号を出力することができる。
本発明によれば、同一若しくは異なるN個(Nは2以上の整数)のフォーマットの画像情報が予め合成された一系統の画像信号を入力として受け、入力された画像信号の各フォーマットの画像情報を独立した画像信号として取り扱って、拡大処理又は縮小処理してから合成した画像信号を出力するようにしたため、拡大縮小による倍率や表示位相の制御ができ、入力画像信号が異なるフォーマットの画像情報が合成されている画像信号であっても様々な表示形態の画像信号を出力することができ、またフォーマットによって、合成された入力画像の画像処理内容を変更することができる。
また、本発明によれば、合成されていない少なくとも一以上の別の画像信号を、同一若しくは異なるN個のフォーマットの画像情報が予め合成された一系統の画像信号と共に入力信号として受け、これらの画像信号について互いに独立して拡大処理又は縮小処理するようにしたため、拡大縮小による倍率や表示位相の制御ができ、各種の入力画像信号に対して様々な表示形態の画像信号を出力することができ、またフォーマットによって、合成された入力画像の画像処理内容を変更することができる。
更に、本発明によれば、入力された画像信号の各フォーマットの画像情報や、合成されていない少なくとも一以上の別の画像信号を互いに独立した画像信号として取り扱っているため、個別に解像度変換や画質補正ができ、これによりフォーマットによって最適な補正が可能である。
次に、本発明を実施するための最良の形態について図面と共に説明する。図1は本発明になる画像処理回路の第1の実施の形態のブロック図を示す。この実施の形態は、2つのコンテンツの画像情報が合成された画像信号が1系統入力される場合の例で、入力端子11には2つのコンテンツの各画像情報が図11(a)に示すように左右2画面、又は同図(b)に示すように上下2画面の画像信号が入力され、分割部12により各画面(各コンテンツ)の画像信号に分割される。なお、ここでは、2つのコンテンツの画像情報が合成された画像信号について説明するが、同一又は異なる2つのフォーマットの画像情報が合成された画像信号であってもよい。
これら分割された画像信号は、縮小部13及び14に別々に供給され、互いに独立して水平方向又は垂直方向の縮小処理が行われる(なお、後述するように、縮小処理が行われない場合もある。)。この縮小部13及び14の構成は、例えば、本発明者が特開2003−46905にて開示した図2のブロック図に示すような映像信号処理装置の縮小拡大部を用い得る。
図2において、縮小拡大部は、入力画像データがそれぞれ供給される、並列に設けられた4つのランダム・アクセス・メモリ(RAM)20、21、22及び23と、RAM20〜23の出力画像データに基づいて、補間データを作成して出力する補間フィルタ24と、RAM20〜23に対する入力画像データへの書き込みを制御するデータ書き込み制御部25と、RAM20〜23からの画像データの読み出しアドレスを制御するアドレス選択制御部26と、補間フィルタ24における拡大あるいは縮小の補間のために必要な補間係数を発生する係数発生部27と、係数発生部27で発生された補間係数を、4タップの補間フィルタ24の各タップに供給する係数選択制御部28とより構成されている。
かかる構成の縮小部13、14により入力分割画像データを縮小処理する場合、上記のRAM20〜23に対して、図3(A)に示す水平方向又は垂直方向の1画素データ毎に順次巡回的に書き込み、RAM20〜23のうち、どのRAMから画素データの読み出しを開始するかを決定するための開始メモリ決定データと、読み出しを開始するRAMにおけるデータを読み出すアドレスを決定するためのアドレス決定データとを用いて、RAM20〜23から読み出した各画素データを時系列的に合成して4画素単位のデータを読み出して補間フィルタ24に供給し、この補間フィルタ24において係数選択制御部28からの開始メモリ決定データに応じて並び替えられた4個の補間係数を用いて4画素単位のデータに対して補間を行って、例えば図3(B)に示す出力データを出力する。この出力データは1画面の画素数が入力画像信号のそれよりも少ない縮小データである。
ここで、図3(A)に示す入力分割画像信号の水平方向又は垂直方向の画素データのデータ間隔を「32」とすると、縮小部13、14は同図(B)に示すように例えばデータ間隔が「44」である水平方向又は垂直方向の画素データを、周辺の4画素から間引くように補間して出力する。上記の入力データ間隔「32」に対する出力データ間隔は、縮小率に応じて定まる。
再び図1に戻って説明するに、縮小部13及び14により互いに独立して縮小処理された分割画像データは、メモリ15に供給されて書き込まれる。本実施の形態では、通常は縮小処理及び拡大処理のうち、表示の形態に合わせて、必要に応じて適宜選択した一方の処理のみを行うため、メモリ15に縮小処理された2つの分割画像データが書き込まれたときには、拡大部16及び17による拡大処理は行われず、メモリ15から並列に読み出された縮小処理された2つの分割画像データは、拡大部16及び17をスルーして合成部18に供給され、ここでいずれかの分割画像データを選択、あるいは合成して出力端子19へ出力する。
なお、拡大処理する場合は、分割部12により2分割された画像信号は、縮小部13、14をスルーしてメモリ15に供給されて書き込まれた後、拡大部16及び17に分割画像信号別に供給され、互いに独立して拡大処理される。拡大部16及び17は、例えば、図3のブロック図に示した構成であり、垂直方向の拡大処理を行う場合は、メモリ15の読み出しタイミングを制御しながら、補間に必要なラインの画像データを読み出して図3のRAM20〜23に書き込み、そのデータを使って補間フィルタ24により補間ラインの画素データを生成し、垂直方向に拡大された画素データを出力する。
水平方向の拡大処理をする場合は、メモリ15の読み出しタイミングを制御しながら、上記の処理で生成した補間ラインのデータをRAM20〜23に蓄積し、そのRAM20〜23から必要な補間画素のデータを読み出して水平方向に拡大された画素データを出力する。図3の構成の場合、拡大処理を行うか縮小処理を行うかは、アドレス制御データにより定まる。
上記の拡大処理について更に説明するに、拡大部16、17に供給される分割画像信号の水平方向又は垂直方向の画素データのデータ間隔を、図4(A)に示すように「32」とすると、拡大部16、17は同図(B)に示すように、例えばデータ間隔が「20」である水平方向又は垂直方向の画素データを、周辺の4画素から補間して出力する。上記の入力データ間隔「32」に対する出力データ間隔は、拡大率に応じて定まる。拡大部16及び17で互いに独立して拡大処理された分割画像データは、図1の合成部18に供給され、ここでいずれかの分割画像データを選択、あるいは合成して出力される。
このようにして、本実施の形態によれば、合成された入力画像を各々独立して拡大縮小による倍率や表示位相の制御ができ、また、フォーマットあるいはコンテンツによって、合成された入力画像の画像処理内容を変更することができる。
次に、本発明の第2の実施の形態について説明する。図5は本発明になる画像処理回路の第2の実施の形態のブロック図を示す。この実施の形態は、2つのコンテンツが合成された信号が1系統入力される場合の例で、入力端子31には2つのコンテンツの各画像が図11(a)に示すように左右2画面、又は同図(b)に示すように上下2画面の画像信号が入力され、メモリ32に供給されて書き込まれる。
メモリ32に書き込まれた画像信号は、左右2画面、垂直2画面のいずれの場合も画面毎に各々独立して読み出され、各画面の画像信号は、拡大縮小部33及び34に画面別に供給される。拡大縮小部33及び34は、例えば図3のブロック図に示したような構成により、前述したような垂直方向又は水平方向の縮小処理又は拡大処理を行う。
拡大縮小部33及び34により、互いに独立して縮小処理又は拡大処理された2つの分割画像データは合成部35に供給され、ここでいずれかの分割画像データを選択、あるいは合成して出力端子36へ出力する。このように、本実施の形態では、第1の実施の形態における分割部12の機能をメモリ32が有している。
次に、本発明の第3の実施の形態について説明する。図6は本発明になる画像処理回路の第3の実施の形態のブロック図を示す。同図中、図1又は図5と同一構成部分には同一符号を付し、その説明を省略する。図6に示す第3の実施の形態も、第1及び第2の実施の形態と同様に、2つのコンテンツが合成された信号が1系統入力される場合の例で、第1の実施の形態と第2の実施の形態とを組み合わせた構成である。
すなわち、図6に示すように、第3の実施の形態では、第1の実施の形態と同様に、入力端子11に入力された2画面合成の画像信号が、分割部12により各画面の画像信号に2分割され、2分割された一方の分割画像信号が、第1の実施の形態と同様に縮小部14に供給されるが、他方の分割画像信号は、メモリ38に書き込まれる。
縮小部14により水平方向又は垂直方向の縮小処理が行われた分割画像信号は、メモリ38に書き込まれる。メモリ38は、分割部12から供給された一方の分割画像信号は、拡大縮小部33に供給し、縮小部14から供給された他方の分割画像信号は、拡大部17に供給する。縮小処理を行う場合は、縮小部14と拡大縮小部33とで、互いに独立して前述したような垂直方向又は水平方向の縮小処理を行う。このとき、拡大部17は拡大書を行わず、入力分割画像データをそのまま出力する。
拡大処理を行う場合は、縮小部14では処理を行わず、入力分割画像信号をそのままメモリ38に書き込み、拡大縮小部33と拡大部17とで互いに独立して前述したような垂直方向又は水平方向の拡大処理を行う。拡大縮小部33と拡大部17から取り出された各画像データは、合成部18に供給される。
次に、本発明の第4の実施の形態について説明する。図7は本発明になる画像処理回路の第4の実施の形態のブロック図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明を省略する。図7において、入力端子41には、入力端子11に入力される図11(a)又は(b)に示したような2画面合成の画像信号とは別系統の通常の1画面の画像信号が入力されて縮小部42に供給される。
縮小部42は、図3のブロック図に示したような構成により、縮小処理を行う場合は入力画像信号に対して縮小処理を行ってメモリ43に供給し、拡大処理を行う場合は何も処理をせず、入力画像信号をそのままメモリ43に供給する。メモリ43は、縮小部13、14及び42から出力された画像信号をそれぞれ一時保持した後、対応する拡大部16、17及び48に出力する。
縮小処理を行う場合は、拡大部16、17及び48は何も処理をせず、入力画像信号をそのまま合成部45へ出力するが、拡大処理を行う場合は、図3のブロック図に示した構成により、前述した方法により拡大処理を行って、拡大処理された画像データを合成部45に供給する。拡大部48は、入力端子41に入力された画像信号に対する拡大処理を、拡大部16及び17と同期して、かつ、互いに独立して行う。拡大部16、17及び48から出力された、縮小処理又は拡大処理された画像データは合成部45に供給され、ここでいずれかの画像データを選択、あるいは合成されて出力端子46へ出力される。
次に、本発明の第5の実施の形態について説明する。図8は本発明になる画像処理回路の第5の実施の形態のブロック図を示す。図8の実施の形態は、3つのコンテンツが合成された信号が1系統入力される場合の例で、入力端子51には3つのコンテンツの各画像が図11(c)に示すように左右3画面、又は同図(d)に示すように上下3画面の画像信号が入力され、分割部52により各画面の画像信号に分割される。
これら分割された画像信号は、縮小部53、54及び55に別々に供給され、互いに独立して垂直方向又は水平方向の縮小処理が行われるか、縮小処理されずにそのまま出力される。縮小部53、54及び55から出力された各画像データは、メモリ56に供給されて一時保持された後、拡大部57、58及び59に各分割画面の画像データ毎に供給される。縮小処理される場合は、拡大部57、58及び59での拡大処理は行われないが、拡大処理される場合は、縮小部53、54及び55で縮小処理されていない各分割画面の画像データに対して、図3のブロック図に示したような構成により前述した垂直方向又は水平方向の拡大処理が、互いに独立して行われる。
拡大部57、58及び59から出力された各分割画面の縮小処理又は拡大処理された画像データは合成部60に供給され、ここで、いずれかの画像データを選択、あるいは合成されて出力端子61へ出力される。本実施の形態は、第1の実施の形態の入力画像信号が2つのコンテンツが合成された信号であるのに対し、3つのコンテンツが合成された信号が1系統入力される点が相違するだけで、基本的な構成は第1の実施の形態と同様である。
これにより、本実施の形態によれば、図11(c)又は(d)に示すような3画面の画像信号が入力された場合、図9(a)に示すように、3つの画像65a、65b及び65cが合成されたような出力画像信号が出力される。また、図9(b)に示すように、入力画像に対応した縮小画像66a、66b及び66cに、番組情報66dが加算合成された画像信号の出力も可能である。
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、分割部12、52を設けず、縮小部12及び13、53〜55が各々左右又は上下の各画面の画像のみを取り込み、水平方向又は垂直方向の縮小処理を行うようにしてもよい。また、図1において、合成部18と共に、拡大部16及び17の各出力信号を合成するもう一つの合成部を併設してもよい。
また、4以上のコンテンツ又はフォーマットの画像情報が合成された入力画像信号に対しても同様に、各コンテンツ毎又は各フォーマット毎に独立して拡大又は縮小処理して得られた画像信号を得ることができる。また、上記の実施の形態では、拡大処理と縮小処理のいずれか一方のみを行うように説明したが、両方同時に処理することも可能である。また、各実施の形態のメモリ、縮小部、拡大部の前後に、フレームレート変換や解像度変換などの画像処理部を設けてもよい。また、縮小部、拡大部による補間は、4タップ以外の構成でもよい。
本発明の第1の実施の形態のブロック図である。 本発明者が先に開示した縮小部及び拡大部の一例のブロック図である。 縮小処理の一例の説明図である。 拡大処理の一例の説明図である。 本発明の第2の実施の形態のブロック図である。 本発明の第3の実施の形態のブロック図である。 本発明の第4の実施の形態のブロック図である。 本発明の第5の実施の形態のブロック図である。 本発明による出力画像の各例を示す図である。 一つのチャンネルで伝送される複数の情報の例を示す図である。 入力画像の各例を示す図である。
符号の説明
11、31、41、51 画像信号入力端子
12、52 分割部
13、14、42、53、54、55 縮小部
15、32、38、43、56 メモリ
16、17、44、57、58、59 拡大部
18、35、45、60 合成部
19、36、46、61 画像信号出力端子
20〜23 ランダム・アクセス・メモリ(RAM)
24 補間フィルタ
25 データ書き込み制御部
26 アドレス選択制御部
27 係数発生部
28 係数選択制御部
33、34 拡大縮小部


Claims (2)

  1. 同一若しくは異なるN個(Nは2以上の整数)のフォーマットの画像情報が予め合成された一系統の画像信号を入力信号として受け、その入力画像信号の各フォーマットの画像情報別に拡大処理又は縮小処理してから合成した画像信号を出力する画像処理回路であって、
    前記入力画像信号から前記N個のフォーマットの画像情報を各フォーマットの画像情報別に分割する分割手段と、
    前記分割手段により分割された前記各フォーマットの画像情報別に互いに独立して縮小処理するN個の縮小手段と、
    前記N個の縮小手段から出力されたN個の画像信号を蓄積する記憶手段と、
    前記記憶手段から蓄積された前記N個の画像信号を読み出し、そのN個の画像信号に対して互いに独立して拡大処理するN個の拡大手段と、
    前記N個の拡大手段から出力されたN個の画像信号を選択・合成して、一系統の画像信号を出力する合成手段と
    を有し、前記縮小手段及び拡大手段の少なくともいずれか一方を動作させて、各フォーマットの画像情報別に拡大処理又は縮小処理してから合成した画像信号を出力することを特徴とする画像処理回路。
  2. 同一若しくは異なるN個(Nは2以上の整数)のフォーマットの画像情報が予め合成された一系統の第1の画像信号と、合成されていない少なくとも一以上の第2の画像信号とを入力信号として受け、前記第1及び第2の画像信号を拡大処理又は縮小処理してから合成した画像信号を出力する画像処理回路であって、
    前記第1の画像信号から各フォーマットの画像情報別に分割する分割手段と、
    前記分割手段により分割された前記各フォーマットの画像情報別に互いに独立して縮小処理するN個の第1の縮小手段と、
    前記第2の画像信号を、前記第1の縮小手段の縮小処理とは独立して縮小処理する少なくとも一以上の第2の縮小手段と、
    前記第1及び第2の縮小手段からそれぞれ出力された画像信号を蓄積する記憶手段と、
    前記記憶手段に蓄積された前記第1の縮小手段からのN個の画像信号を前記記憶手段から読み出し、そのN個の画像信号に対して互いに独立して拡大処理するN個の第1の拡大手段と、
    前記記憶手段に蓄積された前記第2の縮小手段からの少なくとも一以上の画像信号を前記記憶手段から読み出し、その画像信号に対して前記第1の拡大手段による拡大処理とは互いに独立して拡大処理する少なくとも一以上の第2の拡大手段と、
    前記第1及び第2の拡大手段から出力された各画像信号を選択・合成して、一系統の画像信号を出力する合成手段と
    を有し、前記第1及び第2の縮小手段と前記第1及び第2の拡大手段の少なくともいずれか一方を動作させて、各画像情報別に拡大処理又は縮小処理してから合成した画像信号を出力することを特徴とする画像処理回路。



JP2003418428A 2003-12-16 2003-12-16 画像処理回路 Pending JP2005184125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003418428A JP2005184125A (ja) 2003-12-16 2003-12-16 画像処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003418428A JP2005184125A (ja) 2003-12-16 2003-12-16 画像処理回路

Publications (1)

Publication Number Publication Date
JP2005184125A true JP2005184125A (ja) 2005-07-07

Family

ID=34780647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003418428A Pending JP2005184125A (ja) 2003-12-16 2003-12-16 画像処理回路

Country Status (1)

Country Link
JP (1) JP2005184125A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174097A (ja) * 2005-12-20 2007-07-05 Matsushita Electric Works Ltd 映像信号処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174097A (ja) * 2005-12-20 2007-07-05 Matsushita Electric Works Ltd 映像信号処理装置

Similar Documents

Publication Publication Date Title
JP4646446B2 (ja) 映像信号処理装置
JP3231142B2 (ja) 映像圧縮拡大回路及び装置
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
JP5317825B2 (ja) 画像処理装置及び画像処理方法
EP1579385A2 (en) Region-based image processor
KR100757735B1 (ko) 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치.
JP4215423B2 (ja) 画像データ出力装置
KR20010022788A (ko) 영상표시장치 및 프로그램 기록매체
JP3685668B2 (ja) マルチスクリーン用画面合成装置
JP2007057586A (ja) 画像処理装置、画像処理方法及びテレビ受信機
JP2005184125A (ja) 画像処理回路
JP2005184705A (ja) 画像合成装置
JP2004040696A (ja) 映像フォーマット変換装置及びデジタル放送受信装置
US6989870B2 (en) Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal
JPH07123335A (ja) 2画面表示テレビジョン受像機
JP3959425B2 (ja) 受信装置及び表示装置
JP2003274372A (ja) ラインメモリの容量を小さくした画像フォーマット変換装置
JP2001016521A (ja) ディジタル映像受信表示装置
JP2006154378A (ja) 画像表示制御装置
JP4367193B2 (ja) 走査線変換装置
JP2008098724A (ja) 画像スケーリング回路
KR100744519B1 (ko) 온 스크린 디스플레이 스케일링 장치 및 그 방법
JP2007074526A (ja) 画像処理装置
JPH06113225A (ja) 映像信号処理装置およびアドレス発生回路
JP2004165828A (ja) グラフィックスデータの処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090616