JP2005175405A - 積層構造体並びに半導体装置及びその製造方法 - Google Patents
積層構造体並びに半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005175405A JP2005175405A JP2003417163A JP2003417163A JP2005175405A JP 2005175405 A JP2005175405 A JP 2005175405A JP 2003417163 A JP2003417163 A JP 2003417163A JP 2003417163 A JP2003417163 A JP 2003417163A JP 2005175405 A JP2005175405 A JP 2005175405A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- transition layer
- silicon
- transition
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】 互いに組成、或いは組成比の異なる、少なくともシリコンを含有する絶縁膜の積層構造に対し、酸素を含有する雰囲気において紫外線照射を行うことにより、第1の絶縁膜と第2の絶縁膜の接触界面を挟んで、第1の絶縁膜に第1の遷移層、第2の絶縁膜に第2の遷移層が形成されている膜積層構造を形成する。
【選択図】 図1
Description
また、特許文献3に記載の層間絶縁膜の形成方法においては、下地基板としてシリコン基板を用いている。該形成方法により、シリコン基板上に塗膜を形成した後、光照射を行っても、シリコン基板表面の構成元素の組成比は変化しない。従って、該形成方法によって密着性を改善できる原因としては、光照射による層間絶縁膜の架橋密度の向上が主なものであり、この場合は、熱焼成で層間絶縁膜を形成した場合と比較して、密着性を大幅に改善することは困難である。
条件A:(B1/(A1+B1))>(b1/(a1+b1))かつ(B2/(A2+B2))>(b2/(a2+b2))
条件B:(B3/(A3+B3))>(b2/(a2+b2))かつ(B4/(A4+B4)>(b3/(a3+b3))
条件C:(B5/(A5+B5))>(b2/(a2+b2))かつ(B6/(A6+B6))>(b4/(a4+b4))
本発明者は、上記課題を解決するために鋭意検討した結果、少なくともSiを含有する第1の絶縁膜と、第1の絶縁膜とは組成又は組成比の異なるとともに少なくともSiを含有する第2の絶縁膜との接触界面を挟んで、第1及び第2の絶縁膜それぞれに遷移層を形成することが、上記課題の解決に有効であることを見出した。
本発明によれば、互いに組成の類似した、第1及び第2の遷移層の存在により、第1の絶縁膜と第2の絶縁膜との密着性を強固にできる。また、第1及び第2の遷移層には酸素原子が存在しており、該酸素原子により第1の絶縁膜と第2の絶縁膜との密着性を強固にできる。すなわち、シリコンと酸素との結合エネルギーは、シリコンと炭素との結合エネルギーやシリコンと窒素との結合エネルギーと比較して高いため、該遷移層の存在によって、第1の絶縁膜と第2の絶縁膜とが強固に密着する。
(1)該膜積層構造の力学的な負荷に対する耐性を高めることができ、結果として、半導体装置の信頼性が向上する。
(2)公知の密着性強化技術を適用する場合よりも下地基板の比誘電率の上昇を低く抑えることができ、膜積層構造電体としても比誘電率の増加量を低減できる。
(3)層間絶縁膜、及び層間絶縁膜の電気特性や対吸湿性等の性能を劣化させることがないため、リーク電流の増加を抑え、低リーク電流を実現した半導体装置とすることができる。
という効果が得られる。
[構造]
図1を参照すると、本発明の第1の実施の形態として半導体装置の断面図が示されている。
Si及びCを含有する第1の絶縁膜1の上に、Si、C及びOを含有する第2の絶縁膜2が形成されており、第1の絶縁膜と第2の絶縁膜との接触界面の上下に、第1の絶縁膜1とも第2の絶縁膜2とも組成比の異なる、遷移層が設けられている。
図2に、第1の絶縁膜1、第1の遷移層3、第2の遷移層4及び第2の絶縁膜2からなる膜積層構造の、X線光電子分光法により測定した、Si2pスペクトルの深さ方向プロファイルを示す。第1の遷移層3及び第2の遷移層4の定義については、後に説明する。図2において、深さ200nm(200×10-9m)が、第1の絶縁膜1と第2の絶縁膜2との接触界面に対応する。図2を参照すると、第1の絶縁膜1と第2の絶縁膜2との接触界面近傍の深さにおいて、結合エネルギーが高エネルギー側へケミカルシフトしていることが確認できる。
また、シリコンと酸素との結合エネルギーは、シリコンと窒素との結合エネルギー、又はシリコンと炭素との結合エネルギーよりも高いため、化学結合力の強さにより第1の絶縁膜と第2の絶縁膜との密着性が強固になるという効果がもたらされる。更には、上記構造による半導体装置は、従来の方法により形成した半導体装置に対して、実効誘電率の上昇を抑制でき、かつ、膜の絶縁耐性を低下させたり吸湿性を上昇させることがないため、低リーク特性が得られる。従って、半導体装置の電気的性能を劣化させることなく強固な密着性を得ることができ、半導体装置の信頼性を向上させることができる。
次に、図5を参照して第1の実施の形態の製造方法を説明する。
まず図5(a)に示すように、第1の絶縁膜1を形成する。第1の絶縁膜1は、Si及びCを含有する膜である。多層配線構造を形成する際には、多くの場合、第1の絶縁膜1は、下層の金属配線材料(例えば銅、又は銅を主成分とした合金)のキャップ膜となるため、銅の拡散に対して耐性を有する必要があり、SiC、SiCN、ベンゾシクロブテンなどが適している。多層配線の構造によっては、第1の絶縁膜1として、Si、C、及びOを含有する絶縁膜を用いる場合もある。また、第1の絶縁膜1の形成方法としては、化学気相成長法やプラズマ重合法等が挙げられる。
上記の方法により形成した膜積層構造を、X線光電子分光法、及び透過型電子顕微鏡(TEM)により観察したところ、第1の絶縁膜1と、第2の絶縁膜2の接触界面を挟んで、1nm〜30nm程度、上下に第1、及び第2の遷移層3,4が形成されていることが確認された。
本実施形態による半導体装置の膜積層構造を図7(a)に示す。第1の絶縁膜1として、比誘電率4.9、膜厚50nmのSiCN膜を用意し、本実施形態に示した方法により、Si、O、C及びHからなり、比誘電率2.8、膜厚100nmの第2の絶縁膜2、第1の遷移層3、第2の遷移層4を形成した。X線光電子分光法による測定結果より、第1及び第2の遷移層3,4はSiO2 (比誘電率4.2)に近い組成であることがわかった。上記膜積層構造を、以下の説明では第1の膜積層構造と呼称する。第1の膜積層構造について、図7(b)に示すように、銅配線15、16を形成し、横方向(配線間方向)の配線間容量を測定し、配線間容量測定結果に基づいて配線間の実効比誘電率を計算したところ、3.68であった。
次に、本実施形態にかかる半導体装置の具体的な実施例を用いて、半導体装置が備える膜積層構造について説明する。なお、本発明はこれらの実施例により何ら制限されるものではない。
下地基板として、シリコンウェハ上にApplied Materials 社製CVD 装置Producerを用いてCVD 法により堆積したSiCN膜を用意した。この膜の組成は、Si(24atomic% )、C (22atomic% )、N(15atomic% )、H(39atomic% )であった。この下地基板の上に、(株)東京エレクトロン製ACT8-SODを用いて、下記構造式(I)に示す、クラリアント・ジャパン製ポリメチルシラザン(-(SiCH3)2(NH)3)n- )と、溶媒(ジ‐ブチルエーテル)からなる塗布液を用い、スピンコート法により塗膜を形成した。
更に、上記方法により得られた層間絶縁膜と下地基板界面との化学結合状態を光電子分光法により測定し、Si2pの結合エネルギーの最頻値を深さ方向に対してプロットしたところ、図10に実線で示す特性が得られた。
下地基板として、Applied Materials 社製CVD 装置Producerを用いてCVD 法により堆積したSiCN膜を用意した。この膜の組成は、Si(24atomic% )、C(22atomic% )、N(15atomic% )、H(39atomic% )であった。この下地基板の上に、(株)東京エレクトロン製ACT8-SODを用いて、上記式分子式(I)で示されるポリメチルシラザンと溶媒(ジ- ブチルエーテル)からなる塗布液を用い、スピンコート法により塗膜を形成した。次に、溶剤を除去するために、ホットプレートにより、基板温度150℃、大気中で、2分間焼成を行った。次に、層間絶縁膜中のNH基をOH基に置換するため、(株)東京エレクトロン製枚葉式加湿器を用いて、基板温度50℃、湿度80%の条件で、30分間、加湿処理を行った。最後に、シラノール基の脱水縮合反応を促進させるため、(株)東京エレクトロン製a-8SE を用いて、350℃の温度で30分間、窒素雰囲気中にて焼成を行った。このようにして得られた膜の層間絶縁膜と下地基板界面との密着エネルギーを図6に示した4点曲げ法にて測定したところ、2.76J/m2 であった。
更に、上記方法により得られた層間絶縁膜と下地基板界面との化学結合状態を光電子分光法により測定し、Si2pの結合エネルギーの最頻値を深さ方向に対してプロットしたところ、図10に点線で示す特性が得られた。
紫外線を照射しない比較例の膜積層構造では、層間絶縁膜と下地基板との接触界面において結合エネルギーの最頻値の変化は観測されていない。一方、紫外線を照射した実施例の膜積層構造においては、層間絶縁膜とSiCNとの接触界面にあたる深さ200nmにおいて、結合エネルギーの最頻値が高エネルギー側にシフトしている。これは、層間絶縁膜と下地基板との接触界面において、接触界面を挟んで対向する形で層間絶縁膜及び下地基板のそれぞれに酸素の含有量の多い遷移層が形成されていることを示している。
また、4点曲げ法により測定した、第1の絶縁膜1と第2の絶縁膜2との界面の密着強度は、通常の製造方法(密着性向上のための処理を何ら施さない場合、換言すると、第1の絶縁膜1と第2の絶縁膜2とを単に積層する方法)と比較しておよそ15%向上し、多層配線形成に充分耐え得る値を示した。
本発明を好適に実施した第2の実施形態について説明する。図11を参照すると、本発明の第2の実施の形態として半導体装置の断面図が示されている。
第1の絶縁膜1の上に第2の絶縁膜2が形成されており、第2の絶縁膜の上に第3の絶縁膜17が形成されている。第1の絶縁膜と第2の絶縁膜との接触界面を挟んで、第1の絶縁膜1に第1の遷移層3、第2の絶縁膜2に第2の遷移層4がそれぞれ形成されている。また、第2の絶縁膜2と第3の絶縁膜17との界面においても、接触界面を挟んで、第2の絶縁膜2に第3の遷移層18が、第3の絶縁膜17に第4の遷移層19が、それぞれ形成されている。
次に、図12を用いて、第2の実施の形態にかかる半導体装置の製法を説明する。
第2の実施の形態に用いる第1の絶縁膜1は、第1の実施の形態と同様に、Si及びCを含有する膜である。多層配線構造を形成する際には、多くの場合、第1の絶縁膜1は、下層の金属配線材料(例えば銅、又は銅を主成分とした合金)のキャップ膜となるため、銅の拡散に対して耐性を有する必要がある。例えば、SiC、SiCN、ベンゾシクロブテンが適している。多層配線の構造によっては、第1の絶縁膜1として、Si、C、及びOを含有する絶縁膜を用いる場合もある。また、該第1の絶縁膜の形成方法としては、化学気相成長法(CVD法)やプラズマ重合法等が挙げられる。
なお、本実施の形態にかかる半導体装置と同様の膜積層構造を形成する際には、紫外線照射は、複数回に分けて行っても良い。例えば、第2の絶縁膜2の形成後(図9(b))と、第3の絶縁膜17の形成後(図9(d))とのそれぞれに紫外線照射を行うことにより、膜同士の密着性をより高められる。
本発明を好適に実施した第3の実施形態について説明する。図13を参照すると、本発明の第3の実施の形態として半導体装置の断面図が示されている。
第1の絶縁膜1の上に第2の絶縁膜2が形成されており、第2の絶縁膜2の上に第3の絶縁膜17が形成されている。また、第1の絶縁膜1、第2の絶縁膜2及び第3の絶縁膜17には、金属配線を形成するための配線溝20が形成されており、配線溝(開口部)20の側面には、開口された配線溝20の側面を覆うように、第4の絶縁膜21が形成されている。配線溝20には、後の工程で、第1の絶縁膜1及び第2の絶縁膜2への金属原子、イオンの拡散を防止するためのバリアメタルが形成され、更に、金属配線の主導電層として、銅、或いは銅を主成分とする合金が埋め込まれる。
次に、図14を用いて第3の実施の形態にかかる半導体装置の製法を説明する。第3の実施の形態に用いる第1の絶縁膜1は、第1及び第2の実施の形態と同様に、Si及びCを含有する膜である。多層配線構造を形成する際には、多くの場合、第1の絶縁膜1は、下層の金属配線材料(例えば銅、または銅を主成分とした合金)のキャップ膜となるため、銅の拡散に対して耐性を有する必要がある。例えば、SiC、SiCN、ベンゾシクロブテンが適している。多層配線の構造によっては、第1の絶縁膜1として、Si、C、及びOを含有する絶縁膜を用いる場合もある。また、第1の絶縁膜1の形成方法としては、化学気相成長法(CVD法)やプラズマ重合法等が挙げられる。図13に示す配線構造の半導体装置の場合には、第1の絶縁膜1は、下層配線のキャップ膜に対応し、図13、及び図14(a)に符号24で示すコンタクト層間膜、または下層配線若しくはビアのハードマスク、或いは下層配線若しくはビアの層間絶縁膜の上に形成される。
なお、本実施の形態における紫外線照射は、複数回に分けて行っても良い。例えば、第2の絶縁膜2の形成後、第3の絶縁膜17の形成後、第4の絶縁膜21の形成後のそれぞれに、紫外線照射を行うことにより、膜同士の密着性をより高められる。
例えば、絶縁膜の積層数は、上記各実施形態に示した2層又は3層に限定されることはなく、4層以上の絶縁膜を積層した場合でも、上記同様に紫外線を照射することで遷移層を形成可能である。
また、4層以上の絶縁膜を積層した構成(絶縁膜同士の界面を3以上有する構成)においては、全ての絶縁膜を積層し終えてから各界面に遷移層を形成しても良いし、少なくとも一部の界面については、最上層の絶縁膜を形成し終える前に、遷移層を形成しても良い。
このように、本発明は様々な変形が可能である。
2 第2の絶縁膜
3 第1の遷移層
4 第2の遷移層
5 絶縁膜形成用塗膜
6 紫外線
7 熱板
8 シリコン基板
9 シリコン基板
10 切り込み
11 支点
12 支点
13 支点
14 支点
15 銅配線
16 銅配線
17 第3の絶縁膜
18 第3の遷移層
19 第4の遷移層
20 配線溝
21 第4の絶縁膜
22 第5の遷移層
23 第6の遷移層
24 下層配線或いは下層ビアのハードマスク、若しくは層間絶縁膜
25 エッチングプラズマ
26 フォトレジスト
27 エッチングプラズマ
28 無機誘電体膜
29 有機誘電体膜
30 無機誘電体膜(密着層)
31 被処理基体
Claims (22)
- それぞれが少なくともシリコンを含有し、重ねて形成された第1及び第2の絶縁膜と、
前記第1の絶縁膜の一部を変質させることにより前記第2の絶縁膜との界面に形成された第1の遷移層と、
前記第2の絶縁膜の一部を変質させることにより前記第1の絶縁膜との界面に形成された第2の遷移層とを有し、
前記第1及び第2の遷移層に共通して含まれる少なくとも一種類の元素の含有率は、前記第1の遷移層では前記第1の絶縁膜と、前記第2の遷移層では前記第2の絶縁膜とそれぞれ異なることを特徴とする積層構造体。 - 前記第1の遷移層の厚さは、該第1の遷移層形成前の前記第1の絶縁膜の膜厚の70%以下であり、
前記第2の遷移層の厚さは、該第2の遷移層形成前の前記第2の絶縁膜の膜厚の70%以下であることを特徴とする請求項1記載の積層構造体。 - 少なくともシリコンを含有する第1の絶縁膜と、
少なくともシリコンを含有し、前記第1の絶縁膜上に塗布された塗膜を焼成することによって形成された第2の絶縁膜と、
前記第1の絶縁膜の一部を変質させることにより前記第2の絶縁膜との界面に形成された第1の遷移層と、
焼成前の前記塗膜の一部を変質させることにより前記第1の絶縁膜との界面に形成された第2の遷移層とを有し、
前記第1及び第2の遷移層に共通して含まれる少なくとも一種類の元素の含有率は、前記第1の遷移層では前記第1の絶縁膜と、前記第2の遷移層では前記第2の絶縁膜とそれぞれ異なることを特徴とする積層構造体。 - 前記第1の遷移層の厚さは、該第1の遷移層形成前の前記第1の絶縁膜の膜厚の70%以下であり、
前記第2の遷移層の厚さは、該第2の遷移層形成前の前記塗膜の膜厚の70%以下であることを特徴とする請求項3記載の積層構造体。 - 前記第1及び第2の遷移層は、それぞれ酸素原子を含有し、前記第1の遷移層は前記第1の絶縁膜よりも酸素原子の含有率が高く、前記第2の遷移層は前記第2の絶縁膜よりも酸素原子の含有率が高いことを特徴とする請求項1から4のいずれか1項記載の積層構造体。
- 前記第1及び第2の遷移層中のシリコン原子の含有量をA1及びA2、前記第1及び第2の遷移層中の酸素原子の含有量をB1及びB2でそれぞれ表し、前記第1及び第2の絶縁膜中のシリコン原子の含有量をa1及びa2、前記第1及び第2の絶縁膜中の酸素原子の含有量をb1及びb2でそれぞれ表した場合に下記条件Aを満たすことを特徴とする請求項5記載の積層構造体。
条件A:(B1/(A1+B1))>(b1/(a1+b1))かつ(B2/(A2+B2))>(b2/(a2+b2)) - 少なくともシリコンを含有し、前記第2の絶縁膜上に重ねて形成された第3の絶縁膜と、
前記第2の絶縁膜の一部を変質させることにより前記第3の絶縁膜との界面に形成された第3の遷移層と、
前記第3の絶縁膜の一部を変質させることにより前記第2の絶縁膜との界面に形成された第4の遷移層とをさらに有し、
前記第2及び第3の遷移層に共通して含まれる少なくとも一種類の元素の含有率は、前記第3の遷移層では前記第2の絶縁膜と、前記第4の遷移層では前記第3の絶縁膜とそれぞれ異なることを特徴とする請求項1から6のいずれか1項記載の積層構造体。 - 前記第3及び第4の遷移層は、それぞれ酸素原子を含有し、前記第3の遷移層は前記第2の絶縁膜よりも酸素原子の含有率が高く、前記第4の遷移層は前記第3の絶縁膜よりも酸素原子の含有率が高いことを特徴とする請求項7記載の積層構造体。
- 前記第3及び第4の遷移層中のシリコン原子の含有量をA3及びA4、前記第3及び第4の遷移層中の酸素原子の含有量をB3及びB4でそれぞれ表し、前記第2及び第3の絶縁膜中のシリコン原子の含有量をa2及びa3、前記第2及び第3の絶縁膜中の酸素原子の含有量をb2及びb3でそれぞれ表した場合に下記条件Bを満たすことを特徴とする請求項8記載の積層構造体。
条件B:(B3/(A3+B3))>(b2/(a2+b2))かつ(B4/(A4+B4)>(b3/(a3+b3)) - 前記第3の遷移層の厚さは、該第3の遷移層形成前の前記第2の絶縁膜の膜厚の70%以下であり、
前記第4の遷移層の厚さは、該第4の遷移層形成前の前記第3の絶縁膜の膜厚の70%以下であることを特徴とする請求項7から9のいずれか1項記載の積層構造体。 - 前記第3の絶縁膜上に形成され、前記第2の絶縁膜まで達する凹部と、
少なくともシリコンを含有し、前記凹部の内面に形成された第4の絶縁膜と、
前記第2の絶縁膜の前記第4の絶縁膜との界面に形成された第5の遷移層と、
前記第4の絶縁膜の前記第2の絶縁膜との界面に形成された第6の遷移層とをさらに有し、
前記第5及び第6の遷移層に共通して含まれる少なくとも一種類の元素の含有率は、前記第5の遷移層では前記第2の絶縁膜と、前記第6の遷移層では前記第4の絶縁膜とそれぞれ異なることを特徴とする請求項7から10のいずれか1項記載の積層構造体。 - 前記第5及び第6の遷移層は、それぞれ酸素原子を含有し、前記第5の遷移層は前記第3の絶縁膜よりも酸素原子の含有率が高く、前記第6の遷移層は前記第4の絶縁膜よりも酸素原子の含有率が高いことを特徴とする請求項11記載の積層構造体。
- 前記第5及び第6の遷移層中のシリコン原子の含有量をA5及びA6、前記第5及び第6の遷移層中の酸素原子の含有量をB5及びB6でそれぞれ表し、前記第2及び第4の絶縁膜中のシリコン原子の含有量をa2及びa4、前記第2及び第4の絶縁膜中の酸素原子の含有量をb2及びb4でそれぞれ表した場合に下記条件Cを満たすことを特徴とする請求項12記載の積層構造体。
条件C:(B5/(A5+B5))>(b2/(a2+b2))かつ(B6/(A6+B6))>(b4/(a4+b4)) - 前記第5の遷移層の厚さは、該第5の遷移層形成前の前記第2の絶縁膜の膜厚の70%以下であり、
前記第6の遷移層の厚さは、該第6の遷移層形成前の前記第4の絶縁膜の膜厚の70%以下であることを特徴とする請求項11から13のいずれか1項記載の積層構造体。 - 前記第2の絶縁膜の比誘電率がシリコン酸化膜の比誘電率より低いことを特徴とする請求項1から14のいずれか1項記載の積層構造体。
- 前記第2の絶縁膜の内部に、微細孔を有することを特徴とする、請求項1から15までのいずれか1項に記載の積層構造体。
- 請求項1から16のいずれか1項記載の積層構造体に多層構造の配線が形成され、該配線にトランジスタが実装されたことを特徴とする半導体装置。
- 多層構造の配線に実装されたトランジスタを有する半導体装置を製造する方法であって、少なくともシリコンを含有する第1の絶縁膜の上に、少なくともシリコンを含有する第2の絶縁膜を堆積した後、前記多層配線の配線構造を形成し終えるまでに、酸素を含有する雰囲気中で前記第1及び第2の絶縁膜に対して少なくとも1回紫外線を照射することを特徴とする、半導体装置の製造方法。
- 多層構造の配線に実装されたトランジスタを有する半導体装置を製造する方法であって、
少なくともシリコンを含有する第1の絶縁膜の上に、少なくともシリコンを含有する塗膜を形成し、酸素を含有する雰囲気下で前記第1の絶縁膜及び前記塗膜に対して紫外線を照射し、次いで前記塗膜を焼成することを特徴とする半導体装置の製造方法。 - 多層構造の配線に実装されたトランジスタを有する半導体装置を製造する方法であって、少なくともシリコンを含有する第1の絶縁膜上に、少なくともシリコンを含有する第2の絶縁膜を積層し、酸素を含有する雰囲気下で前記第1及び第2の絶縁膜に対して紫外線を照射することを特徴とする半導体装置の製造方法。
- 多層構造の配線に実装されたトランジスタを有する半導体装置を製造する方法であって、
少なくともシリコンを含有する第1の絶縁膜の上に少なくともシリコンを含有する第2の絶縁膜を形成し、
前記第2の絶縁膜の上にシリコン及び酸素を含有する第3の絶縁膜を形成し、
酸素を含有する雰囲気下で前記第1、第2及び第3の絶縁膜に対して紫外線を照射することを特徴とする半導体装置の製造方法。 - 少なくともシリコンを含有する第1の絶縁膜をシリコン基板上に形成し、
少なくともシリコンを含有する第2の絶縁膜を前記第1の絶縁膜上に形成し、
少なくともシリコンを含有する第3の絶縁膜を前記第2の絶縁膜上に形成し、
前記第3の絶縁膜を貫通して前記第2の絶縁膜にまで至る開口部を形成し、
該開口部の内面に、少なくともシリコンを含有する第4の絶縁膜を形成し、
酸素を含有する雰囲気下で、前記基板並びに前記第1、第2、第3及び第4の絶縁膜に対して紫外線を照射することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003417163A JP4676694B2 (ja) | 2003-12-15 | 2003-12-15 | 積層構造体並びに半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003417163A JP4676694B2 (ja) | 2003-12-15 | 2003-12-15 | 積層構造体並びに半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005175405A true JP2005175405A (ja) | 2005-06-30 |
JP4676694B2 JP4676694B2 (ja) | 2011-04-27 |
Family
ID=34736156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003417163A Expired - Fee Related JP4676694B2 (ja) | 2003-12-15 | 2003-12-15 | 積層構造体並びに半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4676694B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036067A (ja) * | 2005-07-28 | 2007-02-08 | Sony Corp | 半導体装置の製造方法 |
JP2008091469A (ja) * | 2006-09-29 | 2008-04-17 | Yoshimi Shiotani | 半導体製造装置、半導体製造方法及び電子機器 |
JP2009076869A (ja) * | 2007-08-24 | 2009-04-09 | Tokyo Electron Ltd | 基板の処理方法、プログラム及びコンピュータ記憶媒体 |
JP2010267971A (ja) * | 2009-05-13 | 2010-11-25 | Air Products & Chemicals Inc | 窒素含有前駆物質を用いる誘電体バリアの堆積 |
US8084372B2 (en) | 2007-08-24 | 2011-12-27 | Tokyo Electron Limited | Substrate processing method and computer storage medium |
JP2013502714A (ja) * | 2009-09-29 | 2013-01-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 段階化キャップ層を有するパターニング可能low−k誘電体配線構造、エアギャップ包含配線構造、および製作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326222A (ja) * | 2000-05-16 | 2001-11-22 | Nec Corp | 半導体装置、半導体ウェーハおよびこれらの製造方法 |
WO2003047000A1 (fr) * | 2001-11-30 | 2003-06-05 | Matsushita Electric Industrial Co., Ltd. | Dispositif à semi-conducteur et procédé de fabrication |
JP2003179066A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | 半導体装置とその製造方法 |
JP2004247695A (ja) * | 2003-02-17 | 2004-09-02 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
-
2003
- 2003-12-15 JP JP2003417163A patent/JP4676694B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326222A (ja) * | 2000-05-16 | 2001-11-22 | Nec Corp | 半導体装置、半導体ウェーハおよびこれらの製造方法 |
WO2003047000A1 (fr) * | 2001-11-30 | 2003-06-05 | Matsushita Electric Industrial Co., Ltd. | Dispositif à semi-conducteur et procédé de fabrication |
JP2003179066A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | 半導体装置とその製造方法 |
JP2004247695A (ja) * | 2003-02-17 | 2004-09-02 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036067A (ja) * | 2005-07-28 | 2007-02-08 | Sony Corp | 半導体装置の製造方法 |
JP2008091469A (ja) * | 2006-09-29 | 2008-04-17 | Yoshimi Shiotani | 半導体製造装置、半導体製造方法及び電子機器 |
JP2009076869A (ja) * | 2007-08-24 | 2009-04-09 | Tokyo Electron Ltd | 基板の処理方法、プログラム及びコンピュータ記憶媒体 |
US8084372B2 (en) | 2007-08-24 | 2011-12-27 | Tokyo Electron Limited | Substrate processing method and computer storage medium |
JP2010267971A (ja) * | 2009-05-13 | 2010-11-25 | Air Products & Chemicals Inc | 窒素含有前駆物質を用いる誘電体バリアの堆積 |
US8889235B2 (en) | 2009-05-13 | 2014-11-18 | Air Products And Chemicals, Inc. | Dielectric barrier deposition using nitrogen containing precursor |
JP2013502714A (ja) * | 2009-09-29 | 2013-01-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 段階化キャップ層を有するパターニング可能low−k誘電体配線構造、エアギャップ包含配線構造、および製作方法 |
US8461039B2 (en) | 2009-09-29 | 2013-06-11 | International Business Machines Corporation | Patternable low-K dielectric interconnect structure with a graded cap layer and method of fabrication |
Also Published As
Publication number | Publication date |
---|---|
JP4676694B2 (ja) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5180426B2 (ja) | 半導体装置の製造方法 | |
TWI291742B (en) | Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects | |
US8129254B2 (en) | Semiconductor device and manufacturing method thereof | |
TW584916B (en) | Method of manufacturing semiconductor device having multilevel wiring | |
JP5204370B2 (ja) | 半導体装置およびその製造方法 | |
JP5355892B2 (ja) | 配線構造並びに半導体装置及びその製造方法 | |
CN1245350A (zh) | 半导体器件及制造该半导体器件的方法 | |
US20080122121A1 (en) | Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength | |
US8889544B2 (en) | Dielectric protection layer as a chemical-mechanical polishing stop layer | |
JP2005311366A (ja) | 半導体相互接続構造体およびその製造方法 | |
JP2008117903A (ja) | 半導体装置の製造方法 | |
JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
WO2007091574A1 (ja) | 多層配線構造および多層配線の製造方法 | |
JP2001223269A (ja) | 半導体装置およびその製造方法 | |
JP2009182000A (ja) | 半導体装置およびその製造方法 | |
KR20050056364A (ko) | 반도체 장치의 절연막 형성 방법 | |
JP4676694B2 (ja) | 積層構造体並びに半導体装置及びその製造方法 | |
US7439179B2 (en) | Healing detrimental bonds in deposited materials | |
TWI229918B (en) | Method of forming an inter-metal dielectric layer in an interconnect structure | |
JP2005317763A (ja) | 絶縁膜形成方法及び半導体装置 | |
WO2010113375A1 (ja) | 半導体装置及びその製造方法 | |
JP4257252B2 (ja) | 半導体装置の製造方法 | |
JP4335932B2 (ja) | 半導体装置製造およびその製造方法 | |
JPWO2007142172A1 (ja) | 多層配線製造方法と多層配線構造と多層配線製造装置 | |
TW200921788A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4676694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |