JP2005175379A - トランジスタ - Google Patents
トランジスタ Download PDFInfo
- Publication number
- JP2005175379A JP2005175379A JP2003416625A JP2003416625A JP2005175379A JP 2005175379 A JP2005175379 A JP 2005175379A JP 2003416625 A JP2003416625 A JP 2003416625A JP 2003416625 A JP2003416625 A JP 2003416625A JP 2005175379 A JP2005175379 A JP 2005175379A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductor structure
- substrate
- projection
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 以下の特徴の少なくとも一つを具えたトランジスタである:第1に、ゲート電極がゲート導線の外部に突出して全体のトランジスタが各トランジスタを接続するゲート導線の外側に位置する。第2に、半導体層の基板上の投影が完全にゲートの基板上の投影の内側に位置する。第3に、ドレインが横向きにゲートを跨ぎ、並びにドレインとゲートの重畳部分のベース上の投影が完全にゲートの基板上の投影の内側に位置する。第4に、ゲート導線、ゲート、ソース及びドレインの間の距離が、ゲート−ドレイン容量とゲート−ソース容量の変化が、アライメント偏差により明らかな影響を受けないように調整される。
【選択図】 図9
Description
第1導体構造は、基板の上に位置し、
第2導体構造は該基板の上に位置し、並びに第2導体構造の基板上の投影が第1導体構造の基板上の投影と相互に交叉し、
第3導体構造は基板の上に位置し、並びに第1導体構造と接触し、第3導体構造の基板上の投影は第2導体構造の基板上の投影と相互に分離し、
第4導体構造は基板の上に位置し、並びに第2導体構造と接触し、第4導体構造の基板上の投影は第1導体構造の基板上の投影と相互に分離しているが、第4導体構造の基板上の投影と第3導体構造の基板上の投影は相互に交叉し、
第5導体構造は基板の上に位置し、第5導体構造の基板上の投影の一部は第4導体構造の基板上の投影と相互に重畳するが、第5導体構造の基板上の投影は、第1導体構造、第2導体構造及び第3導体構造の基板上の投影といずれも相互に分離していることを特徴とする、トランジスタとしている。
請求項2の発明は、請求項1記載のトランジスタにおいて、第5導体構造の基板上の投影が第4導体構造の第2導体構造と不接触の一端の基板上の投影と不接触であることを特徴とする、トランジスタとしている。
請求項3の発明は、請求項1記載のトランジスタにおいて、第5導体構造の基板上の投影が第4導体構造の基板上の投影の内部に完全に位置することを特徴とする、トランジスタとしている。
請求項4の発明は、請求項1記載のトランジスタにおいて、第5導体構造の基板上の投影及び第4導体構造の基板上の投影がいずれもほぼ平行四辺形であることを特徴とする、トランジスタとしている。
請求項5の発明は、表面を複数のダイ領域で組成したアレイに分けることができるウエハーを提供するステップ、
第1から第3マスクを提供し、第1マスクのパターンは第1線状パターンと第1線状パターンの一側に位置し並びに第1線状パターンと接触する第1ブロックパターンとし、第2マスクのパターンは第2線状パターンと第2線状パターンの側方に位置し並びに第2線状パターンと接触する第2ブロックパターンとし、第3マスクのパターンは環状パターンとするステップ、
第1から第3マスクを使用し、トランジスタパターンをダイ領域に形成し、任意のマスクの第1線状パターン方向に沿ったアライメント偏差量を第1移動量とし、任意のマスクの第2線状パターン方向に沿ったアライメント偏差量を第2移動量とし、且つトランジスタパターンを以下の要求、即ち、
第1マスクのパターンと第2マスクのパターンの一部が重畳し、これにより第1線状パターンと第2線状パターンの一部が重畳し、第1ブロックパターンと第2ブロックパターンの一部が重畳し、第1線状パターンと第2ブロックパターンが完全に分離し、第2線状パターンと第1ブロックパターンが完全に分離し、
該第1マスクのパターンと第3マスクのパターンが完全に分離し、
該第2マスクのパターンと第3マスクのパターンが一部重畳し、これにより環状パターンと第2ブロックパターンの一部が重畳するが、環状パターンと第2線状パターンは完全に分離し、並びに環状パターンと第2ブロックパターンの重畳部分及び第2線状パターンと第2ブロックパターンの接触部分がそれぞれ第1ブロックパターンと第2ブロックパターンの重畳部分の相互に反対の両側に位置する、
以上の要求に符合するようにするステップ、
該マスクを反復使用し、各ダイ領域にトランジスタパターンを形成するステップ、
以上のステップを具えたことを特徴とする、トランジスタの製造方法としている。
第1: ゲートがゲート導線の外部に突出し、これにより全体のトランジスタが各トランジスタを接続するゲート導線の外側に位置する。これにより、あるトランジスタに問題がある時、このトランジスタのゲートを切断し並びにこのトランジスタのソースとドレインを短絡させることにより、不良なトランジスタがその他の正常なトランジスタとの間に明らかな異なる変化を発生するのを防止できる。
第2: 本発明がTFTに応用される場合、半導体層の基板上上の投影を制御し、完全にゲートの基板上の投影の内側に位置するようにする。これにより、光線が半導体層に照射する時に引き起こされる光リーク電流を大幅に減らし、これによりトランジスタの性能を高めることができる。
第3: ドレインが横向きにゲートを跨ぎ、並びにドレインとゲートの重畳部分の基板上の投影が、完全にゲートの基板上の投影の内側に位置する。これにより、ゲートマスクとドレインマスクにアライメント偏差量が出現するが、アライメント偏差量を、ドレインとゲート重複部分の面積を明らかに改変するほど大きくしないことで、ゲート−ドレイン容量が明らかに変化しないようにすることができる。
第4: ゲート導線、ゲート、ソースとドレインの間の距離により、ゲート−ドレイン容量とゲート−ソース容量を、個別にゲート、ソース及びドレインを露光させるマスクのアライメント偏差により発生する変化量により明らかに変化しないようにする。簡単に言うと、ここでは重畳部分の面積がアライメント偏差量の発生により明らかに変化しないようにし、また、未重畳部分がアライメント偏差量により重畳しないようにする。
背景ブロック41に示されるように、表面を複数のダイ領域で組成されたアレイに分けることができるウエハーを提供する。
準備ブロック42に示されるように、ソースパターンに対応する第1マスク、ゲートパターンに対応する第2マスク及びドレインパターンに対応する第3マスクを提供する。そのうち、第1マスクのパターンは第1線状パターンと第1線状パターンの一側に位置し並びに第1線状パターンと接触する第1ブロックパターンとし、第2マスクのパターンは第2線状パターンと第2線状パターンの側方に位置し並びに第2線状パターンと接触する第2ブロックパターンとし、第3マスクのパターンは環状パターンとする。
パターン転写ブロック43に示されるように、第1マスク、第2マスク及び第3マスクを使用し、トランジスタパターンをダイ領域に形成する。
パターン転写反復ブロック44に示されるように、これらのマスクを反復使用し、各ダイ領域にトランジスタパターンを形成する。
(1)第1マスクパターンと第2マスクパターンの一部が重畳し、これにより第1線状パターンと第2線状パターンの一部が重畳し、第1ブロックパターンと第2ブロックパターンの一部が重畳し、第1線状パターンと第2ブロックパターンが完全に分離し、第2線状パターンと第1ブロックパターンが完全分離する。
(2)第1マスクのパターンと第3マスクのパターンが完全に分離する。
(3)第2マスクのパターンと第3マスクのパターンが一部重畳し、これにより環状パターンと第2ブロックパターンの一部が重畳するが、環状パターンと第2線状パターンは完全に分離し、並びに環状パターンと第2ブロックパターンの重畳部分及び第2線状パターンと第2ブロックパターンの接触部分がそれぞれ第1ブロックパターンと第2ブロックパターンの重畳部分の相互に反対の両側に位置する。
(1)環状パターンと第2ブロックパターンの重畳部分を第1部分パターンとすると、この第1部分パターンの第2ブロックパターンに対向する一側と第2ブロックパターンの間の距離が第1移動量より大きく、この第1部分パターンの第2ブロックパターンに対向し第2線状パターンと反対の一側の距離もまた第1移動量より大きく、並びに第1ブロックパターンの第2線状パターンに対向する一側と第2線状パターンの距離も第1移動量より大きい。
(2)第2ブロックパターンの第1線状パターンに対向する一側と第1線状パターンの間の距離が第2移動量より大きく、環状パターンの第1線状パターンに対向する一側と第1線状パターンの距離も第2移動量より大きい。
(3)環状パターンが第1線状パターンとほぼ平行な第2部分パターンと第3部分パターンを具えているならば、この第2部分パターンと第2ブロックパターンの距離が第2移動量より大きく、並びにこの第3部分パターンと第2ブロックパターンの距離もまた第2移動量より大きい。
16 基板
17 セル
20 基板
21 第1導体構造
22 第2導体構造
23 第3導体構造
24 第4導体構造
25 第5導体構造
26 半導体層
30 基板
31 第1導体構造
32 第2導体構造
33 第3導体構造
34 第4導体構造
35 第5導体構造
36 半導体層
41 背景ブロック
42 準備ブロック
43 パターン転写ブロック
44 パターン転写反復ブロック
Claims (5)
- 第1から第5導体構造を具え、
第1導体構造は、基板の上に位置し、
第2導体構造は該基板の上に位置し、並びに第2導体構造の基板上の投影が第1導体構造の基板上の投影と相互に交叉し、
第3導体構造は基板の上に位置し、並びに第1導体構造と接触し、第3導体構造の基板上の投影は第2導体構造の基板上の投影と相互に分離し、
第4導体構造は基板の上に位置し、並びに第2導体構造と接触し、第4導体構造の基板上の投影は第1導体構造の基板上の投影と相互に分離しているが、第4導体構造の基板上の投影と第3導体構造の基板上の投影は相互に交叉し、
第5導体構造は基板の上に位置し、第5導体構造の基板上の投影の一部は第4導体構造の基板上の投影と相互に重畳するが、第5導体構造の基板上の投影は、第1導体構造、第2導体構造及び第3導体構造の基板上の投影といずれも相互に分離していることを特徴とする、トランジスタ。 - 請求項1記載のトランジスタにおいて、第5導体構造の基板上の投影が第4導体構造の第2導体構造と不接触の一端の基板上の投影と不接触であることを特徴とする、トランジスタ。
- 請求項1記載のトランジスタにおいて、第5導体構造の基板上の投影が第4導体構造の基板上の投影の内部に完全に位置することを特徴とする、トランジスタ。
- 請求項1記載のトランジスタにおいて、第5導体構造の基板上の投影及び第4導体構造の基板上の投影がいずれもほぼ平行四辺形であることを特徴とする、トランジスタ。
- 表面を複数のダイ領域で組成したアレイに分けることができるウエハーを提供するステップ、
第1から第3マスクを提供し、第1マスクのパターンは第1線状パターンと第1線状パターンの一側に位置し並びに第1線状パターンと接触する第1ブロックパターンとし、第2マスクのパターンは第2線状パターンと第2線状パターンの側方に位置し並びに第2線状パターンと接触する第2ブロックパターンとし、第3マスクのパターンは環状パターンとするステップ、
第1から第3マスクを使用し、トランジスタパターンをダイ領域に形成し、任意のマスクの第1線状パターン方向に沿ったアライメント偏差量を第1移動量とし、任意のマスクの第2線状パターン方向に沿ったアライメント偏差量を第2移動量とし、且つトランジスタパターンを以下の要求、即ち、
第1マスクのパターンと第2マスクのパターンの一部が重畳し、これにより第1線状パターンと第2線状パターンの一部が重畳し、第1ブロックパターンと第2ブロックパターンの一部が重畳し、第1線状パターンと第2ブロックパターンが完全に分離し、第2線状パターンと第1ブロックパターンが完全に分離し、
該第1マスクのパターンと第3マスクのパターンが完全に分離し、
該第2マスクのパターンと第3マスクのパターンが一部重畳し、これにより環状パターンと第2ブロックパターンの一部が重畳するが、環状パターンと第2線状パターンは完全に分離し、並びに環状パターンと第2ブロックパターンの重畳部分及び第2線状パターンと第2ブロックパターンの接触部分がそれぞれ第1ブロックパターンと第2ブロックパターンの重畳部分の相互に反対の両側に位置する、
以上の要求に符合するようにするステップ、
該マスクを反復使用し、各ダイ領域にトランジスタパターンを形成するステップ、
以上のステップを具えたことを特徴とする、トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003416625A JP2005175379A (ja) | 2003-12-15 | 2003-12-15 | トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003416625A JP2005175379A (ja) | 2003-12-15 | 2003-12-15 | トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005175379A true JP2005175379A (ja) | 2005-06-30 |
Family
ID=34735768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003416625A Pending JP2005175379A (ja) | 2003-12-15 | 2003-12-15 | トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005175379A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06230086A (ja) * | 1992-09-22 | 1994-08-19 | Nec Corp | Lsiのテスト回路 |
JPH07183533A (ja) * | 1993-12-22 | 1995-07-21 | Sony Corp | 薄膜半導体装置の製造方法 |
JPH07249773A (ja) * | 1994-03-09 | 1995-09-26 | Toray Ind Inc | Lcd用多面取りtft回路およびその製造方法 |
JPH088432A (ja) * | 1994-06-23 | 1996-01-12 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
JP2001051293A (ja) * | 1999-07-29 | 2001-02-23 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、液晶表示パネル、薄膜トランジスタの製造方法 |
-
2003
- 2003-12-15 JP JP2003416625A patent/JP2005175379A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06230086A (ja) * | 1992-09-22 | 1994-08-19 | Nec Corp | Lsiのテスト回路 |
JPH07183533A (ja) * | 1993-12-22 | 1995-07-21 | Sony Corp | 薄膜半導体装置の製造方法 |
JPH07249773A (ja) * | 1994-03-09 | 1995-09-26 | Toray Ind Inc | Lcd用多面取りtft回路およびその製造方法 |
JPH088432A (ja) * | 1994-06-23 | 1996-01-12 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
JP2001051293A (ja) * | 1999-07-29 | 2001-02-23 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、液晶表示パネル、薄膜トランジスタの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101098498B1 (ko) | 박막 트랜지스터 액정 디스플레이의 화소 구조 | |
JP4642700B2 (ja) | 画素構造体とその修理方法 | |
KR100390177B1 (ko) | 액정디스플레이장치 및 그 제조방법 | |
US20090166632A1 (en) | Gate driver-on-array structure and display panel | |
US7304692B2 (en) | Liquid crystal display with defect reparability | |
JP2008175982A (ja) | 表示装置およびその製造方法 | |
KR100334450B1 (ko) | 액정표시장치 및 그 제조방법 | |
WO2021102996A1 (zh) | 显示基板及显示装置 | |
KR101006435B1 (ko) | 노광 마스크, 이를 포함하는 노광 장치 및 이를 이용한표시 장치용 표시판의 제조 방법 | |
JP3708037B2 (ja) | 半導体装置 | |
KR20080076737A (ko) | 전기 광학 장치용 기판 및 그 제조 방법, 그리고 전기 광학장치 및 전자 기기 | |
WO2021102995A1 (zh) | 显示基板及显示装置 | |
JP2005175379A (ja) | トランジスタ | |
JP4934459B2 (ja) | 設計装置、直描露光装置及びそれらを用いた直描露光システム | |
JP2017167465A (ja) | 表示装置用アレイ基板、表示装置、表示装置用アレイ基板の製造方法、および、表示装置の製造方法 | |
US7675088B2 (en) | Manufacturing method of thin film transistor array substrate | |
JP3462792B2 (ja) | 液晶表示装置 | |
JP2002033489A (ja) | ポリ薄膜トランジスタ及びその製造方法 | |
US6943375B2 (en) | Capacitor in a pixel structure | |
US6960789B2 (en) | Layout of a thin film transistor and the forming method thereof | |
KR100720084B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
KR100218509B1 (ko) | 액정 표시 장치 | |
TWI222749B (en) | Transistor | |
JP2000081639A (ja) | 液晶表示装置 | |
KR100524626B1 (ko) | 서로 다른 층이 중첩된 반도체용 마스크 및 그 설계방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070724 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A601 | Written request for extension of time |
Effective date: 20071024 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071031 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |
|
A521 | Written amendment |
Effective date: 20080428 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A521 | Written amendment |
Effective date: 20080430 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080620 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080711 |