JP2005175302A - 回路基板およびその検査方法 - Google Patents

Abstract

【課題】絶縁基材の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板であって、導電ペースト層の検査が可能な回路基板およびその検査方法を提供する。
【解決手段】絶縁基材１の表面に形成された導体パターンに、層間絶縁層３ａ，３ｂ，３ｃを介して接続する導電ペースト層を有する回路基板１０１であって、回路基板１０１に、アナログ信号（Ａ）をデジタルデータ（Ｄ）に変換するＡ／Ｄ変換回路が搭載され、当該Ａ／Ｄ変換回路の前記導体パターンからなる入力ラインに、前記導電ペースト層からなり、２個の独立した導体パターン２ｆ，２ｇ同士を接続するジャンパー配線４ｂが挿入されてなる回路基板１０１とする。
【選択図】 図２

Description

本発明は、絶縁基材の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板に関するもので、特に、導電ペースト層の検査が可能な回路基板およびその検査方法に関する。

絶縁基材の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板が、例えば、特開平６−１４０７８８号公報（特許文献１）に開示されている。図７に、その代表的な断面構造を模式的に示す。

図７の回路基板９０では、絶縁基材１の表面に下層導体である銅箔からなる導体パターン２ａ，２ｂ，２ｃが形成されており、導体パターン２ａ，２ｂ，２ｃを覆って、層間絶縁層３ａ，３ｂ，３ｃが形成されている。層間絶縁層３ａは、ソルダーレジスト層であり、開口部３ａｈにおいて導体パターン２ａ，２ｃが部分的に露出されている。層間絶縁層３ｂ，３ｃは、導体パターン２ｂとの絶縁分離を確実にするための、２層に形成されたアンダーコート層である。層間絶縁層３ａ，３ｂ，３ｃ上には、上層導体である導電ペースト層４が形成されている。導電ペースト層４は、層間絶縁層であるソルダーレジスト層３ａに形成された開口部３ａｈにおいて、露出した導体パターン２ａ，２ｃに接続している。また、導電ペースト層４を覆って、保護絶縁層５が形成されている。保護絶縁層５は、導電ペースト層４のマイグレーション等を防止するための、オーバーコート層である。

上層導体である導電ペースト層４は、図７に示すように、２個の独立した導体パターン２ａ，２ｃを接続するジャンパー配線として用いられたり、導体パターン２ｂのシールドとして用いられたりする。
特開平６−１４０７８８号公報

図７に示す層間絶縁層３ａ，３ｂ，３ｃ、導電ペースト層４および保護絶縁層５は、絶縁基材１の導体パターン２ａ，２ｂ，２ｃ上に、印刷によって形成される。導電ペースト層４により形成されるジャンパー配線やシールドは、導電ペースト層４の印刷時の厚さばらつき等によって、性能にばらつきがある。しかしながら図７に示すように、導電ペースト層４は層間絶縁層３ａ，３ｂ，３ｃと保護絶縁層５により完全に覆われており、図７の回路基板９０においては、ジャンパー配線やシールドとして用いられている導電ペースト層４の検査を行うことができない。このため、製造された導電ペースト層を有する回路基板の良否も判定することができないという問題がある。

そこで本発明は、絶縁基材の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板であって、導電ペースト層の検査が可能な回路基板およびその検査方法を提供することを目的としている。

請求項１〜８に記載の発明は、Ａ／Ｄ変換回路の入力ラインに導電ペースト層からなるジャンパー配線が挿入されてなる回路基板、および当該回路基板による検査方法に関する発明である。

請求項１に記載の回路基板は、絶縁基材の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板であって、当該回路基板に、アナログ信号（Ａ）をデジタルデータ（Ｄ）に変換するＡ／Ｄ変換回路が搭載され、当該Ａ／Ｄ変換回路の前記導体パターンからなる入力ラインに、前記導電ペースト層からなり、２個の独立した導体パターン同士を接続するジャンパー配線が挿入されてなることを特徴としている。

回路基板における導電ペースト層は、一般的に印刷によって形成され、印刷の良否によって性能がばらつくため、電子部品搭載前に検査が必要である。しかしながら、従来の回路基板においては、上記導電ペースト層は上層絶縁層によって完全に覆われて保護されるため、導電ペースト層の検査ができない。一方、本発明の上記回路基板においては、搭載されるＡ／Ｄ変換回路の入力ラインに導電ペースト層からなるジャンパー配線を挿入しても、回路機能に支障が無い。このことから、Ａ／Ｄ変換回路の入力端子を専用で使用することなく、挿入したジャンパー配線をテストクーポンとして用い、ジャンパー配線の抵抗値を測定することで、導電ペースト層の検査をすることができる。従って、上記回路基板を、導電ペースト層の検査が可能な回路基板とすることができる。

請求項２に記載の回路基板は、前記ジャンパー配線の接続部近傍において、前記ジャンパー配線により接続される導体パターンを部分的に露出する検査用端子が設けられてなることを特徴としている。

これによれば、検査装置のプローブを上記検査用端子に接続し、Ａ／Ｄ変換回路の入力ラインに挿入された導電ペースト層からなるジャンパー配線の抵抗値を検査することができる。尚、前記検査装置は、抵抗値を測定する専用の検査装置であってもよいし、回路基板に形成される回路の機能を検査する回路検査装置であってもよい。

請求項３に記載の発明は、前記Ａ／Ｄ変換回路が、中央処理装置（ＣＰＵ、Central Processing Unit）に内蔵された回路であることを特徴としている。

このように、前記Ａ／Ｄ変換回路は、ＣＰＵに内蔵されていてもよいし、Ａ／Ｄ変換回路とその後に接続されるデジタルデータ処理回路が、別のＩＣ（Integrated Circuit）となっていてもよい。Ａ／Ｄ変換回路がＣＰＵに内蔵されている場合には、回路基板も小型にすることができる。

請求項４に記載の発明は、前記回路基板に、シリアル通信検査端子が設けられ、当該シリアル通信検査端子を用いて、前記Ａ／Ｄ変換回路の入力ラインに加わるアナログ信号の情報を、外部に送信することができることを特徴としている。

これによれば、請求項２に記載の検査用端子を設けない場合であっても、回路の機能を検査する回路検査装置のプローブを上記シリアル通信検査端子に接続し、Ａ／Ｄ変換回路の入力ラインに挿入された導電ペースト層の抵抗値を検査することができる。

請求項５〜８に記載の発明は、上記回路基板による検査方法の発明であり、その作用効果は同様であるので、詳細説明は省略する。

ただし、請求項８に記載したように、テストクーポンとして形成されたジャンパー配線の抵抗値の測定に、回路基板に形成される回路の機能を検査する回路検査装置を用いることが好ましい。これにより、電子部品搭載前の回路基板の検査を省略して、電子部品搭載後、他の回路機能の検査と同時に、導電ペースト層の検査を行うことができる。

請求項９〜１６に記載の発明は、コンパレータ回路の入力ラインに導電ペースト層からなるジャンパー配線が挿入されてなる回路基板、および当該回路基板による検査方法に関する発明である。

尚、請求項９〜１６に記載の発明の作用効果は、上記の請求項１〜８に記載の発明と同様であり、その説明は省略する。

以下、本発明の回路基板およびその検査方法を、図に基づいて説明する。

（第１の実施形態）
図１は、本実施形態の基になる回路基板で、車両のメータ等の計測機器が搭載される通常の回路基板の一例を、模式的に示した図である。

図１の回路基板１００は、図７に示した回路基板９０と同様で、絶縁基材１の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板である。図１では、下層導体である導体パターンを細い実線で示し、上層導体である導電ペースト層を太い実線で示してある。また、図中の一点差線Ａで囲った部分に、導電ペースト層からなり、２個の独立した導体パターン２ｄ，２ｅ同士を接続するジャンパー配線４ａを模式的に示している。

メータ等の計測機器が搭載される回路基板１００においては、図中の可変抵抗Ｓで示した外部センサからアナログ信号（Ａ）を、抵抗Ｒ１，Ｒ２を介して電圧信号として、中央処理装置（ＣＰＵ）に内蔵されているＡ／Ｄ変換回路の入力端子に入力する。図１では、３個の入力端子が示されている。次に、入力されたアナログ信号（Ａ）をＡ／Ｄ変換回路でデジタルデータ（Ｄ）に変換した後、ＣＰＵでデータ処理して、処理結果を表示する。

また、回路基板１００には、シリアル通信検査端子Ｐ１が設けられている。このシリアル通信検査端子Ｐ１を用いて、Ａ／Ｄ変換回路の入力ラインに加わるアナログ信号の情報を外部に送信することができる。回路基板１００に電子部品を搭載後、回路検査装置（図示省略）のプローブをシリアル通信検査端子Ｐ１に接続して、製造された回路基板１００に形成されている回路の機能を検査する。

図２（ａ）〜（ｃ）は、本実施形態の回路基板の一例で、図２（ａ）は、回路基板１０１における発明の主な構成要素を模式的に示した図である。また、図２（ｂ）は、図２（ａ）における一点差線Ｂで囲った部分を拡大して示した上視図で、図２（ｃ）は、図２（ｂ）の一点差線Ｃ−Ｃにおける断面図である。尚、図２（ａ）〜（ｃ）に示す回路基板１０１において、図７に示す従来の回路基板９０および図１に示す本発明の基になる回路基板１００と同様の部分には同じ符号を付けてあり、その説明は省略する。

図２（ａ）に示すように、本実施形態の回路基板１０１においては、Ａ／Ｄ変換回路の導体パターン２ｆ、２ｇからなる入力ラインに、導電ペースト層からなるジャンパー配線４ｂが挿入されている。

また、図２（ｂ），（ｃ）に示すように、ジャンパー配線４ｂの接続部近傍において、ジャンパー配線４ｂにより接続される導体パターン２ｆ、２ｇを部分的に露出する検査用端子Ｋ１，Ｋ２が設けられている。

尚、導体パターン２ｆ，２ｇは、厚さ３５μｍ程度の銅箔で形成される。ソルダーレジスト層である層間絶縁層３ａは、厚さ１２〜１７μｍに形成される。また、絶縁分離を確実にするためのアンダーコート層である層間絶縁層３ｂ，３ｃについても、それぞれ厚さ１２〜１７μｍに形成される。ジャンパー配線４ｂとなっている導電ペースト層には、例えば銀（Ａｇ）−銅（Ｃｕ）複合ペーストが用いられ、厚さ１５〜２５μｍに形成される。また、オーバーコート層である保護絶縁層５は、厚さ１２〜１７μｍに形成される。ジャンパー配線４ｂとなっている導電ペースト層は、図７の回路基板９０と同様に、層間絶縁層３ａ，３ｂ，３ｃと保護絶縁層５により完全に包まれている。

導電ペースト層は、一般的に印刷によって形成され、印刷の良否によって性能がばらつくため、電子部品搭載前に検査が必要である。しかしながら、従来の図１に示す回路基板１００と図７に示す回路基板９０においては、上記導電ペースト層４は上層絶縁層５によって完全に覆われて保護されるため、導電ペースト層４の検査ができない。

一方、図２（ａ）〜（ｃ）の回路基板１０１においては、搭載されるＡ／Ｄ変換回路の入力ライン２ｆ，２ｇに導電ペースト層からなるジャンパー配線４ｂを挿入しても、Ｒ１／Ｒ２の分圧は変わらないため、回路機能に支障が無い。このことから、Ａ／Ｄ変換回路の入力端子を専用で使用することなく、挿入したジャンパー配線４ｂをテストクーポンとして用い、ジャンパー配線４ｂの抵抗値Ｒｊを測定することで、導電ペースト層の検査をすることができる。また、検査時は、Ｒt１／Ｒt２はＲ１／Ｒ２に比べて非常に小さいため、Ｒ１／Ｒ２の影響を受けずに、検査することができる。

回路基板１０１には、検査用端子Ｋ１，Ｋ２が設けられているため、これに検査装置のプローブを接続し、ジャンパー配線４ｂの抵抗値Ｒｊを測定する。図２（ａ）では、検査装置における基準抵抗Ｒｔ_１，Ｒｔ_２を用いてジャンパー配線４ｂの抵抗値Ｒｊを測定する様子を、点線で図示してある。尚、検査装置は、抵抗値を測定する専用の検査装置であってもよいし、回路基板１０１に電子部品を搭載後、製造された回路基板１０１に形成されている回路の機能を検査する回路検査装置であってもよい。

また、回路基板１０１には、シリアル通信検査端子Ｐ１が設けられているため、回路検査装置を用いる場合には、回路検査装置のプローブをシリアル通信検査端子Ｐ１に接続し、ジャンパー配線４ｂの抵抗値Ｒｊを測定することもできる。従って、この場合には、検査用端子Ｋ１，Ｋ２を設けない場合であっても、ジャンパー配線４ｂの抵抗値Ｒｊを測定することができる。尚、回路検査装置を用いる場合には、電子部品搭載前の回路基板１０１の検査を省略して、電子部品搭載後、他の回路機能の検査と同時に、ジャンパー配線４ｂの抵抗値Ｒｊを測定し、導電ペースト層の検査を行うことができる。

以上のように、図２（ａ）〜（ｃ）の回路基板１０１は、ジャンパー配線４ｂをテストクーポンとして、導電ペースト層の検査が可能な回路基板となっている。

図３は、本実施形態の別の回路基板を示す例で、回路基板１０２における発明の主な構成要素を模式的に示した図である。

図３の回路基板１０２は、Ａ／Ｄ変換回路の入力ラインに空きがある場合で、導体パターン２ｈ、２ｉからなる空いた入力ラインにジャンパー配線４ｃが挿入され、導電ペースト層のテストクーポンとして用いられる。回路基板１０２では、電源電圧をジャンパー配線４ｃの抵抗値Ｒｊと基準抵抗の抵抗値Ｒｓで分割するようにして、Ａ／Ｄ変換回路にアナログ信号が入力されている。図３の回路基板１０２においても、シリアル通信検査端子Ｐ１が設けられているため、回路検査装置を用いてプローブをシリアル通信検査端子Ｐ１に接続し、ジャンパー配線４ｃの抵抗値Ｒｊを測定することができる。

以上のように、図３の回路基板１０２についても、ジャンパー配線４ｃをテストクーポンとして、導電ペースト層の検査が可能な回路基板となっている。

尚、図３の回路基板１０２では、入力ラインが異なるため、可変抵抗Ｓで示した外部センサからアナログ信号の入力回路には、全く影響が無い。一方、一般的にジャンパー配線４ｃの抵抗値Ｒｊは１Ω程度の小さな値であり、図３の回路基板１０２では精度の良い基準抵抗Ｒｓを搭載する必要がある。

また、図２と図３の回路基板１０１，１０２においては、いずれも、入力ラインにジャンパー配線が挿入されるＡ／Ｄ変換回路が、ＣＰＵに内蔵されていた。このように、Ａ／Ｄ変換回路は、ＣＰＵに内蔵されていてもよいし、Ａ／Ｄ変換回路とその後に接続されるデジタルデータ処理回路が、別のＩＣ（Integrated Circuit）となっていてもよい。図２と図３のように、Ａ／Ｄ変換回路がＣＰＵに内蔵されている場合には、回路基板１０１，１０２も小型にすることができる。

（第２の実施形態）
第１実施形態の発明は、Ａ／Ｄ変換回路の入力ラインに導電ペースト層からなるジャンパー配線が挿入されてなる回路基板とそれによる検査方法に関する発明であった。本実施形態の発明は、コンパレータ回路の入力ラインに導電ペースト層からなるジャンパー配線が挿入されてなる回路基板とそれによる検査方法に関する。

図４は、本実施形態の回路基板の一例で、回路基板２０１における発明の主な構成要素を模式的に示した図である。尚、図４に示す回路基板２０１において、図２（ａ）に示す回路基板１０１と同様の部分には同じ符号を付けてあり、その説明は省略する。

図に示すように、本実施形態の回路基板２０１においては、コンパレータ回路の導体パターン２ｊ、２ｋからなる入力ラインに、導電ペースト層からなるジャンパー配線４ｄが挿入されている。また、ジャンパー配線４ｄの接続部近傍において、ジャンパー配線４ｄにより接続される導体パターン２ｊ、２ｋを部分的に露出する検査用端子Ｋ３，Ｋ４が設けられている。尚、図中の一点差線Ｃで囲った部分の構造は、図２（ｂ），（ｃ）と同様である。

図４の回路基板２０１においては、搭載されるコンパレータ回路の入力ライン２ｊ，２ｋに導電ペースト層からなるジャンパー配線４ｄを挿入しても、Ｒ１／Ｒ２の分圧は変わらないため、回路機能に支障が無い。このことから、コンパレータ回路の入力端子を専用で使用することなく、挿入したジャンパー配線４ｄをテストクーポンとして用い、ジャンパー配線４ｄの抵抗値Ｒｊを測定することで、導電ペースト層の検査をすることができる。

回路基板２０１には、検査用端子Ｋ３〜Ｋ５が設けられているため、これに検査装置のプローブを接続し、ジャンパー配線４ｄの抵抗値Ｒｊを測定する。図４では、検査装置における基準抵抗Ｒｔ_１〜Ｒｔ_４を用いてジャンパー配線４ｂの抵抗値Ｒｊを測定する様子を、点線で図示してある。尚、回路基板２０１に形成される抵抗Ｒ１とＲ２は、同じ回路基板２０１に印加される電源（例えば５Ｖ）、もしくは車載用の場合はバッテリ（１２Ｖ）やイグニッションキーがオンされた時の電源（１３Ｖ程度）に接続されている。一方、ジャンパー配線４ｄの抵抗測定時には、基準抵抗Ｒｔ_１，Ｒｔ_３に接続された検査装置内の電源が用いられる。また、検査装置は、抵抗値を測定する専用の検査装置であってもよいし、回路基板２０１に電子部品を搭載後、製造された回路基板２０１に形成されている回路の機能を検査する回路検査装置であってもよい。

回路基板２０１には、シリアル通信検査端子Ｐ１が設けられているため、回路検査装置を用いる場合には、回路検査装置のプローブをシリアル通信検査端子Ｐ１に接続し、ジャンパー配線４ｄの抵抗値Ｒｊを測定することもできる。従って、この場合には、検査用端子Ｋ３〜Ｋ５を設けない場合であっても、ジャンパー配線４ｄの抵抗値Ｒｊを測定することができる。尚、回路検査装置を用いる場合には、電子部品搭載前の回路基板２０１の検査を省略して、電子部品搭載後、他の回路機能の検査と同時に、ジャンパー配線４ｄの抵抗値Ｒｊを測定し、導電ペースト層の検査を行うことができる。

以上のように、図４の回路基板２０１は、ジャンパー配線４ｄをテストクーポンとして、導電ペースト層の検査が可能な回路基板となっている。

図５は、本実施形態の別の回路基板を示す例で、回路基板２０２における発明の主な構成要素を模式的に示した図である。

図５の回路基板２０２は、導体パターン２ｌ、２ｍからなる入力ラインにジャンパー配線４ｅが挿入され、導電ペースト層のテストクーポンとして用いられる。回路基板２０２では、電源電圧をジャンパー配線４ｅの抵抗値Ｒｊと基準抵抗の抵抗値Ｒ１で分割するようにして、コンパレータ回路に信号電圧が入力されている。回路基板２０２においても、シリアル通信検査端子Ｐ１が設けられているため、回路検査装置を用いてプローブをシリアル通信検査端子Ｐ１に接続し、ジャンパー配線４ｅの抵抗値Ｒｊを測定することができる。

以上のように、図５の回路基板２０２についても、ジャンパー配線４ｅをテストクーポンとして、導電ペースト層の検査が可能な回路基板となっている。

尚、一般的にジャンパー配線４ｅの抵抗値Ｒｊは１Ω程度の小さな値であり、図５の回路基板２０２では精度の良い基準抵抗Ｒ１を搭載する必要がある。

図６も、本実施形態の別の回路基板を示す例で、回路基板２０３における発明の主な構成要素を模式的に示した図である。

図６の回路基板２０２は、導体パターン２ｎ、２ｏからなる入力ラインにジャンパー配線４ｆが挿入され、導電ペースト層のテストクーポンとして用いられる。回路基板２０３では、検査用端子Ｋ６〜Ｋ１１が設けられており、検査装置における基準抵抗Ｒｔ_１，Ｒｔ_３，Ｒｔ_４を用いてジャンパー配線４ｆの抵抗値Ｒｊを測定する。尚、Ｒ４は、電圧固定して誤動作防止のために挿入されている抵抗で、Ｒ１の抵抗値はＲｔ_４に較べて非常に大きいため、一般公差品を用いることができる。

回路基板２０３では、電源電圧をジャンパー配線４ｆの抵抗値Ｒｊと検査装置の基準抵抗Ｒｔ_１で分割するようにして、コンパレータ回路に信号電圧が入力されている。回路基板２０３においても、シリアル通信検査端子Ｐ１が設けられているため、回路検査装置を用いてプローブをシリアル通信検査端子Ｐ１に接続し、ジャンパー配線４ｆの抵抗値Ｒｊを測定することができる。

以上のように、図６の回路基板２０３についても、ジャンパー配線４ｆをテストクーポンとして、導電ペースト層の検査が可能な回路基板となっている。図６の回路基板２０３では、図５の回路基板２０２と異なり、精度の良い基準抵抗を回路基板に搭載する必要がないため、製品コストを低減することができる。

本発明における第１実施形態の基になる回路基板を、模式的に示した図である。 本発明における第１実施形態の回路基板の一例で、（ａ）は回路基板における発明の主な構成要素を模式的に示した図であり、（ｂ）は（ａ）における一点差線Ｂで囲った部分を拡大して示した上視図であり、（ｃ）は（ｂ）の一点差線Ｃ−Ｃにおける断面図である。 本発明における第１実施形態の別の回路基板を示す例で、回路基板における発明の主な構成要素を模式的に示した図である。 本発明における第２実施形態の回路基板の一例で、回路基板における発明の主な構成要素を模式的に示した図である。 本発明における第２実施形態の別の回路基板を示す例で、回路基板における発明の主な構成要素を模式的に示した図である。 本発明における第２実施形態の別の回路基板を示す例で、回路基板における発明の主な構成要素を模式的に示した図である。 回路基板の代表的な断面構造を模式的に示す図である。

符号の説明

９０，１００〜１０２，２０１〜２０３ 回路基板
１ 絶縁基材
２ａ〜２ｏ 導体パターン
３ａ〜３ｃ 層間絶縁層
４，４ａ〜４ｆ ジャンパー配線（導電ペースト層）
５ 保護絶縁層
Ｋ１〜Ｋ１１ 検査用端子
Ｐ１ シリアル通信検査端子

Claims (16)

1. 絶縁基材の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板であって、
   当該回路基板に、アナログ信号（Ａ）をデジタルデータ（Ｄ）に変換するＡ／Ｄ変換回路が搭載され、
   当該Ａ／Ｄ変換回路の前記導体パターンからなる入力ラインに、前記導電ペースト層からなり、２個の独立した導体パターン同士を接続するジャンパー配線が挿入されてなることを特徴とする回路基板。
2. 前記ジャンパー配線の接続部近傍において、前記ジャンパー配線により接続される導体パターンを部分的に露出する検査用端子が設けられてなることを特徴とする請求項１に記載の回路基板。
3. 前記Ａ／Ｄ変換回路が、中央処理装置（ＣＰＵ、Central Processing Unit）に内蔵された回路であることを特徴とする請求項１または２に記載の回路基板。
4. 前記回路基板に、シリアル通信検査端子が設けられ、
   当該シリアル通信検査端子を用いて、前記Ａ／Ｄ変換回路の入力ラインに加わるアナログ信号の情報を、外部に送信することができることを特徴とする請求項１乃至３のいずれか一項に記載の回路基板。
5. 絶縁基材の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板の検査方法であって、
   前記回路基板に、アナログ信号（Ａ）をデジタルデータ（Ｄ）に変換するＡ／Ｄ変換回路が搭載され、
   当該Ａ／Ｄ変換回路の前記導体パターンからなる入力ラインに、前記導電ペースト層からなり、２個の独立した導体パターン同士を接続するジャンパー配線が挿入されてなり、
   前記ジャンパー配線の抵抗値を測定することを特徴とする回路基板の検査方法。
6. 前記回路基板が、
   前記ジャンパー配線の接続部近傍において、前記ジャンパー配線により接続される導体パターンを部分的に露出する検査用端子が設けられてなる回路基板であり、
   検査装置のプローブを前記検査用端子に接続し、前記ジャンパー配線の抵抗値を測定することを特徴とする請求項５に記載の回路基板の検査方法。
7. 前記回路基板が、シリアル通信検査端子が設けられてなる回路基板であり、
   前記シリアル通信検査端子を用いて、前記Ａ／Ｄ変換回路の入力ラインに加わるアナログ信号の情報を外部に送信することができ、
   検査装置のプローブを前記シリアル通信検査端子に接続し、前記ジャンパー配線の抵抗値を測定することを特徴とする請求項５に記載の回路基板の検査方法。
8. 前記検査装置が、前記回路基板に形成される回路の機能を検査する回路検査装置であることを特徴とする請求項６または７に記載の回路基板の検査方法。
9. 絶縁基材の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板であって、
   当該回路基板に、入力信号電圧を比較するコンパレータ回路が搭載され、
   当該コンパレータ回路の前記導体パターンからなる入力ラインに、前記導電ペースト層からなり、２個の独立した導体パターン同士を接続するジャンパー配線が挿入されてなることを特徴とする回路基板。
10. 前記ジャンパー配線の接続部近傍において、前記ジャンパー配線により接続される導体パターンを部分的に露出する検査用端子が設けられてなることを特徴とする請求項９に記載の回路基板。
11. 前記コンパレータ回路が、中央処理装置（ＣＰＵ、Central Processing Unit）の前段に接続された回路であることを特徴とする請求項９または１０に記載の回路基板。
12. 前記回路基板に、シリアル通信検査端子が設けられ、
    当該シリアル通信検査端子を用いて、前記コンパレータ回路の入力ラインに加わる入力信号電圧の情報を、外部に送信することができることを特徴とする請求項９乃至１１のいずれか一項に記載の回路基板。
13. 絶縁基材の表面に形成された導体パターンに、層間絶縁層を介して接続する導電ペースト層を有する回路基板の検査方法であって、
    前記回路基板に、入力信号電圧を比較するコンパレータ回路が搭載され、
    当該コンパレータ回路の前記導体パターンからなる入力ラインに、前記導電ペースト層からなり、２個の独立した導体パターン同士を接続するジャンパー配線が挿入されてなり、
    前記ジャンパー配線の抵抗値を測定することを特徴とする回路基板の検査方法。
14. 前記回路基板が、
    前記ジャンパー配線の接続部近傍において、前記ジャンパー配線により接続される導体パターンを部分的に露出する検査用端子が設けられてなる回路基板であり、
    検査装置のプローブを前記検査用端子に接続し、前記ジャンパー配線の抵抗値を測定することを特徴とする請求項１３に記載の回路基板の検査方法。
15. 前記回路基板が、シリアル通信検査端子が設けられてなる回路基板であり、
    前記シリアル通信検査端子を用いて、前記コンパレータ回路の入力ラインに加わる入力信号電圧の情報を外部に送信することができ、
    検査装置のプローブを前記シリアル通信検査端子に接続し、前記ジャンパー配線の抵抗値を測定することを特徴とする請求項１３に記載の回路基板の検査方法。
16. 前記検査装置が、前記回路基板に形成される回路の機能を検査する回路検査装置であることを特徴とする請求項１４または１５に記載の回路基板の検査方法。

Images