JP2005175057A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005175057A
JP2005175057A JP2003410157A JP2003410157A JP2005175057A JP 2005175057 A JP2005175057 A JP 2005175057A JP 2003410157 A JP2003410157 A JP 2003410157A JP 2003410157 A JP2003410157 A JP 2003410157A JP 2005175057 A JP2005175057 A JP 2005175057A
Authority
JP
Japan
Prior art keywords
chip
wiring
power supply
gnd
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003410157A
Other languages
Japanese (ja)
Other versions
JP4296916B2 (en
Inventor
Yoshinori Koyama
芳紀 小山
Tadashi Suzuki
正 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003410157A priority Critical patent/JP4296916B2/en
Publication of JP2005175057A publication Critical patent/JP2005175057A/en
Application granted granted Critical
Publication of JP4296916B2 publication Critical patent/JP4296916B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To supply a stable power to the circuit inside an IC chip while securing a sufficient space for the circuit inside the IC chip. <P>SOLUTION: A power line 6 is formed in the region created due to size difference between the island 2 of a lead frame 1 and an IC chip 4, and surrounds the periphery of the IC chip 4. A plurality of electrodes 7 are formed outside the power line 6, and, further, a GND line 8 is formed outside the electrodes 7, and surrounds the IC chip 4, the power line 6, and the electrodes 7. The pads 5 of the IC chip 4 and the electrodes 7 are electrically connected by wires 10a, and the electrodes 7 and inner leads 3a are electrically connected by wires 10b. In this way, the power line 6 and the GND line 8 are enlarged in cross section for a reduction in wiring impedance. As the result, a constant potential is available at any points of the power line 6 and the GND line 8, and this achieves a stabilized power supply to the circuit inside the IC chip 4. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体集積回路（以下ＩＣと記す）チップをリードフレームに設置させてなる半導体装置に関する。   The present invention relates to a semiconductor device in which a semiconductor integrated circuit (hereinafter referred to as IC) chip is installed on a lead frame.

図１０は、従来の半導体パッケージの平面図である。この図のように、リードフレーム２０のアイランド２１上には、ＩＣチップ２３が取り付けられている。また、ＩＣチップ２３の表面には、外部との電気的接続を行うためのパッド２４が形成されており、ワイヤ２５を介してインナーリード２２ａと電気的に接続されている。そして、アイランド２１およびインナーリード２２ａが樹脂２６によりモールドされて半導体パッケージが形成されている。   FIG. 10 is a plan view of a conventional semiconductor package. As shown in this figure, an IC chip 23 is attached on the island 21 of the lead frame 20. A pad 24 for electrical connection with the outside is formed on the surface of the IC chip 23 and is electrically connected to the inner lead 22a via the wire 25. The island 21 and the inner lead 22a are molded with the resin 26 to form a semiconductor package.

次に、上記ＩＣチップ２３について説明する。このＩＣチップ２３は、半導体素子、例えばバイポーラトランジスタ等のトランジスタが多数形成されたものである。そして、これらトランジスタが組み合わされて回路が形成され、機能の異なる回路が多数配置されている。これらの回路に電源を供給して駆動させるために、ＩＣチップ２３内部の外周部分には電源配線２７およびＧＮＤ配線２８が形成されている。   Next, the IC chip 23 will be described. The IC chip 23 is formed with a large number of semiconductor elements such as bipolar transistors. These transistors are combined to form a circuit, and a large number of circuits having different functions are arranged. In order to supply power to these circuits and drive them, a power supply wiring 27 and a GND wiring 28 are formed on the outer periphery of the IC chip 23.

各回路は、それぞれの回路からもっとも近い電源配線２７またはＧＮＤ配線２８に、ＩＣチップ２３内部に形成された配線を介して電気的に接続されている。また、これら電源配線２７およびＧＮＤ配線２８は、ＩＣチップ２３の表面に形成された電源用パッド２４ａおよびＧＮＤ用パッド２４ｂに接続されており、これらのパッド２４ａ、２４ｂがワイヤ２５を介してインナーリード２２ａに接続されることで外部からＩＣチップ２３に電源が供給されるようになっている。   Each circuit is electrically connected to the power supply wiring 27 or the GND wiring 28 closest to the respective circuit via a wiring formed inside the IC chip 23. The power supply wiring 27 and the GND wiring 28 are connected to a power supply pad 24 a and a GND pad 24 b formed on the surface of the IC chip 23, and these pads 24 a and 24 b are connected to the inner leads via the wires 25. By being connected to 22a, power is supplied to the IC chip 23 from the outside.

さらに、ＩＣチップ２３内部の外周部分には、例えばダイオード２９が形成されており、このダイオード２９が電源配線２７と電源用パッド２４ａとの間、ＧＮＤ用パッド２４ｂとＧＮＤ配線２８との間に接続されることで保護回路Ｃ２が形成されている。この保護回路Ｃ２により、外部からＩＣチップ２３に入力される過渡的な電圧または電流がＩＣチップ２３内部の回路に入力されないようになっている。   Further, for example, a diode 29 is formed on the outer peripheral portion inside the IC chip 23, and this diode 29 is connected between the power supply wiring 27 and the power supply pad 24 a and between the GND pad 24 b and the GND wiring 28. As a result, the protection circuit C2 is formed. The protection circuit C2 prevents a transient voltage or current input from the outside to the IC chip 23 from being input to a circuit inside the IC chip 23.

しかしながら、上記従来の技術では、例えば３ｍｍ四方のＩＣチップ２３内部の外周部分に電源配線２７、ＧＮＤ配線２８、および保護回路Ｃ２が形成されているため、電源配線２７やＧＮＤ配線２８は線幅が数μｍ、膜厚が１μｍ程度と微細な配線である。このため、各配線２７、２８の断面積も小さく、配線インピーダンスが非常に大きくなっている。なお、配線インピーダンスは、各配線２７、２８の断面積に反比例する物理量（抵抗値）であり、各配線２７、２８の断面積が小さいほど配線インピーダンスが大きい。   However, in the above conventional technique, for example, the power supply wiring 27, the GND wiring 28, and the protection circuit C2 are formed in the outer peripheral portion inside the 3 mm square IC chip 23. Therefore, the power supply wiring 27 and the GND wiring 28 have a line width. The wiring is as fine as several μm and the film thickness is about 1 μm. For this reason, the cross-sectional area of each wiring 27 and 28 is also small, and wiring impedance is very large. The wiring impedance is a physical quantity (resistance value) that is inversely proportional to the cross-sectional area of each of the wirings 27 and 28. The smaller the cross-sectional area of each of the wirings 27 and 28, the larger the wiring impedance.

上記のように、配線インピーダンスが大きい場合、電源配線２７またはＧＮＤ配線２８において、それぞれのＩＣチップ２３内部の位置によって電位差が生じてしまう。例えば、図１０において、ＧＮＤ用パッド２４ｂに近いＧ１点は、ほぼＧＮＤ電位になるが、ＧＮＤ用パッド２４ｂから離れたＧ２点は、配線インピーダンスによりＧＮＤ電位にならない。このように、ＩＣチップ２３内部の回路に本来供給されるはずの電源が供給されないと、設計通りの回路特性が得られない可能性や、ＩＣチップ２３内部の回路が誤作動を起こす可能性が生じる。   As described above, when the wiring impedance is large, a potential difference occurs in the power supply wiring 27 or the GND wiring 28 depending on the position inside each IC chip 23. For example, in FIG. 10, the point G1 close to the GND pad 24b is almost the GND potential, but the point G2 far from the GND pad 24b does not become the GND potential due to the wiring impedance. As described above, if the power that should be originally supplied to the circuit inside the IC chip 23 is not supplied, the circuit characteristics as designed may not be obtained, or the circuit inside the IC chip 23 may malfunction. Arise.

そこで、ＩＣチップ２３のサイズを大きくして、ＩＣチップ２３内部の配線を太くすることで、配線の断面積を大きくすることが考えられる。しかしながら、ＩＣチップ２３のサイズを大きくすることは、ＩＣチップ小型化の流れに逆行することになると共に半導体パッケージを大型化させてしまう。したがって、ＩＣチップ２３のサイズを維持したまま配線を太くすることになり、この配線のための領域をＩＣチップ２３内部に確保することが必要になるが、ＩＣチップ２３内部の回路スペースが減少してしまい、ＩＣチップ２３内部に形成される回路の数が制限されることとなる。   Thus, it is conceivable to increase the cross-sectional area of the wiring by increasing the size of the IC chip 23 and thickening the wiring inside the IC chip 23. However, increasing the size of the IC chip 23 goes against the trend of downsizing the IC chip and increases the size of the semiconductor package. Therefore, the wiring is thickened while maintaining the size of the IC chip 23, and it is necessary to secure an area for the wiring inside the IC chip 23. However, the circuit space inside the IC chip 23 is reduced. As a result, the number of circuits formed in the IC chip 23 is limited.

本発明は、上記点に鑑み、ＩＣチップ内部の回路に電源を供給するにあたって、ＩＣチップ内部の回路スペースを確保しつつ、ＩＣチップ内の回路に的確な電源を供給することができる半導体装置を提供することを目的とする。   In view of the above, the present invention provides a semiconductor device capable of supplying an accurate power supply to a circuit in an IC chip while securing a circuit space inside the IC chip when supplying power to the circuit in the IC chip. The purpose is to provide.

したがって、上記目的を達成するため、請求項１に記載の発明では、基板部材（２、１８ａ、１８ｂ）と、基板部材の実装面に備えられ、外部と電気的に接続される複数のパッド（５ａ、５ｂ、５ｃ）を有するＩＣチップ（４）とを備え、複数のパッドには、ＩＣチップ内部の回路に電源を供給するための電源用パッド（５ａ）とＧＮＤ用パッド（５ｂ）とが含まれており、基板部材の実装面において、ＩＣチップが実装される領域以外の領域には、ＩＣチップに電源を供給するための電源配線（６）およびＧＮＤ配線（８）と、複数の電極（７ａ、７ｂ、７ｃ）とが備えられていると共に、複数の電極のうち電源用電極（７ａ）は電源配線に、ＧＮＤ用電極（７ｂ）はＧＮＤ配線に接続され、電源用パッドおよびＧＮＤ用パッドは、第１の接続部材（１０ａ）を介して、電源用電極およびＧＮＤ用電極と電気的に接続されるようになっていることを特徴としている。   Therefore, in order to achieve the above object, according to the first aspect of the present invention, the board member (2, 18a, 18b) and a plurality of pads (which are provided on the mounting surface of the board member and are electrically connected to the outside) 5a, 5b, 5c), and a plurality of pads include a power supply pad (5a) for supplying power to a circuit inside the IC chip and a GND pad (5b). A power supply wiring (6) and a GND wiring (8) for supplying power to the IC chip and a plurality of electrodes are provided in a region other than the region where the IC chip is mounted on the mounting surface of the substrate member. (7a, 7b, 7c), and among the plurality of electrodes, the power supply electrode (7a) is connected to the power supply wiring, the GND electrode (7b) is connected to the GND wiring, the power supply pad and the GND use The pad is the first Through a connection member (10a), it is characterized by being adapted to be connected power supply electrode and the GND electrode electrically.

このように、ＩＣチップ電源を供給するための電源配線およびＧＮＤ配線を、上記領域に形成することで、この領域上の電源配線およびＧＮＤ配線の断面積を、ＩＣチップ内部に形成する場合よりも大きくすることができる。したがって、電源配線およびＧＮＤ配線の配線インピーダンスを小さくすることができる。また、電源配線およびＧＮＤ配線を太くすることができるので、ＩＣチップ内部に電源配線およびＧＮＤ配線が形成されていたときよりも、より大きな電流を流すことができる。   Thus, by forming the power supply wiring and the GND wiring for supplying the IC chip power supply in the region, the cross-sectional areas of the power supply wiring and the GND wiring on this region are formed more than in the case of forming inside the IC chip. Can be bigger. Therefore, the wiring impedance of the power supply wiring and the GND wiring can be reduced. In addition, since the power supply wiring and the GND wiring can be made thicker, a larger current can flow than when the power supply wiring and the GND wiring are formed inside the IC chip.

これにより、電源配線およびＧＮＤ配線において、配線インピーダンスが大きいことによって配線内に生じる電位差が解消され、電源配線またはＧＮＤ配線のどの位置であっても、それぞれ同じ電位を取り出すことができる。そして、第１の接続部材を介することで、ＩＣチップ内部に一定の電源を供給することができ、ＩＣチップ内部の回路の誤動作を防止することができる。   Thereby, in the power supply wiring and the GND wiring, the potential difference generated in the wiring due to the large wiring impedance is eliminated, and the same potential can be taken out at any position of the power supply wiring or the GND wiring. Then, by passing through the first connecting member, a constant power can be supplied to the inside of the IC chip, and malfunction of the circuit inside the IC chip can be prevented.

また、上記複数の電極間に抵抗やコンデンサ等の電子部品を実装することができる。このようにアイランド上に電子部品を実装するようにすることで、電子部品の種類を増やすことができ、様々な回路を組むことができることとなる。   In addition, electronic components such as resistors and capacitors can be mounted between the plurality of electrodes. By mounting electronic components on the island in this way, the types of electronic components can be increased and various circuits can be assembled.

さらに、従来ＩＣチップ内部に形成していた電源配線等を基板部材上に形成したので、ＩＣチップ内部に電源配線等のスペースが空くこととなる。これにより、このスペースに回路を追加したり、このスペースをなくしてしまいチップサイズ（面積）を縮小化することができる。   Further, since the power supply wiring and the like that have been conventionally formed in the IC chip are formed on the substrate member, a space for the power supply wiring and the like is vacated in the IC chip. As a result, a circuit can be added to the space, or the space can be eliminated and the chip size (area) can be reduced.

例えば、請求項２に記載の発明のように、前記電源配線、前記ＧＮＤ配線、および前記複数の電極に、Ｃｕを含む金属材料を用いることが可能である。   For example, as in the second aspect of the present invention, a metal material containing Cu can be used for the power supply wiring, the GND wiring, and the plurality of electrodes.

請求項３に記載の発明では、ＩＣチップの外縁を囲むように、電源配線が配置され、その電源配線の外縁を囲むようにＧＮＤ配線が配置されていることを特徴としている。このように、ＩＣチップの外縁を囲むように電源配線およびＧＮＤ配線を配置することができる。   The invention according to claim 3 is characterized in that the power supply wiring is arranged so as to surround the outer edge of the IC chip, and the GND wiring is arranged so as to surround the outer edge of the power supply wiring. In this manner, the power supply wiring and the GND wiring can be arranged so as to surround the outer edge of the IC chip.

請求項４に記載の発明では、電源配線とＧＮＤ配線との間には、複数の電極が配置されていることを特徴としている。   The invention described in claim 4 is characterized in that a plurality of electrodes are arranged between the power supply wiring and the GND wiring.

このように、電源配線とＧＮＤ配線との間に、複数の電源を配置するようにすることもできる。これにより、複数の電極は、電源配線またはＧＮＤ配線のどちらの配線にも接続することが可能になる。また、電源配線とＧＮＤ配線との間に電極を介して表面実装デバイス等を配置することも可能となる。   In this manner, a plurality of power supplies can be arranged between the power supply wiring and the GND wiring. Thus, the plurality of electrodes can be connected to either the power supply wiring or the GND wiring. It is also possible to dispose a surface mount device or the like via an electrode between the power supply wiring and the GND wiring.

請求項５に記載の発明では、基板部材は、リードフレーム（１）のアイランド（２）で構成されると共に、このアイランドの外周には複数のリード（３）が配置され、そのリードはインナーリード（３ａ）を備えて構成されており、電源用電極およびＧＮＤ用電極は、第２の接続部材（１０ｂ）を介して、インナーリードと電気的に接続され、アイランドと、インナーリードとが包み込まれるように樹脂（１１）にて封止されていることを特徴としている。   In the invention according to claim 5, the substrate member is constituted by the island (2) of the lead frame (1), and a plurality of leads (3) are arranged on the outer periphery of the island, and the lead is an inner lead. The power supply electrode and the GND electrode are electrically connected to the inner lead via the second connecting member (10b), and the island and the inner lead are wrapped. Thus, it is sealed with resin (11).

このように、ＩＣチップを樹脂にて封止してパッケージとすることができる。このとき、ＩＣチップ内には保護回路が形成されていない状態になっているが、アイランド上に保護回路を形成することができるので、ＩＣチップが樹脂で封止された状態では従来のようにＩＣチップ内の回路を保護することができる。また、パッケージとすることで、他の基板等に実装することも可能となる。   In this way, the IC chip can be sealed with a resin to form a package. At this time, the protection circuit is not formed in the IC chip. However, since the protection circuit can be formed on the island, the IC chip is sealed with resin as in the conventional case. Circuits in the IC chip can be protected. Moreover, by using a package, it can be mounted on another substrate or the like.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１は、本発明の一実施形態が適用された半導体パッケージの平面図である。図２は、半導体パッケージの断面構造を示す図であり、図１のＡ−Ａ断面に対応している。なお、図２は樹脂１１を省略している。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a plan view of a semiconductor package to which an embodiment of the present invention is applied. FIG. 2 is a diagram showing a cross-sectional structure of the semiconductor package, and corresponds to the AA cross section of FIG. In FIG. 2, the resin 11 is omitted.

図１に示すように、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋｅａｇｅ）タイプのリードフレーム１における四角形状のアイランド２上の中央位置には、四角形状のＩＣチップ４が取り付けられている。また、ＩＣチップ４の表面には、ＩＣチップ４と外部（後述するリード３）とを電気的に接続するための複数のパッド５が形成されている。   As shown in FIG. 1, a rectangular IC chip 4 is attached to a central position on a rectangular island 2 in a QFP (Quad Flat Package) type lead frame 1. A plurality of pads 5 for electrically connecting the IC chip 4 and the outside (leads 3 to be described later) are formed on the surface of the IC chip 4.

そして、アイランド２とＩＣチップ４との各サイズの差によって生じる領域、すなわちアイランド２の外周領域には、ＩＣチップ４の外縁を囲むように電源配線６が四角形状に形成されている。そして、この電源配線６よりも外側の位置には複数の電極７が形成されており、さらにその複数の電極７の外側には、ＩＣチップ４、電源配線６および複数の電極７を囲むようにＧＮＤ配線８が四角形状に形成されている。これら、電源配線６、複数の電極７、およびＧＮＤ配線８は、図２に示すアイランド２上に形成された絶縁膜９の表面に形成されている。   A power supply wiring 6 is formed in a square shape so as to surround the outer edge of the IC chip 4 in a region generated by the difference in size between the island 2 and the IC chip 4, that is, in the outer peripheral region of the island 2. A plurality of electrodes 7 are formed at positions outside the power supply wiring 6, and the IC chip 4, the power supply wiring 6, and the plurality of electrodes 7 are enclosed outside the plurality of electrodes 7. The GND wiring 8 is formed in a square shape. The power supply wiring 6, the plurality of electrodes 7, and the GND wiring 8 are formed on the surface of the insulating film 9 formed on the island 2 shown in FIG.

そして、図１のように、ＩＣチップ４がアイランド２の外縁に配置されたリード３とワイヤ１０ａ、１０ｂを介して電気的に接続されている。このような状態で、ＩＣチップ４が設置されたアイランド２およびインナーリード３ａが樹脂１１でモールドされ、半導体パッケージが形成されている。   As shown in FIG. 1, the IC chip 4 is electrically connected to the lead 3 disposed on the outer edge of the island 2 via the wires 10a and 10b. In this state, the island 2 on which the IC chip 4 is installed and the inner lead 3a are molded with the resin 11 to form a semiconductor package.

以下に、上記半導体パッケージの各構成要素について詳述する。   Hereinafter, each component of the semiconductor package will be described in detail.

リードフレーム１は、ＩＣチップ４等を取り付けるアイランド２と、リード３とが形成された金属フレームであり、例えば厚さ０．１５ｍｍの銅合金板が型抜きされて形成されている。本実施形態のリードフレーム１には、ＱＦＰタイプのものが用いられているので、図１に示すように、アイランド２の外縁を囲むようにリード３が配置されている。   The lead frame 1 is a metal frame in which an island 2 to which an IC chip 4 or the like is attached and a lead 3 are formed. The lead frame 1 is formed, for example, by punching a copper alloy plate having a thickness of 0.15 mm. Since the lead frame 1 of this embodiment is of the QFP type, the leads 3 are arranged so as to surround the outer edge of the island 2 as shown in FIG.

リードフレーム１のうち、アイランド２は、ＩＣチップ４、電源配線６、複数の電極７、およびＧＮＤ配線８等が設置されるものである。また、リード３は、インナーリード３ａとアウターリード３ｂとから成り、リード３のうち樹脂１１にてモールドされる部分がインナーリード３ａ、モールド後に部品ピンとして外部と電気的に接続される部分がアウターリード３ｂになっている。なお、アイランド２は本発明の基板部材に相当する。   Of the lead frame 1, the island 2 is provided with an IC chip 4, a power supply wiring 6, a plurality of electrodes 7, a GND wiring 8, and the like. The lead 3 includes an inner lead 3a and an outer lead 3b. A portion of the lead 3 that is molded with the resin 11 is an inner lead 3a, and a portion that is electrically connected to the outside as a component pin after molding is an outer lead. Lead 3b. The island 2 corresponds to the substrate member of the present invention.

ＩＣチップ４は、Ｓｉ基板上にバイポーラトランジスタ（例えばＢｉ−ＣＭＯＳ）等の半導体素子や抵抗、コンデンサ等によって構成される半導体集積回路が形成されているものである。また、ＩＣチップ４の表面にはＩＣチップ４内部の半導体集積回路と外部とを電気的に接続するための複数のパッド５が備えられている。   The IC chip 4 is a semiconductor integrated circuit formed of a semiconductor element such as a bipolar transistor (for example, Bi-CMOS), a resistor, a capacitor, and the like on a Si substrate. The surface of the IC chip 4 is provided with a plurality of pads 5 for electrically connecting the semiconductor integrated circuit inside the IC chip 4 and the outside.

この複数のパッド５は、Ａｌ（アルミニウム）で形成されており、ＩＣチップ４内部の回路に電源を供給するための電源用パッド５ａとＧＮＤ用パッド５ｂと、ＩＣチップ４内部の回路と接続されたパッド５ｃとからなり、いずれもＩＣチップ４の表面に形成されている。このＩＣチップ４内部の回路は、具体的には図２に示されるバイポーラトランジスタ１３等からなり、この図に示すように、このバイポーラトランジスタ１３がパッド５ｃに電気的に接続されている。   The plurality of pads 5 are made of Al (aluminum), and are connected to the power supply pads 5a and the GND pads 5b for supplying power to the circuits inside the IC chip 4 and the circuits inside the IC chip 4. Each of which is formed on the surface of the IC chip 4. Specifically, the circuit inside the IC chip 4 includes the bipolar transistor 13 shown in FIG. 2, and the bipolar transistor 13 is electrically connected to the pad 5c as shown in FIG.

また、ＩＣチップ４外部に、電源配線６、ＧＮＤ配線８、保護回路Ｃ１等が形成された状態とされている。このため、ＩＣチップ４には、電源配線６等が形成されるはずのスペースが空くこととなる。このスペースには、他の半導体パッケージに実装されたＩＣチップの回路を形成させることができる。これにより、他の半導体パッケージを製造する必要が無くなるので、コストダウンを実現できる。   Further, the power supply wiring 6, the GND wiring 8, the protection circuit C1, and the like are formed outside the IC chip 4. For this reason, the IC chip 4 has a space where the power supply wiring 6 and the like are to be formed. In this space, a circuit of an IC chip mounted on another semiconductor package can be formed. As a result, it is not necessary to manufacture another semiconductor package, so that the cost can be reduced.

一方、このスペースをなくしてしまうことも可能である。このような場合、ＩＣチップのサイズをさらに小型化することができる。   On the other hand, it is possible to eliminate this space. In such a case, the size of the IC chip can be further reduced.

電源配線６およびＧＮＤ配線８は、ＩＣチップ４に電源を供給するための配線であり、Ｃｕ（銅）等の導電体によりＩＣチップ４の外縁を囲むように形成されている。これら電源配線６およびＧＮＤ配線８は、従来ＩＣチップ内部に形成されていたものであるが、本実施形態では、ＩＣチップ４内部に形成せずにアイランド２上に形成させている。また、電源配線６およびＧＮＤ配線８の線幅は数十μｍであり、従来ＩＣチップ内部に形成されている場合の数μｍと比較して十分大きい値になっている。すなわち、電源配線６およびＧＮＤ配線８をアイランド２上に形成することで、電源配線６およびＧＮＤ配線８の線幅を大きくすることができるので、断面積を大きくすることができる。   The power supply wiring 6 and the GND wiring 8 are wirings for supplying power to the IC chip 4 and are formed so as to surround the outer edge of the IC chip 4 with a conductor such as Cu (copper). Although the power supply wiring 6 and the GND wiring 8 are conventionally formed inside the IC chip, they are formed on the island 2 without being formed inside the IC chip 4 in this embodiment. The line width of the power supply wiring 6 and the GND wiring 8 is several tens of μm, which is a sufficiently large value as compared with several μm when formed in the conventional IC chip. That is, by forming the power supply wiring 6 and the GND wiring 8 on the island 2, the line widths of the power supply wiring 6 and the GND wiring 8 can be increased, so that the cross-sectional area can be increased.

つまり、本実施形態では、アイランド２上に従来の電源配線よりも太い電源配線６を形成している。このため、電源配線６の断面積が大きくなるので配線インピーダンスを低減させることができ、電源配線６の位置によって生じる電位差をなくすことができる。したがって、電源配線６において一定電位を保つことができ、ＩＣチップ４上のどのパッド５にも安定した電源を供給することが可能になる。   That is, in this embodiment, the power supply wiring 6 that is thicker than the conventional power supply wiring is formed on the island 2. For this reason, since the cross-sectional area of the power supply wiring 6 is increased, the wiring impedance can be reduced, and the potential difference caused by the position of the power supply wiring 6 can be eliminated. Therefore, a constant potential can be maintained in the power supply wiring 6, and a stable power supply can be supplied to any pad 5 on the IC chip 4.

また、ＧＮＤ配線８も同様に、ＩＣチップ４内部にＧＮＤ配線８が形成されている場合では、配線インピーダンスによって電位差が生じてしまい、配線の位置によってＧＮＤ電位にならなかった状態が生じていたが、電源配線６と同様に、ＧＮＤ配線８の位置による電位の差をなくすことができる。   Similarly, when the GND wiring 8 is formed inside the IC chip 4, the potential difference is caused by the wiring impedance, and the GND potential is not brought to the GND potential depending on the position of the wiring. Similarly to the power supply wiring 6, the potential difference due to the position of the GND wiring 8 can be eliminated.

複数の電極７は、ＩＣチップ４とインナーリード３ａとを電気的に接続するための中継電極の役割を果たすものであり、上記各配線６、８と同様に、Ｃｕ（銅）等の導電体で形成されている。複数の電極７には電源用電極７ａとＧＮＤ用電極７ｂとが含まれており、電源用電極７ａは電源配線６に、ＧＮＤ用電極７ｂはＧＮＤ配線８にそれぞれ接続されている。これら電源用電極７ａまたはＧＮＤ用電極７ｂに接続されていないその他の電極７ｃは、ＩＣチップ４のパッド５から外部に電位を取り出すための中継電極や、後述する保護回路Ｃ１としてＩＣチップ４を電気的に保護するために用いられている。   The plurality of electrodes 7 serve as relay electrodes for electrically connecting the IC chip 4 and the inner leads 3a. Like the wirings 6 and 8, the conductors such as Cu (copper) are used. It is formed with. The plurality of electrodes 7 include a power supply electrode 7a and a GND electrode 7b. The power supply electrode 7a is connected to the power supply wiring 6, and the GND electrode 7b is connected to the GND wiring 8. These other electrodes 7c that are not connected to the power supply electrode 7a or the GND electrode 7b are used as relay electrodes for taking out the potential from the pad 5 of the IC chip 4 to the outside or the IC chip 4 as a protection circuit C1 to be described later. It is used for protection.

絶縁膜９は、電源配線６、複数の電極７、およびＧＮＤ配線８とアイランド２とを電気的に絶縁するためのものであり、例えばポリイミドが用いられている。このポリイミドは、スピンコートによりアイランド２上に形成されるもので、厚さは数十μｍである。絶縁膜９は、図２に示すように、アイランド上に形成され、その表面には電源配線６、複数の電極７、およびＧＮＤ配線８が形成されている。   The insulating film 9 is for electrically insulating the power supply wiring 6, the plurality of electrodes 7, and the GND wiring 8 and the island 2, and for example, polyimide is used. This polyimide is formed on the island 2 by spin coating and has a thickness of several tens of μm. As shown in FIG. 2, the insulating film 9 is formed on the island, and a power supply wiring 6, a plurality of electrodes 7, and a GND wiring 8 are formed on the surface thereof.

ワイヤ１０ａ、１０ｂは、ＩＣチップ４がインナーリード３ａと電気的に接続できるようにするものであり、Ａｕ（金）などの金属材料で構成されている。なお、ＩＣチップ４のパッド５とアイランド２上の電極７との間に用いられるワイヤ１０ａは、本発明の第１の接続部材に相当する。また、アイランド２上の電極７とインナーリード３ａとの間に用いられるワイヤ１０ｂは、本発明の第２の接続部材に相当する。   The wires 10a and 10b are for enabling the IC chip 4 to be electrically connected to the inner lead 3a, and are made of a metal material such as Au (gold). The wire 10a used between the pad 5 of the IC chip 4 and the electrode 7 on the island 2 corresponds to the first connecting member of the present invention. The wire 10b used between the electrode 7 on the island 2 and the inner lead 3a corresponds to the second connecting member of the present invention.

保護回路Ｃ１は、サージ破壊や電気的雑音等からＩＣチップ４を保護するための役割を果たすものであり、電源配線６と電極７ｃとの間、電極７ｃとＧＮＤ配線８との間にダイオード１２が接続されることで構成されている。   The protection circuit C1 plays a role for protecting the IC chip 4 from surge destruction, electrical noise, and the like. A diode 12 is provided between the power supply wiring 6 and the electrode 7c and between the electrode 7c and the GND wiring 8. Are connected.

この保護回路Ｃ１には、表面実装デバイス（ディスクリート部品）であるダイオード１２が用いられている。このダイオード１２のサイズは、例えば０．６ｍｍ×０．３ｍｍであり、矩形型の両端が端子になっている。このため、配線やワイヤによる接続を行わずに、ダイオード１２の端子と各配線６、８または電極７ｃとの間をはんだ付けすることで電気的に接続することが可能になっている。   The protection circuit C1 uses a diode 12 which is a surface mount device (discrete component). The size of the diode 12 is, for example, 0.6 mm × 0.3 mm, and both ends of the rectangular shape are terminals. For this reason, it is possible to electrically connect the terminal of the diode 12 and each of the wirings 6 and 8 or the electrode 7c without soldering them by wiring or wires.

図３は、図１に示すダイオード１２を用いた保護回路Ｃ１に対応する回路図である。３つのインナーリード３ａのそれぞれが、ＩＣチップ４の電源Ｖｃｃ端子、信号端子、ＧＮＤ端子になっており、各インナーリード３ａからワイヤ１０ｂを介してアイランド２上の電源用電極７ａ、電極７ｃ、ＧＮＤ用電極７ｂにそれぞれ接続されている。また、アイランド２上では、電源用電極７ａと電極７ｃとの間、電極７ｃとＧＮＤ用電極７ｂとの間にダイオード１２が接続されている。そして、アイランド２上の電極７ｃとＩＣチップ４上のパッド５ｃとの間がワイヤ１０ａを介して電気的に接続されており、ＩＣチップ４内部のバイポーラトランジスタ１３のコレクタ電極に接続されている。   FIG. 3 is a circuit diagram corresponding to the protection circuit C1 using the diode 12 shown in FIG. Each of the three inner leads 3a is a power supply Vcc terminal, a signal terminal, and a GND terminal of the IC chip 4, and the power supply electrode 7a, the electrode 7c, and the GND on the island 2 from each inner lead 3a through the wire 10b. Each of the electrodes is connected to the electrode 7b. On the island 2, diodes 12 are connected between the power supply electrode 7a and the electrode 7c and between the electrode 7c and the GND electrode 7b. The electrode 7c on the island 2 and the pad 5c on the IC chip 4 are electrically connected via a wire 10a and are connected to the collector electrode of the bipolar transistor 13 inside the IC chip 4.

このような回路に例えば過渡的な電流が流れた場合、マイナスの電流が流れた場合には電流はＧＮＤ端子から経路Ｉ１を通過して信号端子へ、プラスの電流が流れた場合には電流は信号端子から経路Ｉ２を通過して電源Ｖｃｃ端子へ流れるようになっている。このため、過渡的な電流が流れたとしても、バイポーラトランジスタ１３には過渡的な電流を流さないようにすることができる。したがって、過渡的な電流からＩＣチップ４を保護することができる。   For example, when a transient current flows in such a circuit, when a negative current flows, the current passes through the path I1 from the GND terminal to the signal terminal, and when a positive current flows, the current is The signal terminal passes through the path I2 and flows to the power supply Vcc terminal. For this reason, even if a transient current flows, the bipolar transistor 13 can be prevented from flowing a transient current. Therefore, the IC chip 4 can be protected from a transient current.

次に、上記半導体装置の製造方法について図４〜図８を参照して説明する。図４は、電源配線６、複数の電極７、およびＧＮＤ配線８の形成方法を示す図であり、図１に示すＡ−Ａ断面に対応している。   Next, a method for manufacturing the semiconductor device will be described with reference to FIGS. FIG. 4 is a diagram showing a method of forming the power supply wiring 6, the plurality of electrodes 7, and the GND wiring 8, and corresponds to the AA cross section shown in FIG.

まず、ＱＦＰタイプのリードフレーム１のアイランド２上に電源配線６、複数の電極７、ＧＮＤ配線８を形成する方法について説明する。この工程でアイランド２上に形成される電源配線６、複数の電極７、およびＧＮＤ配線８は、ＩＣチップ４が設置される領域以外の領域に形成されるようになっている。   First, a method of forming the power supply wiring 6, the plurality of electrodes 7, and the GND wiring 8 on the island 2 of the QFP type lead frame 1 will be described. In this process, the power supply wiring 6, the plurality of electrodes 7, and the GND wiring 8 formed on the island 2 are formed in a region other than the region where the IC chip 4 is installed.

図４（ａ）に示す工程では、ＱＦＰタイプのリードフレーム１を用意し、そのリードフレーム１のアイランド２上にポリイミド膜１４を形成する。具体的には、ポリイミドをスピンコートによりアイランド２上に形成する。このように形成されたポリイミド膜１４の厚さは、例えば数十μｍである。   In the step shown in FIG. 4A, a QFP type lead frame 1 is prepared, and a polyimide film 14 is formed on the island 2 of the lead frame 1. Specifically, polyimide is formed on the island 2 by spin coating. The polyimide film 14 thus formed has a thickness of several tens of micrometers, for example.

図４（ｂ）に示す工程では、図４（ａ）で形成したポリイミド膜１４上に金属膜１５を形成する。すなわち、厚さ約数十μｍの銅の導電体をポリイミド膜１４上に蒸着により形成する。   In the step shown in FIG. 4B, a metal film 15 is formed on the polyimide film 14 formed in FIG. That is, a copper conductor having a thickness of about several tens of μm is formed on the polyimide film 14 by vapor deposition.

図４（ｃ）に示す工程では、金属膜１５上にフォトレジスト１６を形成し、フォトレジスト１６を露光によってパターニングする。このようにして、フォトレジスト１６において電源配線６、複数の電極７、およびＧＮＤ配線８が形成されない領域を開口させる。   In the step shown in FIG. 4C, a photoresist 16 is formed on the metal film 15, and the photoresist 16 is patterned by exposure. In this way, a region in the photoresist 16 where the power supply wiring 6, the plurality of electrodes 7, and the GND wiring 8 are not formed is opened.

図４（ｄ）に示す工程では、このフォトレジスト１６をマスクとしてエッチングを行い、ポリイミド膜１４および金属膜１５をパターニングして、電源配線６、複数の電極７、およびＧＮＤ配線８を形成する。このとき、複数の電極７は、電源配線６またはＧＮＤ配線８に接続された状態で形成される。複数の電極７のうち、電源配線６に接続されたものが電源用電極７ａ、ＧＮＤ配線８に接続されたものがＧＮＤ用電極７ｂとなる。   In the step shown in FIG. 4D, etching is performed using the photoresist 16 as a mask, and the polyimide film 14 and the metal film 15 are patterned to form the power supply wiring 6, the plurality of electrodes 7, and the GND wiring 8. At this time, the plurality of electrodes 7 are formed in a state of being connected to the power supply wiring 6 or the GND wiring 8. Among the plurality of electrodes 7, the one connected to the power supply wiring 6 is the power supply electrode 7 a and the one connected to the GND wiring 8 is the GND electrode 7 b.

この後、複数の電極７のうち、ダイオード１２を配置するための電極７が各配線６、８からカットされる。図５（ａ）は、図４（ｄ）の断面図を平面図として表した図であり、レーザトリミングによって電極７をＧＮＤ配線８からカットする様子を示した図である。図５（ｂ）は、図５（ａ）に示したレーザトリミングによって、電極７がＧＮＤ配線８から切断される様子を示した図である。また、図５（ｃ）は、図５（ｂ）のＢ−Ｂ断面図である。   Thereafter, among the plurality of electrodes 7, the electrode 7 for disposing the diode 12 is cut from the wirings 6 and 8. FIG. 5A is a plan view of the cross-sectional view of FIG. 4D, and shows a state in which the electrode 7 is cut from the GND wiring 8 by laser trimming. FIG. 5B is a diagram illustrating a state in which the electrode 7 is cut from the GND wiring 8 by the laser trimming illustrated in FIG. Moreover, FIG.5 (c) is BB sectional drawing of FIG.5 (b).

このようにして、リードフレーム１のアイランド２上に、電源配線６、複数の電極７、およびＧＮＤ配線８を形成することができる。続いて、アイランド２上にＩＣチップ４を設置して半導体パッケージを形成する。この方法について図６に示すＩＣチップ４の設置工程図を参照して説明する。   In this manner, the power supply wiring 6, the plurality of electrodes 7, and the GND wiring 8 can be formed on the island 2 of the lead frame 1. Subsequently, an IC chip 4 is installed on the island 2 to form a semiconductor package. This method will be described with reference to an installation process diagram of the IC chip 4 shown in FIG.

図６（ａ）に示す工程では、アイランド２の所望の位置にＩＣチップ４を取り付ける。具体的には、Ａｇペーストを用いてＩＣチップ４の裏面とアイランド２表面とを接着させる。本実施形態では、図４の工程に示したように、各配線６、８等がアイランド２の外縁に形成されることとなる。   In the step shown in FIG. 6A, the IC chip 4 is attached to a desired position on the island 2. Specifically, the back surface of the IC chip 4 and the surface of the island 2 are bonded using Ag paste. In the present embodiment, as shown in the process of FIG. 4, the wirings 6, 8 and the like are formed on the outer edge of the island 2.

図６（ｂ）に示す工程では、電源配線６、複数の電極７、およびＧＮＤ配線８の間にダイオード１２を設置する。   In the step shown in FIG. 6B, the diode 12 is installed between the power supply wiring 6, the plurality of electrodes 7, and the GND wiring 8.

このとき、ダイオード１２に配線を施して各配線６、８または電極７ｃに接続するのではなく、図７（ａ）に示すように、ダイオード１２の端子を直接電極７ｃおよび各配線６、８にはんだ１７ではんだ付けしている。図７（ａ）は、電源配線６と電極７ｃとの間、電極７ｃとＧＮＤ配線８との間にダイオード１２を設置させた様子を示した図である。図７（ｂ）は、図７（ａ）のＣ−Ｃ断面図である。この図に示すように、ダイオード１２は、はんだ付けにより、各配線６、８および電極７ｃに直接接続されるようになっている。   At this time, the diode 12 is not wired and connected to the wirings 6 and 8 or the electrode 7c, but the terminal of the diode 12 is directly connected to the electrode 7c and the wirings 6 and 8, as shown in FIG. Soldering is performed with solder 17. FIG. 7A is a diagram showing a state in which the diodes 12 are installed between the power supply wiring 6 and the electrode 7 c and between the electrode 7 c and the GND wiring 8. FIG.7 (b) is CC sectional drawing of Fig.7 (a). As shown in this figure, the diode 12 is directly connected to the wirings 6 and 8 and the electrode 7c by soldering.

そして、図６（ｃ）に示す工程では、ＩＣチップ４上のパッド５と電極７との間、電極７とインナーリード３ａとの間に超音波熱圧着の方法によりワイヤ１０ａ、１０ｂを設置する。   In the step shown in FIG. 6C, the wires 10a and 10b are placed between the pad 5 and the electrode 7 on the IC chip 4 and between the electrode 7 and the inner lead 3a by the ultrasonic thermocompression bonding method. .

その後、図示しないが、リードフレーム１のアイランド２とインナーリード３ａとをエポキシ系の樹脂１１によりモールドする。具体的には、本実施形態の半導体パッケージのタイプがＱＦＰタイプであるので、四角形状の型に図６（ｃ）の工程を終えたリードフレーム１を設置して、その型に溶かした樹脂１１を流し込んでモールドする。   Thereafter, although not shown, the island 2 and the inner lead 3a of the lead frame 1 are molded with an epoxy resin 11. Specifically, since the type of the semiconductor package of this embodiment is a QFP type, the lead frame 1 after the process of FIG. 6C is installed in a quadrangular mold, and the resin 11 melted in the mold is used. Pour and mold.

この後、図８に示すように、樹脂１１にてモールドされないアウターリード３ｂを折り曲げてピンとすることで、半導体パッケージが完成する。   Thereafter, as shown in FIG. 8, the outer leads 3b not molded with the resin 11 are bent to form pins, thereby completing the semiconductor package.

このように、形成された半導体パッケージでは、アイランド２とＩＣチップ４のサイズの差によって生じる領域に電源配線６、ＧＮＤ配線８等が形成されるようになっている。したがって、アイランド２上に形成された電源配線６およびＧＮＤ配線８の断面積を、各配線がＩＣチップ４内部に形成される場合よりも大きく形成することができるので、電源配線６およびＧＮＤ配線８の配線インピーダンスを小さくすることができる。   Thus, in the formed semiconductor package, the power supply wiring 6, the GND wiring 8, and the like are formed in a region generated due to the difference in size between the island 2 and the IC chip 4. Accordingly, the cross-sectional areas of the power supply wiring 6 and the GND wiring 8 formed on the island 2 can be made larger than when each wiring is formed inside the IC chip 4, and therefore the power supply wiring 6 and the GND wiring 8. The wiring impedance can be reduced.

これにより、電源配線６およびＧＮＤ配線８において、配線の位置による電位差が解消され、電源配線６またはＧＮＤ配線８のどの位置であっても、ほぼ同じ電位を取り出すことができるようになる。このようにして、電源用電極７ａまたはＧＮＤ用電極７ｂを介してＩＣチップ４内部に供給される電源を安定させることができ、ＩＣチップ４内部の回路の誤動作を防止することができる。   Thereby, in the power supply wiring 6 and the GND wiring 8, the potential difference due to the position of the wiring is eliminated, and almost the same potential can be taken out at any position of the power supply wiring 6 or the GND wiring 8. In this manner, the power supplied to the IC chip 4 via the power supply electrode 7a or the GND electrode 7b can be stabilized, and malfunction of the circuit inside the IC chip 4 can be prevented.

（他の実施形態）
上記第１実施形態では、リードフレーム１のアイランド２にＩＣチップ４を設置させ、そのＩＣチップ４の外縁に電源配線６等を設置するようにした。しかしながら、リードフレーム１に限らず、セラミック基板１８ａやプリント基板１８ｂ等にＩＣチップ４を設置させ、その外縁に電源配線６等を設置するようにしてもよい。 (Other embodiments)
In the first embodiment, the IC chip 4 is installed on the island 2 of the lead frame 1, and the power supply wiring 6 and the like are installed on the outer edge of the IC chip 4. However, not only the lead frame 1, but also the IC chip 4 may be installed on the ceramic substrate 18a, the printed circuit board 18b, or the like, and the power wiring 6 or the like may be installed on the outer edge thereof.

このようにセラミック基板１８ａ等を用いる場合には、フリップチップによるＩＣチップ４の接続が可能である。図９は、フリップチップによってセラミック基板１８ａ等にＩＣチップ４を設置させた様子を示した図である。すなわち、ＩＣチップ４のパッド５にバンプ１９を形成して、このバンプ１９を熱処理することで、パッド５とセラミック基板１８ａ上に形成された電極７とを電気的に接続することができる。このようにしても、ＩＣチップ４をアイランド２上に設置させることが可能である。なお、セラミック基板１８ａおよびプリント基板１８ｂは本発明の基板部材に相当し、バンプ１９は本発明の第１の接続部材に相当する。   Thus, when the ceramic substrate 18a or the like is used, the IC chip 4 can be connected by flip chip. FIG. 9 is a diagram showing a state in which the IC chip 4 is installed on the ceramic substrate 18a and the like by flip chip. That is, the bump 19 is formed on the pad 5 of the IC chip 4 and the bump 19 is heat-treated, whereby the pad 5 and the electrode 7 formed on the ceramic substrate 18a can be electrically connected. Even in this case, the IC chip 4 can be installed on the island 2. The ceramic substrate 18a and the printed circuit board 18b correspond to the substrate member of the present invention, and the bumps 19 correspond to the first connection member of the present invention.

ＩＣチップ４の設置位置はアイランド２上の中央位置に限らず、どの位置でもよい。このような場合、このＩＣチップ４の位置に最適な電源配線６、複数の電極７、ＧＮＤ配線８を配置することとなる。すなわち、第１実施形態では、電源配線６およびＧＮＤ配線８をＩＣチップ４の外縁に形成したが、一側縁のみに形成するようにしてもよい。さらに、これら電源配線６またはＧＮＤ配線８を、複数本形成するようにしてもよい。   The installation position of the IC chip 4 is not limited to the center position on the island 2 and may be any position. In such a case, the optimum power supply wiring 6, a plurality of electrodes 7, and the GND wiring 8 are arranged at the position of the IC chip 4. That is, in the first embodiment, the power supply wiring 6 and the GND wiring 8 are formed on the outer edge of the IC chip 4, but may be formed only on one side edge. Further, a plurality of these power supply wirings 6 or GND wirings 8 may be formed.

また、ＩＣチップ４上のパッド５の形状は、図１に示す四角形状に限らず、ＩＣチップ４中心方向に伸びるような形状にしてもよい。このパッド５の形状は、ＩＣチップ４内の回路等に合わせて最適な形状に変更することができる。   Further, the shape of the pad 5 on the IC chip 4 is not limited to the rectangular shape shown in FIG. 1, and may be a shape extending in the center direction of the IC chip 4. The shape of the pad 5 can be changed to an optimum shape according to the circuit in the IC chip 4 and the like.

上記第１実施形態では、ダイオード１２を配置した保護回路Ｃ１について説明したが、この保護回路Ｃ１には、ダイオード１２の他に、抵抗、コンデンサ、インダクタンス等の表面実装デバイスを配置することもできる。   In the first embodiment, the protection circuit C1 in which the diode 12 is disposed has been described. However, in addition to the diode 12, a surface mount device such as a resistor, a capacitor, and an inductance can be disposed in the protection circuit C1.

上記抵抗、コンデンサ、インダクタンス等を用いた保護回路の場合、半導体パッケージ外部から入力されるある特定の周波数帯の電流を通過またはカットするフィルタ回路や、半導体パッケージ外部の回路とＩＣチップ４内部の各回路との間に設置され、互いの回路が影響を及ぼさないようにするバッファ回路として機能するようになっている。   In the case of a protection circuit using the above resistor, capacitor, inductance, etc., a filter circuit that passes or cuts a current in a specific frequency band inputted from the outside of the semiconductor package, each circuit inside the semiconductor chip and inside the IC chip 4 It is installed between the circuits and functions as a buffer circuit that prevents the mutual circuits from affecting each other.

また、電源配線６およびＧＮＤ配線８の間は、上記保護回路Ｃ１が形成されることに限らず、抵抗やコンデンサ等の電子部品による所望の機能を有する回路を形成してもよい。このような回路としては、例えば、ＩＣチップ４内部に作り込めなかった回路や、半導体パッケージの外部に形成していた回路等があり、これらの回路をアイランド２上に形成することが可能である。   Further, the protection circuit C1 is not limited to be formed between the power supply wiring 6 and the GND wiring 8, but a circuit having a desired function by an electronic component such as a resistor or a capacitor may be formed. Examples of such a circuit include a circuit that cannot be formed inside the IC chip 4 and a circuit that is formed outside the semiconductor package. These circuits can be formed on the island 2. .

本発明の一実施形態が適用された半導体パッケージの平面図である。1 is a plan view of a semiconductor package to which an embodiment of the present invention is applied. 図１に示すＡ−Ａ断面図である。It is AA sectional drawing shown in FIG. 図１の点線で囲んだ保護回路の一例を示した図である。It is the figure which showed an example of the protection circuit enclosed with the dotted line of FIG. 電源配線、複数の電極、およびＧＮＤ配線の形成方法を示した図である。It is the figure which showed the formation method of power supply wiring, several electrodes, and GND wiring. 電極および各配線間の切断方法を示した図である。It is the figure which showed the cutting method between an electrode and each wiring. アイランドにＩＣチップを取り付けた様子を示した図である。It is the figure which showed a mode that the IC chip was attached to the island. アイランドにダイオードを取り付けた様子を示した図である。It is the figure which showed a mode that the diode was attached to the island. ＩＣチップとインナーリードとの間をワイヤボンディングで接続した様子を示した図である。It is the figure which showed a mode that the IC chip and the inner lead were connected by wire bonding. 電極および各配線間にダイオードを設置した図である。It is the figure which installed the diode between the electrode and each wiring. アウターリードを折り曲げる工程を示した図である。It is the figure which showed the process of bending an outer lead. フリップチップによるＩＣチップの設置の様子を示した図である。It is the figure which showed the mode of installation of the IC chip by a flip chip. 従来の半導体パッケージの平面図である。It is a top view of the conventional semiconductor package.

符号の説明Explanation of symbols

１…リードフレーム、２…アイランド、３…リード、３ａ…インナーリード、
３ｂ…アウターリード、４…ＩＣチップ、５…パッド、６…電源配線、７…電極、
８…ＧＮＤ配線、９…絶縁膜、１０ａ、１０ｂ…ワイヤ、１１…樹脂、
１２…ダイオード、１７…はんだ、１９…バンプ。 1 ... lead frame, 2 ... island, 3 ... lead, 3a ... inner lead,
3b, outer leads, 4 ... IC chip, 5 ... pads, 6 ... power supply wiring, 7 ... electrodes,
8 ... GND wiring, 9 ... insulating film, 10a, 10b ... wire, 11 ... resin,
12 ... Diode, 17 ... Solder, 19 ... Bump.

Claims (5)

基板部材（２、１８ａ、１８ｂ）と、
前記基板部材の実装面に備えられ、外部と電気的に接続される複数のパッド（５ａ、５ｂ、５ｃ）を有するＩＣチップ（４）とを備え、
前記複数のパッドには、前記ＩＣチップ内部の回路に電源を供給するための電源用パッド（５ａ）とＧＮＤ用パッド（５ｂ）とが含まれており、
前記基板部材の実装面において、前記ＩＣチップが実装される領域以外の領域には、前記ＩＣチップに電源を供給するための電源配線（６）およびＧＮＤ配線（８）と、複数の電極（７ａ、７ｂ、７ｃ）とが備えられていると共に、前記複数の電極のうち電源用電極（７ａ）は前記電源配線に、ＧＮＤ用電極（７ｂ）は前記ＧＮＤ配線に接続され、
前記電源用パッドおよび前記ＧＮＤ用パッドは、第１の接続部材（１０ａ）を介して、前記電源用電極および前記ＧＮＤ用電極と電気的に接続されるようになっていることを特徴とする半導体装置。 A substrate member (2, 18a, 18b);
An IC chip (4) provided on the mounting surface of the substrate member and having a plurality of pads (5a, 5b, 5c) electrically connected to the outside;
The plurality of pads include a power pad (5a) and a GND pad (5b) for supplying power to a circuit inside the IC chip.
On the mounting surface of the substrate member, in a region other than the region where the IC chip is mounted, a power supply wiring (6) and a GND wiring (8) for supplying power to the IC chip, and a plurality of electrodes (7a) 7b, 7c), and among the plurality of electrodes, the power supply electrode (7a) is connected to the power supply wiring, and the GND electrode (7b) is connected to the GND wiring,
The power supply pad and the GND pad are electrically connected to the power supply electrode and the GND electrode through a first connecting member (10a). apparatus. 前記電源配線、前記ＧＮＤ配線、および前記複数の電極は、Ｃｕを含む金属材料であることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the power supply wiring, the GND wiring, and the plurality of electrodes are made of a metal material containing Cu. 前記ＩＣチップの外縁を囲むように、前記電源配線が配置され、その電源配線の外縁を囲むように前記ＧＮＤ配線が配置されていることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the power supply wiring is disposed so as to surround an outer edge of the IC chip, and the GND wiring is disposed so as to surround the outer edge of the power supply wiring. 前記電源配線と前記ＧＮＤ配線との間には、前記複数の電極が配置されていることを特徴とする請求項３に記載の半導体装置。 The semiconductor device according to claim 3, wherein the plurality of electrodes are arranged between the power supply wiring and the GND wiring. 前記基板部材は、リードフレーム（１）のアイランド（２）で構成されると共に、このアイランドの外周には複数のリード（３）が配置され、そのリードはインナーリード（３ａ）を備えて構成されており、
前記電源用電極および前記ＧＮＤ用電極は、第２の接続部材（１０ｂ）を介して、前記インナーリードと電気的に接続され、
前記アイランドと、前記インナーリードとが包み込まれるように樹脂（１１）にて封止されていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。 The substrate member is composed of an island (2) of a lead frame (1), and a plurality of leads (3) are arranged on the outer periphery of the island, and the leads are configured to include an inner lead (3a). And
The power supply electrode and the GND electrode are electrically connected to the inner lead via a second connection member (10b),
The semiconductor device according to claim 1, wherein the island and the inner lead are sealed with a resin (11) so as to be wrapped.
JP2003410157A 2003-12-09 2003-12-09 Semiconductor device Expired - Fee Related JP4296916B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003410157A JP4296916B2 (en) 2003-12-09 2003-12-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003410157A JP4296916B2 (en) 2003-12-09 2003-12-09 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2005175057A true JP2005175057A (en) 2005-06-30
JP4296916B2 JP4296916B2 (en) 2009-07-15

Family

ID=34731310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003410157A Expired - Fee Related JP4296916B2 (en) 2003-12-09 2003-12-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4296916B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789164A (en) * 2016-03-03 2016-07-20 北京兆易创新科技股份有限公司 System-in-package structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789164A (en) * 2016-03-03 2016-07-20 北京兆易创新科技股份有限公司 System-in-package structure

Also Published As

Publication number Publication date
JP4296916B2 (en) 2009-07-15

Similar Documents

Publication Publication Date Title
US6486535B2 (en) Electronic package with surface-mountable device built therein
JP2817717B2 (en) Semiconductor device and manufacturing method thereof
US6624511B2 (en) Hybrid integrated circuit device
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
JP2003017518A (en) Method for manufacturing hybrid integrated circuit device
JPH05109802A (en) Semiconductor device
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JP4904670B2 (en) Semiconductor device
JPH08274575A (en) Composite element mount circuit board
JP2801810B2 (en) Resin-sealed semiconductor device
JP4296916B2 (en) Semiconductor device
JP3029736B2 (en) Manufacturing method of hybrid integrated circuit device
JP2002164658A (en) Module board
JP3423174B2 (en) Chip-on-board mounting structure and method of manufacturing the same
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JP4093835B2 (en) Motor driver fuse circuit incorporated in hybrid integrated circuit device
JP2912813B2 (en) Electronic components
JPH03265148A (en) Semiconductor device and manufacture thereof
JP2024051292A (en) Semiconductor Device
JPH0214558A (en) Semiconductor integrated circuit device
JP2569874B2 (en) Hybrid integrated circuit
JP2003243580A (en) Semiconductor device and manufacturing method therefor
JPH06349981A (en) Resin-sealed semiconductor device
JPH08111495A (en) Semiconductor device and its production
JPH08236928A (en) Hybrid integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees