JP3423174B2 - Chip-on-board mounting structure and method of manufacturing the same - Google Patents
Chip-on-board mounting structure and method of manufacturing the sameInfo
- Publication number
- JP3423174B2 JP3423174B2 JP01417997A JP1417997A JP3423174B2 JP 3423174 B2 JP3423174 B2 JP 3423174B2 JP 01417997 A JP01417997 A JP 01417997A JP 1417997 A JP1417997 A JP 1417997A JP 3423174 B2 JP3423174 B2 JP 3423174B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- board
- printed wiring
- bare chip
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ベアチップをプリ
ント配線板へ直接実装するチップ・オン・ボード（Chip
・On・Board）実装構造およびこのチップ・オン・ボード
実装構造を製造するための製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip on board (Chip) for directly mounting a bare chip on a printed wiring board.
-On-Board) mounting structure and a manufacturing method for manufacturing this chip-on-board mounting structure.
【０００２】[0002]
【従来の技術】近時、電子機器装置の小型化に伴い、プ
リント配線板上に電子部品が高密度に実装されるように
なってきており、ベアチップをプリント配線板上に直接
搭載するチップ・オン・ボード実装技術が使用されるよ
うになってきている。図７および図８は、このようなチ
ップ・オン・ボード実装技術を用いてベアチップが実装
されるプリント配線板の実装状態を示しており、符号１
はプリント配線板である。2. Description of the Related Art Recently, with the miniaturization of electronic equipment, electronic parts have come to be mounted on a printed wiring board at a high density, and a bare chip is directly mounted on the printed wiring board. On-board mounting technology is being used. 7 and 8 show a mounting state of a printed wiring board on which a bare chip is mounted by using such a chip-on-board mounting technique.
Is a printed wiring board.
【０００３】プリント配線板１上には、ベアチップ３が
搭載される導体パターン１ａが形成されている。この導
体パターン１ａの上には、熱硬化性接着剤５が塗布さ
れ、ベアチップ３が固着されている。そして、ベアチッ
プ３に形成されるボンディングパッド３ａとベアチップ
３の周囲に形成される導体パターン１ｂとが、ボンディ
ングワイヤ７により接続されている。A conductor pattern 1a on which a bare chip 3 is mounted is formed on the printed wiring board 1. On the conductor pattern 1a, a thermosetting adhesive 5 is applied and the bare chip 3 is fixed. The bonding pad 3 a formed on the bare chip 3 and the conductor pattern 1 b formed around the bare chip 3 are connected by the bonding wire 7.
【０００４】また、ベアチップ３の周囲には、絶縁性の
流れ止め用枠９が形成されている。そして、封止部材１
１が、流れ止め用枠９の内側に形成され、ベアチップ３
がプリント配線板１の上に封止されている。さらに、プ
リント配線板１上の空き領域には、接地インピーダンス
を低くして、接地電圧レベルの変動を防止する接地パタ
ーン１ｃが複数形成されている。An insulating anti-flow frame 9 is formed around the bare chip 3. And the sealing member 1
1 is formed inside the flow stop frame 9, and the bare chip 3
Are sealed on the printed wiring board 1. Further, in the empty area on the printed wiring board 1, a plurality of ground patterns 1c for lowering the ground impedance and preventing fluctuations in the ground voltage level are formed.
【０００５】また、プリント配線板１上には、プリント
配線板１の接地電圧を外部の接地電圧に合わせるための
接地部１ｄが形成されている。さらに、プリント配線板
１上には、実装部品１３が搭載される導体パターン１ｅ
が形成されている。この導体パターン１ｅの上には、は
んだ１５が印刷され、実装部品１３が、接着剤１７を介
して仮止めされている。A ground portion 1d for adjusting the ground voltage of the printed wiring board 1 to the external ground voltage is formed on the printed wiring board 1. Further, on the printed wiring board 1, the conductor pattern 1e on which the mounting component 13 is mounted is mounted.
Are formed. Solder 15 is printed on the conductor pattern 1e, and the mounting component 13 is temporarily fixed with an adhesive 17.
【０００６】そして、リフローはんだ付けにより、実装
部品１３の接地端子１３ａと導体パターン１ｅとが接続
されている。さらに、プリント配線板１に形成される導
体パターン１ｆにより、導体パターン１ｅと接地部１ｄ
とが接続されている。The ground terminal 13a of the mounting component 13 and the conductor pattern 1e are connected by reflow soldering. Further, the conductor pattern 1f formed on the printed wiring board 1 allows the conductor pattern 1e and the ground portion 1d to be formed.
And are connected.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の流れ止め用枠９を形成したチップ・オン・ボ
ード実装構造では、接地パターン１ｃの面積が十分でな
いと、接地インピーダンスが高くなり、プリント配線板
１上に実装されるベアチップ３等の電子部品の接地電圧
レベルが変動しやすくなり、誤動作を起こす虞があっ
た。However, in such a chip-on-board mounting structure in which the conventional flow stop frame 9 is formed, if the area of the ground pattern 1c is not sufficient, the ground impedance becomes high and the print The ground voltage level of the electronic components such as the bare chip 3 mounted on the wiring board 1 is likely to fluctuate, which may cause a malfunction.
【０００８】このため、接地インピーダンスを低くする
ために、プリント配線板１上に接地パターン１ｃを広い
面積で形成しなくてはならず、この接地パターン１ｃの
形成が、小型・高密度実装化の弊害になっているという
問題があった。本発明は、かかる従来の問題点を解決す
るためになされたもので、接地インピーダンスを十分に
低くして、プリント配線板の小型・高密度実装化を可能
にすることができるチップ・オン・ボード実装構造およ
びその製造方法を提供することを目的とする。Therefore, in order to lower the ground impedance, it is necessary to form the ground pattern 1c on the printed wiring board 1 in a large area. The formation of the ground pattern 1c leads to a compact and high-density mounting. There was a problem that it was an evil. The present invention has been made in order to solve the conventional problems, and is a chip-on-board capable of realizing a small size and high density mounting of a printed wiring board by sufficiently lowering the ground impedance. An object is to provide a mounting structure and a manufacturing method thereof.
【０００９】[0009]
【課題を解決するための手段】請求項１のチップ・オン
・ボード実装構造は、プリント配線板上にベアチップを
搭載するとともに、前記ベアチップの周囲に、前記ベア
チップを保護する封止部材の流れ止め用枠を形成してな
るチップ・オン・ボード実装構造において、前記流れ止
め用枠を導電性材料により形成するとともに、前記流れ
止め用枠を前記プリント配線板の接地部に接続し、前記
流れ止め用枠の外側に配置される実装部品の接地端子を
前記プリント配線板上に接続するための接地部を、前記
流れ止め用枠に一体形成してなることを特徴とする。A chip-on-board mounting structure according to claim 1, wherein a bare chip is mounted on a printed wiring board, and a sealing member for protecting the bare chip is prevented from flowing around the bare chip. in the chip-on-board mounting structure obtained by forming a use frame, thereby forming the flow-preventing frame of a conductive material, connecting the flow-preventing frame ground portion of the printed wiring board, wherein
Mount the ground terminal of the mounted component that is placed on the outside of the flow stop frame.
A grounding part for connecting on the printed wiring board,
It is characterized in that it is integrally formed with the flow stop frame .
【００１０】請求項２のチップ・オン・ボード実装構造
は、請求項１記載のチップ・オン・ボード実装構造にお
いて、前記実装部品の接地端子の少なくとも一部は、前
記流れ止め用枠上に固定されていることを特徴とする。
請求項３のチップ・オン・ボード実装構造は、請求項１
または請求項２記載のチップ・オン・ボード実装構造に
おいて、前記導電性材料は、はんだであることを特徴と
する。The chip-on-board mounting structure according to claim 2 is the chip-on-board mounting structure according to claim 1, wherein at least a part of the ground terminal of the mounting component is a front part.
It is characterized in that it is fixed on the flow stop frame .
The chip-on-board mounting structure according to claim 3 is the structure according to claim 1.
Alternatively, in the chip-on-board mounting structure according to claim 2, the conductive material is solder.
【００１１】請求項４のチップ・オン・ボードの製造方
法は、プリント配線板上にベアチップを搭載するととも
に、ベアチップの周囲に、前記ベアチップを保護する封
止部材の流れ止め用枠を形成してなるチップ・オン・ボ
ードの製造方法において、前記プリント配線板上に導電
性材料の流れ止め用枠を形成する枠形成工程と、前記プ
リント配線板上に塗布した熱硬化性接着剤上に前記ベア
チップを搭載するベアチップ搭載工程と、前記ベアチッ
プを前記熱硬化性接着剤を介して前記プリント配線板に
固着するとともに、前記導電性材料を溶融する熱処理工
程と、前記ベアチップに形成されるボンディングパッド
と前記ベアチップの周囲に形成される導体パターンとを
ボンディングワイヤで接続するボンディング工程と、前
記ベアチップを覆って前記流れ止め用枠の内側に封止部
材を供給し、前記ベアチップを封止する封止工程とを有
することを特徴とする。According to a fourth aspect of the present invention, there is provided a chip-on-board manufacturing method, wherein a bare chip is mounted on a printed wiring board, and a frame for preventing a flow of a sealing member for protecting the bare chip is formed around the bare chip. In the method of manufacturing a chip-on-board, the frame forming step of forming a frame for blocking the flow of a conductive material on the printed wiring board, and the bare chip on the thermosetting adhesive applied on the printed wiring board And a bare chip mounting step for mounting the bare chip on the printed wiring board via the thermosetting adhesive, and a heat treatment step for melting the conductive material; a bonding pad formed on the bare chip; A bonding step of connecting a conductor pattern formed around the bare chip with a bonding wire, and covering the bare chip. The supply inside the sealing member of the flow-preventing frame, and having a sealing step of sealing the bare chip Te.
【００１２】請求項５のチップ・オン・ボードの製造方
法は、請求項４記載のチップ・オン・ボードの製造方法
において、前記封止工程の後に、実装部品を流れ止め用
枠の外側の前記プリント配線板上に載置する載置工程
と、前記流れ止め用枠に前記実装部品の接地端子を接続
するとともに、前記実装部品の前記接地端子以外の端子
を前記プリント配線板に接続する部品実装工程とを有す
ることを特徴とする。A chip-on-board manufacturing method according to a fifth aspect is the method for manufacturing a chip-on-board according to the fourth aspect, wherein after the encapsulating step, the mounted parts are provided outside the frame for preventing flow. A mounting step of mounting on a printed wiring board, and a component mounting for connecting a ground terminal of the mounting component to the flow stop frame and connecting a terminal other than the ground terminal of the mounting component to the printed wiring board. And a process.
【００１３】（作用）請求項１のチップ・オン・ボード
実装構造では、ベアチップの周囲に、導電性材料により
流れ止め用枠が形成され、流れ止め用枠がプリント配線
板の接地部に接続される。そして、流れ止め用枠により
プリント配線板の接地インピーダンスが低くされる。(Operation) In the chip-on-board mounting structure according to claim 1, a flow stop frame is formed of a conductive material around the bare chip, and the flow stop frame is connected to the ground portion of the printed wiring board. It Then, the grounding impedance of the printed wiring board is lowered by the flow stop frame.
【００１４】請求項２のチップ・オン・ボード実装構造
では、プリント配線板の接地部に接続される流れ止め用
枠に実装部品の接地端子が接続され、実装部品の接地イ
ンピーダンスが低くされる。請求項３のチップ・オン・
ボード実装構造では、流れ止め用枠が、はんだにより容
易に形成される。In the chip-on-board mounting structure of the second aspect, the ground terminal of the mounting component is connected to the flow stop frame connected to the ground portion of the printed wiring board, and the ground impedance of the mounting component is lowered. Chip on of claim 3
In the board mounting structure, the flow stop frame is easily formed by soldering.
【００１５】請求項４のチップ・オン・ボードの製造方
法では、プリント配線板上のベアチップ搭載領域の周囲
に、導電性材料の流れ止め用枠が形成される。また、プ
リント配線板上のベアチップ搭載領域に熱硬化性接着剤
が塗布され、ベアチップが搭載される。そして、熱処理
により、ベアチップが熱硬化性接着剤を介してプリント
配線板に固着され、同時に、流れ止め用枠を形成する導
電性材料が溶融され、均一化される。In the chip-on-board manufacturing method of the present invention, a frame for stopping the flow of the conductive material is formed around the bare chip mounting area on the printed wiring board. A thermosetting adhesive is applied to the bare chip mounting area on the printed wiring board to mount the bare chip. Then, the heat treatment fixes the bare chip to the printed wiring board via the thermosetting adhesive, and at the same time, the conductive material forming the flow stop frame is melted and made uniform.
【００１６】さらにベアチップに形成されるボンディン
グパッドとベアチップの周囲に形成される導体パターン
とが、ボンディングワイヤにより接続される。また、ベ
アチップを覆って流れ止め用枠の内側に封止部材が供給
され、熱処理されることで、ベアチップが封止される。Further, the bonding pad formed on the bare chip and the conductor pattern formed around the bare chip are connected by a bonding wire. In addition, the bare chip is sealed by supplying the sealing member to the inside of the flow stop frame covering the bare chip and performing heat treatment.
【００１７】請求項５のチップ・オン・ボードの製造方
法では、封止工程の後に、実装部品がプリント配線板上
に載置され、流れ止め用枠に実装部品の接地端子が接続
される。そして、実装部品の接地端子以外の端子が、プ
リント配線板の導体パターンに電気的に接続される。In the chip-on-board manufacturing method of the fifth aspect, after the sealing step, the mounted component is placed on the printed wiring board, and the grounding terminal of the mounted component is connected to the flow stop frame. Then, terminals other than the ground terminal of the mounted component are electrically connected to the conductor pattern of the printed wiring board.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図１および図２は、本発明のチップ・
オン・ボード実装構造の一実施形態（請求項１ないし請
求項５に対応する）を示しており、符号２１は、プリン
ト配線板である。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. 1 and 2 show the chip of the present invention.
1 shows an embodiment of an on-board mounting structure (corresponding to claims 1 to 5), and reference numeral 21 is a printed wiring board.
【００１９】プリント配線板２１上には、ベアチップ２
３が搭載される導体パターン２１ａが形成されている。
この導体パターン２１ａの周囲には、複数の導体パター
ン２１ｂが形成され、さらに、導体パターン２１ｂの周
囲には、導体パターン２１ｃが環状に形成されている。A bare chip 2 is provided on the printed wiring board 21.
A conductor pattern 21a on which 3 is mounted is formed.
A plurality of conductor patterns 21b are formed around the conductor pattern 21a, and a conductor pattern 21c is formed in an annular shape around the conductor pattern 21b.
【００２０】この導体パターン２１ｃは、プリント配線
板２１の導体パターン２１ｄを介して、接地部２１ｅに
接続されている。また、ベアチップ２３の接地端子であ
るボンディングパッド２３ａが接続される導体パターン
２１ｂと導体パターン２１ｃとが、導体パターン２１ｆ
により接続されている。The conductor pattern 21c is connected to the ground portion 21e via the conductor pattern 21d of the printed wiring board 21. Further, the conductor pattern 21b and the conductor pattern 21c, to which the bonding pad 23a which is the ground terminal of the bare chip 23 is connected, are the conductor pattern 21f.
Connected by.
【００２１】そして、導体パターン２１ｃの一部は、実
装部品２５の接地端子２５ａが接続されるように、パタ
ーン幅が広く形成されている。さらに、プリント配線板
２１の上には、実装部品２５の端子２５ｂが接続される
導体パターン２１ｇが形成されている。A part of the conductor pattern 21c has a wide pattern width so that the ground terminal 25a of the mounting component 25 is connected. Further, a conductor pattern 21g to which the terminal 25b of the mounting component 25 is connected is formed on the printed wiring board 21.
【００２２】そして、導体パターン２１ａの上には、熱
硬化性接着剤２７を介して、例えば、ＬＳＩ等のベアチ
ップ２３が接着されている。また、ベアチップ２３に形
成されるボンディングパッド２３ａと導体パターン２１
ｂとが、ボンディングワイヤ２９により接続されてい
る。さらに、導体パターン２１ｃの上には、はんだ層３
１ａが形成され、このはんだ層３１ａにより流れ止め用
枠３３が形成されている。Then, a bare chip 23 such as an LSI is bonded onto the conductor pattern 21a via a thermosetting adhesive 27. Further, the bonding pad 23a and the conductor pattern 21 formed on the bare chip 23 are formed.
b is connected by a bonding wire 29. Further, the solder layer 3 is formed on the conductor pattern 21c.
1a is formed, and the flow stop frame 33 is formed by the solder layer 31a.
【００２３】そして、流れ止め用枠３３の内側に配置さ
れる封止部材３５により、ベアチップ２３が封止されて
いる。また、導体パターン２１ｇの上には、はんだ層３
１ｂが形成されている。さらに、導体パターン２１ｃ，
２１ｇの間に配置される接着剤３７により、プリント配
線板２１に仮止めされる実装部品２５が、はんだ層３１
ａ，３１ｂを介して導体パターン２１ｃ、２１ｇに接続
されている。The bare chip 23 is sealed by the sealing member 35 arranged inside the flow stop frame 33. In addition, the solder layer 3 is formed on the conductor pattern 21g.
1b is formed. Furthermore, the conductor pattern 21c,
The mounting component 25 temporarily fixed to the printed wiring board 21 by the adhesive 37 disposed between the solder layers 31g
It is connected to the conductor patterns 21c and 21g through a and 31b.
【００２４】以上のように構成されたチップ・オン・ボ
ード実装構造は、以下に述べるようにして製造される。
先ず、図３（ａ）に示すように、予め導体パターン２１
ａ，２１ｂ，２１ｃ，２１ｅ，２１ｆおよび２１ｇが形
成されるプリント配線板２１の上に、メタルマスク３９
が載置される。The chip-on-board mounting structure configured as described above is manufactured as described below.
First, as shown in FIG. 3A, the conductor pattern 21 is previously formed.
A metal mask 39 is formed on the printed wiring board 21 on which a, 21b, 21c, 21e, 21f and 21g are formed.
Is placed.
【００２５】このメタルマスク３９には、導体パターン
２１ｃの形状に合わせて穴部３９ａが形成されている。
そして、図３（ｂ）に示すように、メタルマスク３９の
穴部３９ａを通して、プリント配線板２１の導体パター
ン２１ｃ上に、はんだ層３１ａが印刷され、はんだ層３
１ａが、メタルマスク３９の厚さに形成される。A hole 39a is formed in the metal mask 39 in conformity with the shape of the conductor pattern 21c.
Then, as shown in FIG. 3B, the solder layer 31 a is printed on the conductor pattern 21 c of the printed wiring board 21 through the hole 39 a of the metal mask 39, and the solder layer 3 a is printed.
1a is formed to the thickness of the metal mask 39.
【００２６】このはんだ層３１ａに用いられるはんだ
は、例えば、融点が１８３℃のSn-Pb共晶はんだ、また
は、融点が１７９℃のSn-Pb-Ag共晶はんだ等が使用され
ている。次に、図４（ａ）に示すように、導体パターン
２１ａ上に図示しない熱硬化性接着剤２７が塗布され、
ベアチップ２３が載置される。この熱硬化性接着剤２７
には、例えば、Agエポキシ系の導電性接着剤が使用さ
れ、１５０℃以上で１０分〜２０分間の熱処理を行うこ
とで硬化される。The solder used for the solder layer 31a is, for example, Sn—Pb eutectic solder having a melting point of 183 ° C. or Sn—Pb—Ag eutectic solder having a melting point of 179 ° C. Next, as shown in FIG. 4A, a thermosetting adhesive 27 (not shown) is applied on the conductor pattern 21a,
The bare chip 23 is placed. This thermosetting adhesive 27
For example, a Ag epoxy-based conductive adhesive is used, and is cured by performing heat treatment at 150 ° C. or higher for 10 minutes to 20 minutes.
【００２７】そして、ベアチップ２３を載置したプリン
ト配線板２１が、はんだ層３１ａに用いられるはんだの
融点より高い温度で熱処理されることで、はんだ層３１
ａが溶融され、導体パターン２１ｃの上に均一に広が
り、流れ止め用枠３３が形成され、同時に、ベアチップ
２３がプリント配線板２１に固着され、図４（ｂ）に示
すような状態にされる。Then, the printed wiring board 21 on which the bare chip 23 is placed is heat-treated at a temperature higher than the melting point of the solder used for the solder layer 31a, whereby the solder layer 31 is formed.
a is melted, spreads evenly on the conductor pattern 21c, and the flow stop frame 33 is formed. At the same time, the bare chip 23 is fixed to the printed wiring board 21, and the state shown in FIG. 4B is obtained. .
【００２８】また、図４（ｃ）に示すように、ベアチッ
プ２３の上に形成されるボンディングパッド２３ａとベ
アチップ２３の周囲に形成される導体パターン２１ｂと
が、ボンディングワイヤ２９により接続される。さら
に、図５（ａ）に示すように、封止部材３５が、流れ止
め用枠３３の内側に滴下される。Further, as shown in FIG. 4C, the bonding pad 23a formed on the bare chip 23 and the conductor pattern 21b formed around the bare chip 23 are connected by the bonding wire 29. Further, as shown in FIG. 5A, the sealing member 35 is dropped inside the flow stop frame 33.
【００２９】そして、この状態でプリント配線板２１
が、例えば、１５０℃〜１７０℃で１５分〜２０分間熱
処理されることにより、封止部材３５が硬化され、ベア
チップ２３が封止部材３５により封止される。この際、
熱処理の温度が、はんだ層３１ａに用いられるはんだの
融点より低いため、はんだ層３１ａが溶融されることは
ない。In this state, the printed wiring board 21
However, for example, the sealing member 35 is cured by heat treatment at 150 ° C. to 170 ° C. for 15 minutes to 20 minutes, and the bare chip 23 is sealed by the sealing member 35. On this occasion,
Since the temperature of the heat treatment is lower than the melting point of the solder used for the solder layer 31a, the solder layer 31a is not melted.
【００３０】また、図５（ｂ）に示すように、導体パタ
ーン２１ｇの上に、はんだ層３１ｂが印刷され、実装部
品２５を仮止めするための接着剤３７が、プリント配線
板２１の上に塗布される。そして、図５（ｃ）に示すよ
うに、実装部品２５が、はんだ層３１ａ，３１ｂの上に
載置される。Further, as shown in FIG. 5B, the solder layer 31b is printed on the conductor pattern 21g, and the adhesive 37 for temporarily fixing the mounting component 25 is provided on the printed wiring board 21. Is applied. Then, as shown in FIG. 5C, the mounting component 25 is placed on the solder layers 31a and 31b.
【００３１】さらに、リフローはんだ付けにより、実装
部品２５の接地端子２５ａと、他の端子２５ｂとが、そ
れぞれ流れ止め用枠３３のはんだ層３１ａと、はんだ層
３１ｂとに接続される。以上のようにして構成されたチ
ップ・オン・ボード実装構造では、導電性材料で形成し
た流れ止め用枠３３をプリント配線板２１の接地部２１
ｅに接続したので、接地インピーダンスを十分に低くし
て、プリント配線板２１の小型・高密度実装化を可能に
することができる。Further, by reflow soldering, the ground terminal 25a of the mounting component 25 and the other terminal 25b are connected to the solder layer 31a and the solder layer 31b of the flow stop frame 33, respectively. In the chip-on-board mounting structure configured as described above, the flow stop frame 33 made of a conductive material is provided on the ground portion 21 of the printed wiring board 21.
Since it is connected to e, the ground impedance can be made sufficiently low, and the printed wiring board 21 can be made compact and high-density mounted.
【００３２】また、接地した流れ止め用枠３３に、隣接
する実装部品２５の接地端子２５ａを接続したので、プ
リント配線板２１上に実装部品２５を高密度に実装で
き、実装部品２５の接地インピーダンスを十分に低くし
て、実装部品２５の誤動作を防止することができる。そ
して、ベアチップ２３の接地端子であるボンディングパ
ッド２３ｂを、ボンディングワイヤ２９と導体パターン
２１ｆとを介して導体パターン２１ｃに電気的に接続す
ることで、ベアチップ２３を流れ止め用枠３３に接地し
たので、ベアチップ２３の接地インピーダンスを十分に
低くして、ベアチップ２３の誤動作を防止することがで
きる。Further, since the grounding terminal 25a of the adjacent mounting component 25 is connected to the grounded flow stop frame 33, the mounting component 25 can be mounted on the printed wiring board 21 at a high density and the grounding impedance of the mounting component 25 can be increased. Can be made sufficiently low to prevent malfunction of the mounted component 25. Since the bonding pad 23b, which is the ground terminal of the bare chip 23, is electrically connected to the conductor pattern 21c via the bonding wire 29 and the conductor pattern 21f, the bare chip 23 is grounded to the anti-flow frame 33. It is possible to prevent the malfunction of the bare chip 23 by sufficiently lowering the ground impedance of the bare chip 23.
【００３３】さらに、流れ止め用枠３３にはんだを用い
たので、容易に流れ止め用枠３３を形成することができ
る。そして、上述したチップ・オン・ボードの製造方法
では、ベアチップ２３のプリント配線板２１への固着
と、流れ止め用枠３３の形成とを、同一の熱処理工程で
行うことができるので、チップ・オン・ボード実装構造
の電子機器装置の製造工数を削減することができる。Further, since solder is used for the flow stop frame 33, the flow stop frame 33 can be easily formed. Further, in the above-described chip-on-board manufacturing method, the sticking of the bare chip 23 to the printed wiring board 21 and the formation of the flow stop frame 33 can be performed in the same heat treatment step. -The number of man-hours for manufacturing electronic equipment having a board mounting structure can be reduced.
【００３４】また、ベアチップ２３の封止工程の処理温
度が、はんだ層３１ａに用いたはんだの融点より低いた
め、流れ止め用枠３３を形成する枠形成工程の後、実装
部品２５をリフローする部品実装工程まではんだ層３１
ａが溶融することがなく、作業性良くチップ・オン・ボ
ード実装構造の電子機器装置を製造することができる。Since the processing temperature of the bare chip 23 sealing process is lower than the melting point of the solder used for the solder layer 31a, the mounting component 25 is reflowed after the frame forming process of forming the flow stop frame 33. Solder layer 31 until mounting process
It is possible to manufacture an electronic device having a chip-on-board mounting structure with good workability without melting a.
【００３５】そして、流れ止め用枠３３をメタルマスク
３９を用いて形成したので、メタルマスク３９の厚さに
より流れ止め用枠３３の高さを変更することができ、流
れ止め用枠３３の接地インピーダンスを調整することが
できる。なお、上述した実施形態では、導体パターン２
１ｇに形成するはんだの印刷を、封止工程の後に行った
例について述べたが、本発明はかかる実施形態に限定さ
れるものではなく、例えば、枠形成工程において、導体
パターン２１ｃと同時に印刷しても良い。Since the flow stop frame 33 is formed using the metal mask 39, the height of the flow stop frame 33 can be changed by the thickness of the metal mask 39, and the flow stop frame 33 is grounded. The impedance can be adjusted. In the above-described embodiment, the conductor pattern 2
Although the example in which the solder of 1 g is printed after the sealing step has been described, the present invention is not limited to such an embodiment. For example, in the frame forming step, printing is performed simultaneously with the conductor pattern 21c. May be.
【００３６】また、上述した実施形態では、導体パター
ン２１ｃを環状に形成した例について述べたが、例え
ば、図６に示すように、流れ止め用枠３３の一部の幅を
広げて導体パターン２１ｈを形成し、導体パターン２１
ｈ上にはんだ層３１ｃを印刷することにより、容易に接
地面積を増やすことができ、接地インピーダンスを低く
することができる。Further, in the above-described embodiment, an example in which the conductor pattern 21c is formed in an annular shape has been described. For example, as shown in FIG. 6, the conductor pattern 21h is formed by widening a part of the flow stop frame 33. Forming a conductor pattern 21
By printing the solder layer 31c on the h, the ground area can be easily increased and the ground impedance can be lowered.
【００３７】この場合、流れ止め用枠３３は、例えば、
導電性を有するエポキシ樹脂等を用いて形成しても良
い。In this case, the flow stop frame 33 is, for example,
It may be formed using an epoxy resin having conductivity.
【００３８】[0038]
【発明の効果】以上述べたように、請求項１のチップ・
オン・ボード実装構造では、導電性材料で形成した流れ
止め用枠をプリント配線板の接地部に接続したので、接
地インピーダンスを十分に低くして、プリント配線板の
小型・高密度実装化を可能にすることができる。As described above, the chip according to claim 1
In the on-board mounting structure, the flow stop frame made of a conductive material is connected to the grounding part of the printed wiring board, so the grounding impedance is sufficiently low and the printed wiring board can be made compact and high-density mounted. Can be
【００３９】請求項２のチップ・オン・ボード実装構造
では、接地した流れ止め用枠に、隣接する実装部品の接
地端子を接続したので、プリント配線板上に実装部品を
高密度に実装でき、実装部品の接地インピーダンスを十
分低くして、実装部品の誤動作を防止することができ
る。In the chip-on-board mounting structure of claim 2, since the grounding terminal of the adjacent mounting component is connected to the grounded flow stop frame, the mounting component can be mounted on the printed wiring board at a high density. The ground impedance of the mounted component can be made sufficiently low to prevent malfunction of the mounted component.
【００４０】請求項３のチップ・オン・ボード実装構造
では、流れ止め用枠にはんだを用いたので、容易に流れ
止め用枠を形成することができる。請求項４のチップ・
オン・ボードの製造方法では、ベアチップのプリント配
線板への固着と、流れ止め用枠の形成とを、同一の熱処
理工程で行うことができるので、チップ・オン・ボード
実装構造の電子機器装置の製造工数を削減することがで
きる。In the chip-on-board mounting structure of the third aspect, since the solder is used for the flow stop frame, the flow stop frame can be easily formed. The chip of claim 4
In the on-board manufacturing method, since the sticking of the bare chip to the printed wiring board and the formation of the flow stop frame can be performed in the same heat treatment step, the electronic device device having the chip-on-board mounting structure can be manufactured. The number of manufacturing steps can be reduced.
【００４１】請求項５のチップ・オン・ボードの製造方
法では、ベアチップの封止工程の処理温度が、はんだの
融点より低いため、流れ止め用枠を形成する枠形成工程
の後、実装部品がリフローする部品実装工程まではんだ
が溶融することがなく、作業性良くチップ・オン・ボー
ド実装構造の電子機器装置を製造することができる。In the chip-on-board manufacturing method of the present invention, since the processing temperature of the bare chip sealing step is lower than the melting point of the solder, after the frame forming step of forming the flow stop frame, the mounted component is It is possible to manufacture an electronic device having a chip-on-board mounting structure with good workability without solder melting until the reflow component mounting step.
【図１】本発明のチップ・オン・ボード実装構造の一実
施形態を示す断面図である。FIG. 1 is a sectional view showing an embodiment of a chip-on-board mounting structure of the present invention.
【図２】図１の上面図である。FIG. 2 is a top view of FIG.
【図３】本発明のチップ・オン・ボード実装構造の一実
施形態における枠形成工程を示す説明図である。FIG. 3 is an explanatory view showing a frame forming step in one embodiment of the chip-on-board mounting structure of the present invention.
【図４】本発明のチップ・オン・ボード実装構造の一実
施形態におけるベアチップ搭載工程，熱処理工程および
ボンディング工程を示す説明図である。FIG. 4 is an explanatory diagram showing a bare chip mounting step, a heat treatment step, and a bonding step in one embodiment of the chip-on-board mounting structure of the present invention.
【図５】本発明のチップ・オン・ボード実装構造の一実
施形態における封止工程，印刷工程，部品装着工程およ
びリフロー工程を示す説明図である。FIG. 5 is an explanatory diagram showing a sealing process, a printing process, a component mounting process and a reflow process in one embodiment of the chip-on-board mounting structure of the present invention.
【図６】流れ止め用枠の一部の幅を広げたチップ・オン
・ボード実装構造を示す説明図である。FIG. 6 is an explanatory view showing a chip-on-board mounting structure in which a width of a part of the flow stop frame is widened.
【図７】従来のチップ・オン・ボード実装構造を示す断
面図である。FIG. 7 is a cross-sectional view showing a conventional chip-on-board mounting structure.
【図８】図７の上面図である。8 is a top view of FIG. 7. FIG.
２１ プリント配線板
２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｆ，２１ｇ 導
体パターン
２１ｄ 接地部
２３ ベアチップ
２３ａ ボンディングパッド
２５ 実装部品
２５ａ 接地端子
２７ 熱硬化性接着剤
２９ ボンディングワイヤ
３１ａ，３１ｂ はんだ層（はんだ）
３３ 流れ止め用枠
３５ 封止部材21 printed wiring board 21a, 21b, 21c, 21d, 21f, 21g conductor pattern 21d grounding part 23 bare chip 23a bonding pad 25 mounting component 25a grounding terminal 27 thermosetting adhesive 29 bonding wire 31a, 31b solder layer (solder) 33 flow Stopping frame 35 Sealing member
Claims (5)
るとともに、前記ベアチップの周囲に、前記ベアチップ
を保護する封止部材の流れ止め用枠を形成してなるチッ
プ・オン・ボード実装構造において、 前記流れ止め用枠を導電性材料により形成するととも
に、前記流れ止め用枠を、前記プリント配線板の接地部
に接続し、 前記流れ止め用枠の外側に配置される実装部品の接地端
子を前記プリント配線板上に接続するための接地部を、
前記流れ止め用枠に一体形成し てなることを特徴とする
チップ・オン・ボード実装構造。1. A chip-on-board mounting structure in which a bare chip is mounted on a printed wiring board, and a flow stop frame for a sealing member for protecting the bare chip is formed around the bare chip. and forming a conductive material flow-preventing frame, the flow stopped for frame, connected to the grounding portion of the printed wiring board, the ground terminal of the mounting components disposed outside of said flow-preventing frame
A grounding part for connecting the child onto the printed wiring board;
A chip-on-board mounting structure characterized by being integrally formed with the flow-stop frame .
装構造において、前記実装部品の接地端子の少なくとも一部は、前記流れ
止め用枠上に固定 されていることを特徴とするチップ・
オン・ボード実装構造。2. The chip-on-board mounting structure according to claim 1, wherein at least a part of the ground terminal of the mounting component has the flow path.
A chip characterized by being fixed on a stop frame
On-board mounting structure.
オン・ボード実装構造において、 前記導電性材料は、はんだであることを特徴とするチッ
プ・オン・ボード実装構造。3. The chip according to claim 1 or 2.
In the on-board mounting structure, the conductive material is solder, which is a chip-on-board mounting structure.
るとともに、ベアチップの周囲に、前記ベアチップを保
護する封止部材の流れ止め用枠を形成してなるチップ・
オン・ボードの製造方法において、 前記プリント配線板上に導電性材料の流れ止め用枠を形
成する枠形成工程と、 前記プリント配線板上に塗布した熱硬化性接着剤上に前
記ベアチップを搭載するベアチップ搭載工程と、 前記ベアチップを前記熱硬化性接着剤を介して前記プリ
ント配線板に固着するとともに、前記導電性材料を溶融
する熱処理工程と、 前記ベアチップに形成されるボンディングパッドと前記
ベアチップの周囲に形成される導体パターンとをボンデ
ィングワイヤで接続するボンディング工程と、 前記ベアチップを覆って前記流れ止め用枠の内側に封止
部材を供給し、前記ベアチップを封止する封止工程と、 を有することを特徴とするチップ・オン・ボードの製造
方法。4. A chip formed by mounting a bare chip on a printed wiring board, and forming a flow stop frame of a sealing member for protecting the bare chip around the bare chip.
In the on-board manufacturing method, a frame forming step of forming a flow stop frame of a conductive material on the printed wiring board; and mounting the bare chip on a thermosetting adhesive applied on the printed wiring board. A bare chip mounting step, a heat treatment step of fixing the bare chip to the printed wiring board via the thermosetting adhesive, and melting the conductive material, and a bonding pad formed on the bare chip and the periphery of the bare chip. A bonding step of connecting the conductor pattern formed on the substrate with a bonding wire, and a sealing step of covering the bare chip and supplying a sealing member inside the flow stop frame to seal the bare chip. A method for manufacturing a chip-on-board, comprising:
製造方法において、 前記封止工程の後に、実装部品を前記流れ止め用枠の外
側の前記プリント配線板上に載置する載置工程と、 前記流れ止め用枠に前記実装部品の接地端子を接続する
とともに、前記実装部品の前記接地端子以外の端子を前
記プリント配線板に接続する部品実装工程と、 を有することを特徴とするチップ・オン・ボードの製造
方法。5. The chip-on-board manufacturing method according to claim 4, wherein after the sealing step, a mounting component is mounted on the printed wiring board outside the flow stop frame. And a component mounting step of connecting a ground terminal of the mounting component to the flow stop frame and connecting a terminal other than the ground terminal of the mounting component to the printed wiring board. -On-board manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01417997A JP3423174B2 (en) | 1997-01-28 | 1997-01-28 | Chip-on-board mounting structure and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01417997A JP3423174B2 (en) | 1997-01-28 | 1997-01-28 | Chip-on-board mounting structure and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10215049A JPH10215049A (en) | 1998-08-11 |
| JP3423174B2 true JP3423174B2 (en) | 2003-07-07 |
Family
ID=11853924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01417997A Expired - Fee Related JP3423174B2 (en) | 1997-01-28 | 1997-01-28 | Chip-on-board mounting structure and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423174B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299553A (en) * | 1999-04-13 | 2000-10-24 | Ricoh Microelectronics Co Ltd | Manufacture of electronic circuit board |
| JP4984481B2 (en) * | 2005-10-05 | 2012-07-25 | ソニー株式会社 | Semiconductor device and manufacturing method thereof |
| JP5112409B2 (en) * | 2009-11-16 | 2013-01-09 | パナソニック株式会社 | Electronic circuit equipment |
| JP5625340B2 (en) | 2009-12-07 | 2014-11-19 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
-
1997
- 1997-01-28 JP JP01417997A patent/JP3423174B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10215049A (en) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353508B2 (en) | Printed wiring board and electronic device using the same | |
| US6521997B1 (en) | Chip carrier for accommodating passive component | |
| US5847458A (en) | Semiconductor package and device having heads coupled with insulating material | |
| US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
| US20030133274A1 (en) | Integrated circuit package and method of manufacture | |
| US20030209785A1 (en) | Semiconductor package having solder joint of improved reliability | |
| US5841198A (en) | Ball grid array package employing solid core solder balls | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP3423174B2 (en) | Chip-on-board mounting structure and method of manufacturing the same | |
| JPH1074887A (en) | Electronic part and its manufacture | |
| JP2002368027A (en) | Method of manufacturing semiconductor device | |
| JPH0936275A (en) | Manufacture of surface mount semiconductor device | |
| JP3472601B2 (en) | Semiconductor device | |
| US6429049B1 (en) | Laser method for forming vias | |
| JPS63244631A (en) | Manufacture of hybrid integrated circuit device | |
| JP3271500B2 (en) | Semiconductor device | |
| JP2917932B2 (en) | Semiconductor package | |
| JPH0645763A (en) | Printed wiring board | |
| JPH0758244A (en) | Semiconductor package and manufacture thereof | |
| JPS63126258A (en) | Semiconductor device | |
| JP2822987B2 (en) | Electronic circuit package assembly and method of manufacturing the same | |
| JP2841825B2 (en) | Hybrid integrated circuit | |
| JPH08330359A (en) | Mounting method of integrated circuit | |
| KR19990025707A (en) | Chip scale package and its manufacturing method | |
| US20050094383A1 (en) | Substrate for use in forming electronic package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |