JP2005167795A - 周波数シンセサイザおよび周波数生成方法 - Google Patents

Abstract

【課題】 位相ロック時間を短くするとともに、ＶＣＯを構成する素子の製造バラツキを有効に吸収して良好ないＰＬＬ特性を得る。
【解決手段】 周波数調整手段９Ａで、カウンタ３の出力信号と基準カウンタ５の出力信号の周波数誤差を検出し、その検出結果に応じてＶＣＯ１のキャパシタまたはインダクタの値を切り換える信号を出力し、周波数調整手段９Ａの動作終了時に、位相比較器６の位相比較結果出力を初期化する。また、周波数調整手段９ＡによるＶＣＯ１のキャパシタまたはインダクタの値を切り換える信号の出力後に、想定されたＶＣＯ１の制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、再度前記カウンタ３の出力信号と基準カウンタ５の出力信号との周波数誤差を検出し、その検出結果に応じてＶＣＯ１のキャパシタまたはインダクタの値を切り換える信号を出力する。
【選択図】 図１

Description

本発明は、ＶＣＯを内蔵した周波数シンセサイザの、ロックアップ高速化とＶＣＯ製造バラツキを吸収するためのものであり、これらにより従来技術からの特性改善を図る回路に関するものである。また、本発明はＶＣＯを内蔵した周波数シンセサイザにおける周波数生成方法に関するものである。

携帯電話機のような移動無線機においては、周波数シンセサイザは基準信号から任意の局部発振周波数を作り出すために使用される。

一般に、携帯電話機のような移動無線機で使用される周波数シンセサイザは、図１０に示すように、周波数制御電圧端子に印加される制御電圧Ｖｔに応じた周波数の信号を発振するＶＣＯ１と、ＶＣＯ１の出力信号fvcoの周波数を分周するプリスケーラ２と、プリスケーラ２の出力信号fckをカウントするカウンタ３（プリスケーラ２とカウンタ３とでパルススワロウの可変分周器を構成している）と、基準信号源４の出力信号foscの周波数を分周する基準分周器５と、カウンタ３の出力信号fdivと基準分周器５の出力信号frefとの位相を比較して位相差を出力する位相比較器６と、位相比較器６の出力信号を電圧または電流に変換するチャージポンプ７と、チャージポンプ７の出力信号を平均化するループフィルタ８とを備えている。

図１１は、特開平10-261918号公報に開示されているＶＣＯの原理を表す回路図である。この回路は、並列接続されたコンデンサC0と負性抵抗部−ＲとインダクタＬと、縦続接続されたコンデンサC1と可変容量ダイオードCvとを備えており、コンデンサC1と可変容量ダイオードCvの縦続接続はコンデンサC0と並列に接続されている。負性抵抗部−Ｒ、コンデンサC0、インダクタＬの並列接続部分は、電源電圧を供給されたトランジスタ等の、電力を生成する能動素子を有した並列共振回路であり、負性抵抗部−Ｒは電力を生成するという意味で通常の抵抗とは異なる。

このＶＣＯの発振周波数は下記の式〔１〕で表される。

fvco＝１／２π√Ｌ｛C0+C1・Cv/(C1+Cv)｝ …〔１〕
この電圧制御発振器を図１０の周波数シンセサイザに用いた場合、可変容量ダイオードCvに制御電圧Ｖｔが印加され、これにより可変容量ダイオードCvの容量値が変化し、その結果発振周波数、すなわちＶＣＯ１の出力信号fvcoの周波数が変化する。

このような周波数シンセサイザは、カウンタ３のカウント値が変更されると、それに伴いカウンタ３の出力信号fdivの周波数が変化し、これにより位相比較器６は位相誤差を出力し、チャージポンプ７とループフィルタ８を介してＶＣＯ１の周波数制御電圧端子の電圧Ｖｔを変化させ、ＶＣＯ１の出力信号fvcoの周波数を変化させる。以上のように周波数シンセサイザは負帰還ループを構成しており、最終的に基準分周器５の出力信号frefとカウンタ３の出力信号fdivの位相が一致したところで位相ロックし、ＶＣＯ１の出力周波数は安定する。

このＶＣＯをＩＣ化する場合、ＶＣＯを構成する素子の製造ばらつきで発振周波数が大きく変化してしまい、所望の周波数で位相ロックできないという問題があるため、現在主として用いられているのは、共振周波数を細かく切り換えられるようにするため、キャパシタまたはインダクタの切換手段を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振するＶＣＯと、ＶＣＯの出力の周波数を分周した信号を出力する第１の分周器と、基準信号の周波数を分周する第２の分周器と、第１の分周器の出力信号と第２の分周器の出力信号の位相を比較してその位相差を出力する位相比較器と、位相比較器の出力した信号をループフィルタを介してＶＣＯの制御電圧端子に出力するチャージポンプと、第１の分周器の出力信号と第２の分周器の出力信号の周波数誤差を検出し、その検出結果に応じてＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力する周波数調整手段と、周波数調整手段の動作時に、ＶＣＯの制御電圧端子に任意の電圧を印加し、チャージポンプの出力信号をハイ・インピーダンス状態にするバイアス制御手段とを有することである。

このように構成したことにより、ＶＣＯを構成する素子の製造ばらつきがあっても、ＶＣＯの実際の発振周波数に応じて並列共振回路の共振周波数を変化させるため、所望の周波数で位相ロックさせることができ、かつＶＣＯをＩＣ化できるため、小型、低コスト化が可能である。すなわち、出力周波数範囲の広いＶＣＯを低コストで集積化した周波数シンセサイザを提供することが可能となる。

上記の周波数調整手段は、第１の分周器の出力信号と第２の分周器の出力信号をクロックとしてそれぞれカウントする第１および第２のカウンタと、第１および第２のカウンタのカウント終了信号の発生する時間差を、ＶＣＯの出力信号より生成した信号を用いて検出する時間差検出手段と、時間差検出手段の出力信号に応じて、ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力するＶＣＯ制御データ生成手段とを備えている。

このように構成したことにより、第１の分周器の出力信号と第２の分周器の出力信号それぞれの周波数を比較してＶＣＯの共振回路を切り換えるため、第１の分周器が、フラクショナルＮ方式の周波数シンセサイザで用いられている分周器のように瞬時的には出力信号の位相が変化するようなものであっても所望の周波数で位相ロックさせることができる。

また、時間差検出手段の出力信号に応じて第１および第２のカウンタをリセットし、時間差検出手段で検出された時間差が所定の時間差以内になると、ＶＣＯの制御電圧端子に任意の電圧を印加しチャージポンプの出力信号をハイ・インピーダンス状態にすることを解除する信号をバイアス制御手段に出力する時間差判定手段を備えたことを特徴とする。このように構成したことにより、ＶＣＯの発振周波数が所望の発振周波数に近づいたことを確認した後にＰＬＬを閉ループとするため、最適なＶＣＯ制御データを用いて所望の周波数で位相ロックさせることができる。

そして、第１の分周器の出力信号と第２の分周器の出力信号をクロックとしてそれぞれカウントする第１および第２のカウンタと、第１および第２のカウンタのカウント終了信号の発生する時間差を、基準信号源の出力信号より生成した信号を用いて検出する時間差検出手段と、時間差検出手段の出力信号に応じて、ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力するＶＣＯ制御データ生成手段とを備えたことを特徴とする。このように構成したことにより、時間差検出に用いる信号がＶＣＯの発振周波数によらず一定であるため、時間差検出の精度を常に一定に保つことができる。

図６は、上記先行技術の構成を具体化した周波数シンセサイザの回路構成を示すブロック図である。この周波数シンセサイザは、基準信号源４の出力信号foscと基準分周器５の出力信号frefとカウンタ３の出力信号fdivを入力し、プリスケーラ２とカウンタ３と基準分周器５のそれぞれのリセット端子に信号ＣＮＴ1を、ＶＣＯ１に信号ＣＮＴ2を、チャージポンプ７とスイッチ10に信号ＣＮＴ3を、チャージポンプ７に信号ＣＮＴ4をそれぞれ出力する周波数調整手段９Ｂと、信号ＣＮＴ3に応じて電圧Ｖ1をループフィルタ８に印加するスイッチ10を備えている。

図７は、図６における周波数調整手段９Ｂの構成を示すブロック図である。基準分周器５の信号frefはカウンタ９０２に入力され、カウンタ３の出力信号fdivはカウンタ９０３に入力される。カウンタ９０２とカウンタ９０３が同数のカウントを終了した時に発生する出力信号はそれぞれ時間差検出手段９０４に入力される。また、基準信号源４の出力信号foscはリセット信号生成手段９０１に入力され、リセット信号生成手段９０１は信号ＣＮＴ1を出力する。時間差検出手段９０４にはプリスケーラ２の出力信号fckが時間差計測用のクロックとして入力され、カウンタ９０２とカウンタ９０３のカウント終了時の時間差の検出結果を時間差判定手段９１０とＶＣＯ制御データ生成手段９０５とに出力する。時間差判定手段９１０はカウンタ９０２とカウンタ９０３のリセット端子に信号を出力し、また、リセット信号生成手段９０１にも信号を出力する。バイアス制御手段９０８は時間差判定手段９１０の出力信号に応じて信号ＣＮＴ3を出力する。ＶＣＯ制御データ生成手段９０５から出力される信号ＣＮＴ2はチャージポンプ制御手段９１１に入力され、チャージポンプ制御手段９１１は信号ＣＮＴ4を出力する。なお、本発明に直接寄与しない機能・動作については、（特開2001-339301号公報）より割愛して説明しており、以降についても特記なしに割愛する。

図８は、ＶＣＯ１の原理を示す構成図である。ここで、ＣＮＴ2はＣＮＴ2-1〜ＣＮＴ2-4を束ねたバス線を表しており、ＣＮＴ2-1〜ＣＮＴ2-4で制御されるスイッチSW1〜SW4と、スイッチSW1〜SW4とそれぞれ縦続に接続されるコンデンサC2〜C5を備えている点が図１１の構成とは異なる。

図９は、図８の電圧制御発振器の制御電圧対発振周波数特性である。以下、図９を用いて図８の動作について説明する。制御電圧Ｖtに電圧Ｖ1、Ｖ2が印加されたときの可変容量ダイオードCvの容量値をそれぞれCv1、Cv2とする。Ｖt=Ｖ1で、スイッチSW1〜SW4が全てオフの時は（図９の特性１）、このＶＣＯの発振周波数は下記の式〔２〕で表される。

fvco＝１／２π√Ｌ｛C0+C1・Cv1/(C1+Cv1)｝ …〔２〕
Ｖt=Ｖ2で、スイッチSW1がオン（図９の特性２）すると発振周波数は下記の式〔３〕で表される。

fvco＝１／２π√Ｌ｛C0+C2+C1・Cv2/(C1+Cv2)｝ …〔３〕
式〔２〕、式〔３〕において発振周波数が等しくなるようにするためには、
C1・Cv1/(C1+Cv1)＝C2+C1・Cv2/(C1+Cv2)
より、C2を下記の式〔４〕のような値に設定すれば良い。

C2＝C12(Cv1-Cv2)/(C1+Cv1)(C1+Cv2) …〔４〕
以下同様に考えて、下記の式〔５〕のようにコンデンサの値を設定すると、スイッチSW1、SW2がオンの時は特性３、スイッチSW1〜SW3がオンの時は特性４、スイッチSW1〜SW4がオンの時は特性５のようになる。

C2＝C3＝C4＝C5＝C12(Cv1-Cv2)/(C1+Cv1)(C1+Cv2) …〔５〕
これにより、制御電圧Ｖtと信号ＣＮＴ1〜ＣＮＴ4の制御で発振周波数は、図９のように、Ｖt=0の時の周波数fLから、Ｖt=ＶHの時の周波数fHまで変化する。ここで、ＶＣＯ１を構成する素子の製造ばらつきがあっても周波数fL〜fHの範囲の中に所望の周波数があるようにＶＣＯ１は設計されているものとする。

以下に図６と図７の動作を説明する。周波数シンセサイザの外部より設定されるカウンタ３のカウント値が変更されると、リセット信号生成手段９０１は基準信号源４の出力信号foscに同期したリセットパルスＣＮＴ1を生成し、基準分周器５とプリスケーラ２とカウンタ３とをリセットする。同時にバイアス制御手段９０８により、チャージポンプ７の出力をハイ・インピーダンス状態にすると共に、チャージポンプ７の出力にスイッチ10を介して電圧Ｖ1を印加する。この時、バイアス制御手段９０８はスイッチSW1、SW2をオンし、ＶＣＯ１は周波数f3で発振する。

基準分周器５の出力信号frefとカウンタ３の出力信号fdivはカウンタ９０２とカウンタ９０３でそれぞれ同じ所定数をカウントされる。カウンタ９０２とカウンタ９０３は所定数のカウントを終了するとカウント終了信号を出力する。このとき、基準分周器５の出力信号frefとカウンタ３の出力信号fdivの周波数が異なるため、カウンタ９０２とカウンタ９０３のカウント終了時刻には差が生じる。時間差検出手段９０４では、この時間差内にプリスケーラ２の出力信号fckが何パルス発生するかをカウントする。このカウント結果からその時のＶＣＯ１の発振周波数を類推できるので、ＶＣＯ制御データ生成手段９０５は、ＶＣＯ１を目標周波数で発振させるための制御データをＣＮＴ2として出力する。プリスケーラ２の出力信号fckによるカウント値が所定の値を超えていたら、時間差判定手段９１０はカウンタ９０２とカウンタ９０３をリセットし、かつリセット信号生成手段９０１に信号を送る。リセット信号生成手段９０１は信号を受け取ると、そのタイミングで基準信号源４の出力信号foscを信号ＣＮＴ1として出力し、その結果、基準分周器５とプリスケーラ２とカウンタ３をリセットし、再度周波数調整動作を開始する。

プリスケーラ２の出力信号fckによるカウント値が所定の値以下であったら、スイッチ１０をオフにし、チャージポンプ７を動作させ、閉ループ動作に切り替え、ＰＬＬ動作を行わせ、位相ロックさせる。
特開２００１-３３９３０１号公報 特開平１０-２６１９１８号公報

しかし、時間差検出手段で検出された時間差が所定の時間差以内になると、検出動作が終了してしまうアルゴリズムはＶＣＯを構成する素子の製造ばらつきを吸収するためには最適ではなく（後述）、また、検出動作終了時に位相比較器が第１の分周器の出力信号と第２の分周器の出力信号の位相差を誤検出し、位相ロック時間が長く要するという問題点があった。

本発明の目的は、上記先行技術の問題点を解決し、ＶＣＯを構成する素子の製造バラツキを有効に吸収し、良好なＰＬＬ特性を得ることができ、出力周波数範囲の広いＶＣＯを周波数シンセサイザを提供することである。

本発明の他の目的は、位相ロック時間を短くすることができる周波数シンセサイザを提供することある。

上記課題を解決するために、第１の発明の周波数シンセサイザは、キャパシタまたはインダクタの切換手段を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振する電圧制御発振器（以下、ＶＣＯという）と、ＶＣＯの出力の周波数を分周した信号を出力する第１の分周器と、基準信号の周波数を分周する第２の分周器と、第１の分周器の出力信号と第２の分周器の出力信号との位相を比較してその位相差を出力する位相比較器と、位相比較器の出力信号をループフィルタを介してＶＣＯの制御電圧端子に出力するチャージポンプと、第１の分周器の出力信号と第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じてＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力する周波数調整手段と、周波数調整手段の動作終了時に、位相比較器の位相比較結果出力を初期化する初期化手段とを備えている。

この構成によれば、初期化手段を設けて、周波数調整手段の動作終了時に、位相比較器の位相比較結果出力を初期化するので、位相ロック時間を短くすることができる。

第２の発明の周波数シンセサイザは、キャパシタまたはインダクタの切換手段を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振するＶＣＯと、ＶＣＯの出力の周波数を分周した信号を出力する第１の分周器と、基準信号の周波数を分周する第２の分周器と、第１の分周器の出力信号と第２の分周器の出力信号との位相を比較してその位相差を出力する位相比較器と、位相比較器の出力信号をループフィルタを介してＶＣＯの制御電圧端子に出力するチャージポンプと、第１の分周器の出力信号と第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じてＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力する周波数調整手段とを備えている。そして、周波数調整手段は、ＶＣＯのキャパシタまたはインダクタの値を切り換える信号の出力後に、想定されたＶＣＯの制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、再度第１の分周器の出力信号と第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じてＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力するようにしている。

この構成によれば、周波数調整手段によりＶＣＯのキャパシタまたはインダクタの値を切り換える信号の出力後に、想定されたＶＣＯの制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、周波数調整手段により再度第１の分周器の出力信号と第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じてＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力するようにしているので、ＶＣＯを構成する素子の製造バラツキを有効に吸収することができ、良好なＰＬＬ特性（例えばＣ／Ｎ特性）をもち、出力周波数範囲の広いＶＣＯを周波数シンセサイザを提供することができる。

第１の発明の構成と第２の発明の構成とを組み合わせてもよい。この場合、第１の発明による効果と第２の発明による効果の両方が得られる。

また、第３の発明の周波数生成方法は、キャパシタまたはインダクタの切換手段を有するＶＣＯで、制御電圧端子に印加される電圧に応じた周波数の信号を発振し、第１の分周器で、ＶＣＯの出力の周波数を分周し、第２の分周器で、基準信号の周波数を分周し、位相比較器で、第１の分周器の出力信号と第２の分周器の出力信号の位相を比較してその位相差を出力し、チャージポンプで、位相比較器の出力した信号をループフィルタを介してＶＣＯの制御電圧端子に出力し、周波数調整手段で、第１の分周器の出力信号と第２の分周器の出力信号の周波数誤差を検出し、その検出結果に応じてＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力し、周波数調整手段の動作終了時に、位相比較器の位相比較結果出力を初期化する。

この方法によれば、周波数調整動作終了時に、位相比較器の位相比較結果出力を初期化するので、位相ロック時間を短くすることができる。

第４の発明の周波数生成方法は、キャパシタまたはインダクタの切換手段を有するＶＣＯで、制御電圧端子に印加される電圧に応じた周波数の信号を発振し、第１の分周器で、ＶＣＯの出力の周波数を分周し、第２の分周器で、基準信号の周波数を分周し、位相比較器で、第１の分周器の出力信号と第２の分周器の出力信号の位相を比較してその位相差を出力し、チャージポンプで、位相比較器の出力した信号をループフィルタを介してＶＣＯの制御電圧端子に出力し、周波数調整手段で、第１の分周器の出力信号と第２の分周器の出力信号の周波数誤差を検出し、その検出結果に応じてＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力し、ＶＣＯのキャパシタまたはインダクタの値を切り換える信号の出力後に、想定されたＶＣＯの制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、再度第１の分周器の出力信号と第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じてＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力する。

この方法によれば、周波数調整手段によりＶＣＯのキャパシタまたはインダクタの値を切り換える信号の出力後に、想定されたＶＣＯの制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、周波数調整手段により再度第１の分周器の出力信号と第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じてＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力するようにしているので、ＶＣＯを構成する素子の製造バラツキを有効に吸収することができ、良好なＰＬＬ特性（例えばＣ／Ｎ特性）が良好で、出力周波数範囲を広くできる。

第３の発明の構成と第４の発明の構成とを組み合わせてもよい。この場合、第３の発明による効果と第４の発明による効果の両方が得られる。

また、上記の周波数シンセサイザは、移動無線機や無線基地局装置に備えることが好ましい。

以上のように、本発明によれば、上記構成により、位相ロック時間を短くすることができる。

また、本発明によれば、上記構成により、ＶＣＯを構成する素子の製造バラツキを有効に吸収することができ、良好なＰＬＬ特性をもち、出力周波数範囲の広いＶＣＯを周波数シンセサイザを提供することができる。

また、この周波数シンセサイザを移動無線機や無線基地局装置に備えることにより、小型かつ安価で通信品質の良い移動無線機や無線基地局装置を得ることができる。

以下、本発明の実施の形態を、図面を参照しながら説明する。

以下本発明の実施の形態について、図面を用いて説明する。なお、図１０、図１１に示した先行技術における構成要素と同一または対応する構成要素には同一の符号を付すことで詳細な説明は省略する。

図１は、本発明の実施の形態における周波数シンセサイザの回路構成を示すブロック図である。図６との相違点は、周波数調整手段９Ａが位相比較器６に信号ＣＮＴ５を出力する点である。つまり、周波数調整手段９Ａが、周波数調整手段９Ａの周波数調整動作終了時に、位相比較器６の位相比較結果出力を初期化する初期化手段を内蔵しているということである。

図２は、本発明の実施の形態における周波数調整手段９Ａの構成を示すブロック図である。図７との相違点は、時間差判定手段９１０より信号ＣＮＴ5を出力する機能を有することである。

図１および図２中の信号ＣＮＴ5は、周波数調整動作が終了した際に、位相比較器６を初期化する機能を有する。これにより周波数調整動作終了前後の、ＰＬＬが開ループで位相引き込み動作をしていない状態から位相引き込み動作に移行する際に、位相比較器６の回路誤判定を抑制し、位相ロック時間を短くし、高速位相引き込みを実現可能とする。

また、本発明の実施の形態における周波数調整手段が以下のように構成されていることが、先行技術とのもう一つの相違点である。すなわち、周波数調整手段９Ａがカウンタ３の出力信号と基準分周器５の出力信号の周波数誤差を検出し、その検出結果に応じてＶＣＯ１のキャパシタまたはインダクタの値を切り換える信号を出力し、ＶＣＯ１のキャパシタまたはインダクタの値を切り換える信号の出力後に、想定されたＶＣＯ１の制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、再度カウンタ３の出力信号と基準分周器５の出力信号との周波数誤差を検出し、その検出結果に応じてＶＣＯ１のキャパシタまたはインダクタの値を切り換える信号を出力する。このように構成することにより、ＶＣＯを構成する素子の製造バラツキを有効に吸収することができ、良好なＰＬＬ特性、例えば、Ｃ／Ｎ特性をもち、出力周波数範囲の広いＶＣＯを周波数シンセサイザを提供することができる。

次に、図１および図６中の周波数調整手段９Ａ，９Ｂの差異について述べる。

図６の周波数調整手段９Ｂは、プリスケーラ２の出力信号fckによるカウント値が所定の値を超えているかが判定閾値となる。この際、ＶＣＯ１の製造バラツキにより、バンド間の幅は随時変化するが、周波数調整手段９Ｂが記憶可能なプリスケーラ２の出力信号fckによるカウント値は一意である。そのため想定される不具合について、図３を用いて説明する。図３では製造バラツキのためにＶＣＯ１の各特性間周波数が狭くなった状態を想定して表している。特性１０，２０，３０，４０，５０はバラツキがない状態を表し、特性１１，２１，３１，４１，５１はバラツキがあったために狭くなった状態を表す。便宜上、特性３０＝特性３１とした。なお、位相ロック周波数はfpである。

特性３１上での周波数f3で１回目の周波数調整動作の結果、プリスケーラ２の出力信号fckによるカウント値が所定の値（特性３０、４０間の周波数差(Ｖt=Ｖ1時)）を超えていないため、１つ下の特性４１へ移動して、ＰＬＬが閉ループ状態となるのであるが、閉ループになった時、ＶＣＯ制御電圧Ｖtは、本来使用することが望ましくない(Ｖ1〜Ｖ2以外の)ＶＣＯ制御電圧(Ｖx)で位相ロック状態となる（最悪、位相ロックできない場合も考えられる）。一般的に内蔵ＶＣＯでは、全ＶＣＯ制御電圧に対しての発振周波数感度が一定でないため、使用を想定していないＶＣＯ制御電圧下でのＰＬＬ諸特性は最適点ではない。

ここで、ＰＬＬ諸特性について説明する。ＰＬＬ全体での伝達関数の中に、ＶＣＯ発振周波数感度(Kv [MHz/V])の項が含まれているため、Phase noise (C/N)、ロックアップタイム、Refリークなどの特性が変わることになる。

これを回避するために、周波数調整動作中の電圧をＶ1より高めに設定することが考えられるが、上記の様に、内蔵ＶＣＯの感度は一定ではなく制御電圧依存性があるため、製造バラツキをどこまで許容できるかを確認・保証することは困難である。

そこで本発明では、図４のように、１回目の周波数調整動作の結果、プリスケーラ２の出力信号fckによるカウント値が所定の値を超えていないため１つ下の特性４１へ移動した際には、想定されたＶＣＯ１の制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、その移動先で更に２回目の周波数調整動作を行うことを特徴とした。このことにより、さらに一つ下の特性５１へ移動することになり、想定されたＶＣＯ１の制御電圧範囲で位相ロックが可能となる。つまり、位相比較器の初期化後の位相ロックでは、望ましくない制御電圧(Ｖx)ではなく、さらに一つ下の特性５１の制御電圧(Ｖy)で位相ロック状態となる。すなわち、ＶＣＯの製造バラツキに対して有利な設計と言える。

先行技術と本発明の実施の形態のアルゴリズムを端的に表現すると、図５Ａ、図５Ｂのようなフローチャートとなる。すなわち、新規の周波数調整手段９ＡによりＶＣＯ１の製造バラツキによるＶＣＯ制御電圧のバラツキ（＝特性変動範囲）を抑制し（図中、（ａ））、ＶＣＯ１を構成する素子の製造バラツキを有効に吸収する。また、周波数調整動作終了時に、位相比較結果をリセットすることで、高速位相ロックを実現する（図中（ｂ））。

なお、図５Ｂのフローチャートで「想定制御電圧範囲内でロック可能か？」の判断は例えば以下のようにして行われる。ＰＬＬ諸特性が達成できる想定制御電圧範囲(V1<Vt<V2)に対して、本発明の周波数調整手段は、"Vt=V1"の電圧固定でVCOの発振周波数を検知する。したがって、"想定制御電圧範囲内でロック可能か"についての確認は、"ロック電圧がV1以下になるか"を検出して判断する。具体的には、周波数調整手段の判定結果が、"下のバンドに移動して調整終了"（図３参照）という動作時にはロック電圧がV1以下になるので、本発明ではこの動作を禁止する回路を追加している。

以上のように、本実施の形態の周波数シンセサイザによれば、ＶＣＯ１を構成する素子の製造ばらつきがあっても、ＶＣＯ１の実際の発振周波数に応じて並列共振回路の共振周波数を変化させるため、所望の周波数で位相ロックさせることができ、かつＶＣＯ１をＩＣ化できるため小型、低コスト化を図ることができる。

また、周波数調整手段９ＡによりＶＣＯ１のキャパシタまたはインダクタの値を切り換える信号の出力後に、想定されたＶＣＯ１の制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、周波数調整手段９Ａにより再度カウンタ３の出力信号と基準分周器５の出力信号との周波数誤差を検出し、その検出結果に応じてＶＣＯ１のキャパシタまたはインダクタの値を切り換える信号を出力するようにしているので、ＶＣＯ１を構成する素子の製造バラツキを有効に吸収し、良好なＰＬＬ特性を得ることができる。

また、周波数調整手段９Ａの動作終了時に、位相比較器６の位相比較結果出力を初期化するので、位相ロック時間を短くすることができる。

また、本実施の形態の周波数シンセサイザを移動無線機に備えた場合、小型かつ安価で通信品質の良い移動無線機を実現することができる。

本発明にかかる周波数シンセサイザは、位相ロック時間を短くすることができ、また、ＶＣＯ１を構成する素子の製造バラツキを有効に吸収し、良好なＰＬＬ特性を得ることができるという効果を有し、ＶＣＯを内蔵したＰＬＬシンセサイザ、あるいはそれを用いた移動無線機あるいは無線基地局等として有用である。

本発明の実施の形態における周波数シンセサイザの構成を示すブロック図である。 本発明の実施の形態における周波数調整手段の具体的な構成を示すブロック図である。 周波数調整手段の先行技術の不具合点を模式的に表した特性図である。 本発明の実施の形態における周波数調整手段により、先行技術の問題点を解決できることを模式的に表現した特性図である。 先行技術のアルゴリズムを表現したフローチャートである。 本発明の実施の形態のアルゴリズムを表現したフローチャートである。 周波数シンセサイザの先行技術（特開２００１-３３９３０１号公報）の構成を示すブロック図である。 周波数調整手段の先行技術（特開２００１-３３９３０１号公報）の構成を示すブロック図である。 周波数シンセサイザの先行技術（特開２００１-３３９３０１号公報）における電圧制御発振器の原理を示す回路図である。 周波数調整手段の先行技術（特開２００１-３３９３０１号公報）の動作原理図である。 一般的に用いられる周波数シンセサイザの構成を示すブロック図である。 一般的に用いられる周波数シンセサイザにおける電圧制御発振器の原理を示す回路図である。

符号の説明

１ ＶＣＯ
２ プリスケーラ
３、９０２、９０３ カウンタ
４ 基準信号源
５ 基準分周器
６ 位相比較器
７ チャージポンプ
８ ループフィルタ
９Ａ，９Ｂ 周波数調整手段
９０１ リセット信号生成手段
９０４ 時間差検出手段
９０５ ＶＣＯ制御データ生成手段
９０８ バイアス制御手段
９１０ 時間差判定手段
９１１ チャージポンプ制御手段

Claims (8)

1. キャパシタまたはインダクタの切換手段を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振する電圧制御発振器（以下、ＶＣＯという）と、前記ＶＣＯの出力の周波数を分周した信号を出力する第１の分周器と、基準信号の周波数を分周する第２の分周器と、前記第１の分周器の出力信号と前記第２の分周器の出力信号との位相を比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号をループフィルタを介して前記ＶＣＯの制御電圧端子に出力するチャージポンプと、前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力する周波数調整手段と、前記周波数調整手段の動作終了時に、前記位相比較器の位相比較結果出力を初期化する初期化手段とを備えた周波数シンセサイザ。
2. キャパシタまたはインダクタの切換手段を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振するＶＣＯと、前記ＶＣＯの出力の周波数を分周した信号を出力する第１の分周器と、基準信号の周波数を分周する第２の分周器と、前記第１の分周器の出力信号と前記第２の分周器の出力信号との位相を比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号をループフィルタを介して前記ＶＣＯの制御電圧端子に出力するチャージポンプと、前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力する周波数調整手段とを備え、
   前記周波数調整手段は、前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号の出力後に、想定された前記ＶＣＯの制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、再度前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力するようにした周波数シンセサイザ。
3. キャパシタまたはインダクタの切換手段を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振するＶＣＯと、前記ＶＣＯの出力の周波数を分周した信号を出力する第１の分周器と、基準信号の周波数を分周する第２の分周器と、前記第１の分周器の出力信号と前記第２の分周器の出力信号との位相を比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号をループフィルタを介して前記ＶＣＯの制御電圧端子に出力するチャージポンプと、前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力する周波数調整手段と、前記周波数調整手段の動作終了時に、前記位相比較器の位相比較結果出力を初期化する初期化手段とを備え、
   前記周波数調整手段は、前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号の出力後に、想定された前記ＶＣＯの制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、再度前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力するようにした周波数シンセサイザ。
4. キャパシタまたはインダクタの切換手段を有するＶＣＯで、制御電圧端子に印加される電圧に応じた周波数の信号を発振し、第１の分周器で、前記ＶＣＯの出力の周波数を分周し、第２の分周器で、基準信号の周波数を分周し、位相比較器で、前記第１の分周器の出力信号と前記第２の分周器の出力信号の位相を比較してその位相差を出力し、チャージポンプで、前記位相比較器の出力した信号をループフィルタを介して前記ＶＣＯの制御電圧端子に出力し、周波数調整手段で、前記第１の分周器の出力信号と前記第２の分周器の出力信号の周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力し、前記周波数調整手段の動作終了時に、前記位相比較器の位相比較結果出力を初期化することを特徴とする周波数生成方法。
5. キャパシタまたはインダクタの切換手段を有するＶＣＯで、制御電圧端子に印加される電圧に応じた周波数の信号を発振し、第１の分周器で、前記ＶＣＯの出力の周波数を分周し、第２の分周器で、基準信号の周波数を分周し、位相比較器で、前記第１の分周器の出力信号と前記第２の分周器の出力信号の位相を比較してその位相差を出力し、チャージポンプで、前記位相比較器の出力した信号をループフィルタを介して前記ＶＣＯの制御電圧端子に出力し、周波数調整手段で、前記第１の分周器の出力信号と前記第２の分周器の出力信号の周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力し、前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号の出力後に、想定された前記ＶＣＯの制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、再度前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力することを特徴とする周波数生成方法。
6. キャパシタまたはインダクタの切換手段を有するＶＣＯで、制御電圧端子に印加される電圧に応じた周波数の信号を発振し、第１の分周器で、前記ＶＣＯの出力の周波数を分周し、第２の分周器で、基準信号の周波数を分周し、位相比較器で、前記第１の分周器の出力信号と前記第２の分周器の出力信号の位相を比較してその位相差を出力し、チャージポンプで、前記位相比較器の出力した信号をループフィルタを介して前記ＶＣＯの制御電圧端子に出力し、周波数調整手段で、前記第１の分周器の出力信号と前記第２の分周器の出力信号の周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力し、前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号の出力後に、想定された前記ＶＣＯの制御電圧範囲で位相ロック可能かどうかを判定し、判定結果が否であるときに、再度前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記ＶＣＯのキャパシタまたはインダクタの値を切り換える信号を出力し、前記周波数調整手段の動作終了時に、前記位相比較器の位相比較結果出力を初期化することを特徴とする周波数生成方法。
7. 請求項１，２または３に記載の周波数シンセサイザを備えたことを特徴とする移動無線機。
8. 請求項１，２または３に記載の周波数シンセサイザを備えたことを特徴とする無線基地局装置。

Images