JP2005167157A - 光・電気変換回路および電界検出光学装置 - Google Patents

光・電気変換回路および電界検出光学装置 Download PDF

Info

Publication number
JP2005167157A
JP2005167157A JP2003407865A JP2003407865A JP2005167157A JP 2005167157 A JP2005167157 A JP 2005167157A JP 2003407865 A JP2003407865 A JP 2003407865A JP 2003407865 A JP2003407865 A JP 2003407865A JP 2005167157 A JP2005167157 A JP 2005167157A
Authority
JP
Japan
Prior art keywords
electric field
photoelectric conversion
field detection
detection optical
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003407865A
Other languages
English (en)
Other versions
JP4295075B2 (ja
Inventor
Shintaro Shibata
信太郎 柴田
Naoshi Minoya
直志 美濃谷
Aiichiro Sasaki
愛一郎 佐々木
Mitsuru Shinagawa
満 品川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003407865A priority Critical patent/JP4295075B2/ja
Publication of JP2005167157A publication Critical patent/JP2005167157A/ja
Application granted granted Critical
Publication of JP4295075B2 publication Critical patent/JP4295075B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】光信号を電気信号に変換する際に、帯域幅が広く、コストのかからない光・電気変換回路および電界検出光学装置を提供する。
【解決手段】電気光学結晶を通過した単一波長の光を二つの直交する直線偏光成分に分光する分光手段と、この分光手段で分光された直線偏光成分の各々を電気信号に変換するフォトダイオードと当該フォトダイオードの入力電流を電圧に変換する負荷抵抗とが一対のトランジスタを用いて構成されるカレントミラー回路を介して結合されて成る第1および第2の光電気変換手段と、この第1および第2の光電気変換手段からそれぞれ出力される電気信号を用いて差動増幅を行う差動増幅手段とを備える。
【選択図】図1

Description

本発明は、電気光学結晶を通過する単一波長の光の偏光状態が結晶に印加された電圧(電界)によって変化することを利用して微小信号電圧を検出する光・電気変換回路および電界検出光学装置に関する。
従来、受光素子であるフォトダイオードに抵抗器(ディスクリート部品)を接続して光を電気信号に変換する回路(光・電気変換回路)を構成し、必要な出力振幅まで次段の差動増幅器で増幅する技術が開示されている(例えば特許文献1を参照)。
図25は、このような従来の光・電気変換回路の構成を示す回路図である。同図に示す光・電気変換回路500は、フォトダイオード31と、このフォトダイオード31のカソードに直列に接続され、フォトダイオード31に逆バイアスを印加する電源61と、フォトダイオード31のアノードに接続される負荷抵抗41とから構成される。
光ファイバ等の光伝送路71を介して伝送されてくる光がコリメートレンズ21で集光され、光・電気変換回路500に入射されると、この光をフォトダイオード31が受光し、その入射した光の強度に応じた光電流を発生する。この光電流は、負荷抵抗41の電圧降下として出力される。
図26は、図25に示す光・電気変換回路500を含み、電気光学結晶を通過するレーザ光の偏光状態が結晶に印加された電圧(電界)によって変化することを利用して微小信号電圧を検出する従来の電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E51は、レーザダイオード11で発射されたレーザ光が電気光学素子14に入射される。レーザ光は、この電気光学素子14への入射に先立ってコリメートレンズ12で平行光にされ、第1波長板13でその偏光状態の調整を受ける。電気光学素子14に入射したレーザ光は、信号源17からの交流信号電圧によって電極15〜16間に生じる電界に起因してその偏光状態が変化する。
このレーザ光の偏光状態の変化は、電気光学素子14を通過した後、第2波長板18によって調整され、偏光ビームスプリッタ19に入射される。偏光ビームスプリッタ19では、レーザ光を二つの直交する直線偏光成分に分光し、その各々を光の強度変化に変換する。その後、各信号成分は、コリメートレンズ21および22でそれぞれ集光された後、光・電気変換回路500−1および500−2のフォトダイオード31および32にそれぞれ供給される。
光・電気変換回路500−1および500−2では、図25で説明したようにフォトダイオード31および32において、受光した光の強度に応じた光電流を発生し、この光電流が流れることによって負荷抵抗41および42の電圧降下として出力される信号電圧を差動増幅器51に入力する。
差動増幅器51では、光・電気変換回路500−1および500−2から入力された両信号電圧の差分が求められ、所定の増幅率により増幅される。
特開2003−110368号公報
一般に、フォトダイオードを流れる電流は受光する光量で決まり、その端子電圧には依存しないため、S/N比を保つためには、一定の値以下に光の入力量を下げることができない。
従来の光・電気変換回路500では、光量一定という条件の下で低電力化を図るために電源61の電圧を下げると、フォトダイオード31の逆バイアスが浅く(小さく)なるため、フォトダイオードの寄生容量(pn接合容量)81は増大する。この結果、フォトダイオードの寄生容量81と負荷抵抗41の抵抗値で決まる時定数に依存する光・電気変換回路500の帯域幅が狭くなり、高速信号を検出できなくなるという問題があった。
また、フォトダイオード31の逆バイアスが浅くならないように、負荷抵抗41として抵抗値が小さい部品を使用すると、光・電気変換回路500の出力信号電圧が小さくなってしまうため、次段で増幅率が高い差動増幅器が必要となり、コストがかかるという問題もあった。
本発明は、上述した事情に鑑みてなされたものであり、その目的は、光信号を電気信号に変換する際に、帯域幅が広く、コストのかからない光・電気変換回路および電界検出光学装置を提供することにある。
上記目的を達成するために、請求項1記載の発明は、入射される光信号を電気信号に変換するフォトダイオードと当該フォトダイオードの入力電流を電圧に変換する負荷抵抗とが一対のトランジスタを用いて構成されるカレントミラー回路を介して結合されて成ることを特徴とする光・電気変換回路である。
請求項2記載の発明は、請求項1記載の発明において、前記カレントミラー回路を構成する一対のトランジスタは、pチャネルMOSFET、nチャネルMOSFET、npn型バイポーラトランジスタ、pnp型バイポーラトランジスタのいずれかであることを特徴とする。
請求項3記載の発明は、単一波長の光が入射される電気光学結晶に電界が印加されるときに前記単一波長の光の偏光状態が変化する電気光学効果を利用して、前記電気光学結晶に印加される電界を検出する電界検出光学装置であって、前記電気光学結晶を通過した前記単一波長の光を二つの直交する直線偏光成分に分光する分光手段と、この分光手段で分光された直線偏光成分の各々を電気信号に変換するフォトダイオードと当該フォトダイオードの入力電流を電圧に変換する負荷抵抗とが一対のトランジスタを用いて構成されるカレントミラー回路を介して結合されて成る第1および第2の光電気変換手段と、この第1および第2の光電気変換手段からそれぞれ出力される電気信号を用いて差動増幅を行う差動増幅手段とを備えたことを特徴とする。
請求項4記載の発明は、請求項3記載の発明において、前記カレントミラー回路を構成する一対のトランジスタは、pチャネルMOSFET、nチャネルMOSFET、npn型バイポーラトランジスタ、pnp型バイポーラトランジスタのいずれかであることを特徴とする。
請求項5記載の発明は、請求項3または4記載の発明において、前記第1および第2の光電気変換手段がそれぞれ有する負荷抵抗のうち少なくとも一方は、自身の抵抗値を調整する調整手段を有することを特徴とする。
請求項6記載の発明は、請求項4記載の発明において、前記カレントミラー回路を構成する一対のトランジスタのうち少なくともいずれか一方は、自身のチャネル幅またはエミッタ面積を調整する調整手段を有することを特徴とする。
請求項7記載の発明は、請求項3乃至6のいずれか1項記載の発明において、前記電気光学結晶に印加される電界は、電界を伝達する電界伝達媒体に誘起されて伝達されてくる電界であることを特徴とする。
本発明によれば、入射される光信号を電気信号に変換するフォトダイオードとこのフォトダイオードの入力電流を電圧に変換する負荷抵抗とが一対のトランジスタを用いて構成されるカレントミラー回路を介して結合されて成ることにより、光信号を電気信号に変換する際に、帯域幅が広く、コストのかからない光・電気変換回路および電界検出光学装置を提供することができる。
以下、添付図面を参照して本発明の実施の形態を説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る光・電気変換回路の回路図である。同図に示す光・電気変換回路100は、光ファイバ等の光伝送路71から伝搬されてくる光を受光するフォトダイオード31、このフォトダイオード31のアノードに直列に接続されて接地される電界効果型トランジスタであるnチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor、以降nMOSと記載)101、一定電圧を有しフォトダイオード31に逆バイアスを印加する電源61を有している。
光・電気変換回路100は、さらにnMOS101とカレントミラーを構成するnMOS102、このnMOS102に接続される負荷抵抗41、および負荷抵抗41に一定の電圧を印加する電源62を備えている。
カレントミラー回路のより具体的な構成は、フォトダイオード31に接続されるnMOS101のドレインとゲートを直結し、さらにこの接続点に負荷抵抗41に接続されるnMOS102のゲートを接続する。この場合、nMOS101および102の動作点は自動的に定電流領域になる。このようなカレントミラーを構成することにより、フォトダイオード31を流れる電流をコピーして負荷抵抗41に供給する。
なお、本実施形態においては、nMOS101および102のドレイン・ソース間容量、ドレイン・ゲート間容量、ドレイン・基板間容量等の寄生容量は、フォトダイオード31の寄生容量よりも小さい。
フォトダイオード31は、偏光ビームスプリッタ19で光伝送路71を介して伝送され、コリメートレンズ21で集光される光を受光すると、その光の強度に応じた光電流を発生する。この光電流は、カレントミラーの働きによりコピーされて負荷抵抗41に供給される。そして、この負荷抵抗41に発生する電圧降下として電圧に変換されて差動増幅器51に出力される。
nMOS101と102がカレントミラー回路として機能する最低ドレイン・ソース間電圧VDSは、nMOSのしきい値電圧Vthであるので、フォトダイオード31および負荷抵抗41のバイアス電圧(各々の端子電圧)をVbとするとき、電源61および62の出力電圧を(Vb+Vth)まで低下させることが可能である。
この結果、電源電圧が低い場合においても、レーザ光の強度一定の条件のもとで差動増幅を行う差動増幅器51(差動増幅手段)に出力される出力信号電圧の低下を抑えることができる。
ちなみに、カレントミラー回路の電圧ドロップVDSが、フォトダイオード31や負荷抵抗41のバイアス電圧Vbよりも小さくなるようにカレントミラー回路の回路定数を設計することは勿論可能である。
図5は、以上説明した光・電気変換回路100を用いて構成される電界検出光学装置の回路構成を示す回路図である。同図に示す電界検出光学装置E11は、レーザ光と電気光学素子を用いた電気光学的手法によって電界を検出する。
レーザ光を発生するレーザ光源は、レーザダイオード11から構成される。
これに対して、電気光学素子14は、角柱形状をなす電気光学結晶(EO結晶:Electro Optic結晶)から成る。電気光学素子14のレーザ光入射方向に平行な二つの側面(図上で上下方向に対向する両側面)には電極15および16がそれぞれ設けられている。このうち、電極15は信号源17に接続され、この信号源17からの交流信号を受信する。そして、受信した信号によって生じる電極16との電位差に応じた電界を電気光学素子14内部のレーザ光入射方向と直行する方向に誘起する。なお、図1では電極16が接地されているが、必ずしも電極16を接地する必要はない。
レーザダイオード11から出力されるレーザ光は、コリメートレンズ12を介して平行光にされる。平行光となったレーザ光は、第1波長板13で偏光状態が調整されて電気光学素子14に入射する。
電気光学素子14に入射したレーザ光は、電極15〜16間に生じる電界によって偏光状態が変化する。これは、電気光学素子14を構成する電気光学結晶が、印加される電界によって自身の光学特性である複屈折率が変化し、この複屈折率の変化によって入射したレーザ光の偏光状態を変化させるからである(電気光学効果)。このような電気光学結晶としては、レーザ光の進行方向に対して垂直な方向の電界成分のみに感度を有するものや、印加される電界に応じて結晶自体の歪みを生じる逆圧電効果を有するものを用いることができる。これらのいずれかの性質を備えた電気光学結晶の例として、LiNbO3 やLiTaO3 を挙げることができる。
電気光学素子14を通過して偏光状態が変化したレーザ光は、第2波長板18で偏光状態が調整されて偏光ビームスプリッタ19に入射される。
分光手段である偏光ビームスプリッタ19では、第2波長板18から入射されたレーザ光を互いに直交する二つの直線偏光成分、すなわちP波成分とS波成分に分光して光の強度変化に変換する。
偏光ビームスプリッタ19において分光されたP波成分とS波成分は、コリメートレンズ21および22でそれぞれ集光され、上述した光・電気変換回路100と同じ構成を有する光・電気変換回路100−1および100−2のフォトダイオード31および32に供給される。
これ以降の光・電気変換回路100−1および100−2内部の作用は、上述した光・電気変換回路100の作用と同じである。
差動増幅器51では、光・電気変換回路100−1および100−2から出力される信号電圧の差分を取り、その値を所定の増幅率で増幅する。
なお、本実施形態では、レーザダイオード11から出力されるレーザ光を用いているが、レーザ光以外にも単一波長光を発生するものであれば何でもよく、例えば発光ダイオード(LED:Light Emitting Diode)から出力される光でもよい。この点は、本発明の全ての実施形態に共通する事項である。
また、電気光学素子14の形状は角柱であれば好ましいが、それ以外にも円柱等の形状であっても構わない。この点についても、本発明の全ての実施形態に共通である。
以上説明した電界検出光学装置E11は、生体に装着可能なウェアラブルコンピュータを用いたデータ通信時に使用されるトランシーバに適用することも可能である。ウェアラブルコンピュータ間のデータ通信は、コンピュータにトランシーバを接続し、このトランシーバが誘起する電界を、電界伝達媒体である生体の表面もしくは内部を伝達させることにより行われる。
図23は、このようなウェアラブルコンピュータ間のデータ通信に使用されるトランシーバの構成を示すブロック図である。同図に示すトランシーバ3は、ウェアラブルコンピュータ1に接続され、このトランシーバ3が誘起する電界を、電界伝達媒体である生体5の表面もしくは内部を伝達することによってデータの送受信を行う。
より具体的なトランシーバ3の構成を説明する。トランシーバ3は、ウェアラブルコンピュータ1から送信されるデータ(情報)を出力するとともに受信した信号を受け取ってウェアラブルコンピュータ1へ出力するI/O回路331、データを送信する送信回路332、電界伝達媒体である生体5に電界を誘起するために導電性部材から成る送受信電極333、生体5に電流が流れるのを防止するとともに送受信電極333による生体5の金属アレルギの危険性を除去するために送受信電極333と生体5の間に配置される絶縁体334を有する。
また、トランシーバ3は、生体5に誘起された電界を受信してこの電界を光学的に検出した後、電気信号に変換する電界検出光学部335、この電界検出光学部335から出力される信号に対して低雑音増幅、雑音除去、および波形整形等の信号処理を施す信号処理回路336、受信する信号の波形整形を行ってI/O回路331へ出力する波形整形回路337を有している。なお、送受信電極333の代わりに送信用電極と受信用電極を分割して設けることも可能である。この場合には、絶縁体もそれぞれの電極に対応して二つ設けられる。
トランシーバ3と生体5を介して伝達されてくる電界を別のトランシーバ3が受信する際には、絶縁体334を介して送受信電極333で受信した電界を電界検出光学部335で電気信号に変換し、信号処理回路336に供給する。信号処理回路336は、電界検出光学部335からの電気信号に対してフィルタリングや増幅等の信号処理を施す。信号処理の後、さらにデータの波形整形が波形整形回路337で行われ、これら一連の処理が施された信号がウェアラブルコンピュータ1の受信データとしてI/O回路331からウェアラブルコンピュータ1に送信される。
このようにウェアラブルコンピュータ1間のデータ通信に使用されるトランシーバ3は、送信すべき情報に基づく電界を電界伝達媒体である生体5に誘起し、この誘起した電界を用いて情報の送信を行う一方で、情報を受信する際には、生体5に誘起された電界を用いてトランシーバ3が信号を受信する。
図24は、ウェアラブルコンピュータ1を生体5の例である人間に装着して使用する場合の例を示す説明図である。同図に示すウェアラブルコンピュータ1−1、1−2、および1−3は、それぞれ対応して接続されるトランシーバ3−1、3−2、および3−3を介して人間の腕、肩、胴体などに装着されて互いにデータの送受信を行う。さらに、生体5の手足の先端が、外部機器である外部端末7にケーブル9を介して接続されるトランシーバ3'−1や3'−2に接触する場合には、ウェアラブルコンピュータ1−1、1−2、および1−3と外部端末7との間でデータの送受信を行うことができる。
このようなトランシーバ3の電界検出光学部335として本実施形態の電界検出光学装置E11を適用する場合、信号源17が送受信電極333に対応する(送受信電極を送信電極と受信電極に分ける場合には、受信電極の方に対応)。そして、生体5に誘起された信号電圧は、送受信電極333を介して電極15に伝達される。電極15〜16間に印加された電圧は、レーザ光の入射方向と直交する方向に電界を誘起する。
ウェアラブルコンピュータ1間のデータ通信は、生体5を伝達する微小な電界によって生じる微小信号電圧を高精度で検出することが重要であり、この意味で本実施形態の電界検出光学装置E11をトランシーバ3の電界検出光学部335に適用すれば大きな効果を得ることができる。
以上説明した本発明の第1の実施形態によれば、入射される光信号を電気信号に変換するフォトダイオードとこのフォトダイオードの入力電流を電圧に変換する負荷抵抗とが一対のトランジスタを用いて構成されるカレントミラー回路を介して結合されて成ることにより、光信号を電気信号に変換する際に、フォトダイオードと負荷抵抗のバイアスを浅くすることなく、電源電圧を低下させることが可能となる。
この結果、帯域幅を狭くすることなく、低消費電力化を図ることが可能となる。
また、本実施形態によれば、次段の差動増幅器として、増幅率の低い安価な回路を適用することができ、コストも低く抑えられる。
なお、本実施形態の光・電気変換回路をLSI(Large Scale Integration)化する場合には、負荷抵抗をトランジスタから構成されるアクティブロードで代用することができる。この点は、本発明の全ての実施形態に共通する事項である。ここで、アクティブロードを構成するトランジスタの寄生容量がフォトダイオードの寄生容量よりも小さくなるように設計することは勿論可能である。
(第1の実施形態の変形例)
ところで、本実施形態に係る光・電気変換回路および電界検出光学装置は、カレントミラーの構成を適宜変更することができる。以下、本実施形態の変形例について説明する。
一般に、電界検出光学装置のレーザダイオード11で発生されるレーザ光には、レーザダイオード11自身や電源から発生する雑音が混入している。これらの雑音は、偏光ビームスプリッタ19で分離された後も同相かつ同レベルであるため、二つの光・電気変換回路から構成されるバランス受光では、差動増幅器51に入力される前に除去されるので、問題にはならない。
これに対して、偏光ビームスプリッタ19の分光比が1:1でない場合や、フォトダイオード31と32の間で光−電流変換率にアンバランスがある場合などにおいては、入力信号成分に無視できないアンバランスを生じる恐れがある。この結果、差動増幅器51から出力される信号にはDCオフセットが生じてしまう。
図6は、本実施形態の変形例1に係る光・電気変換回路および電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E12は、上記の如く差動増幅器51に入力される信号成分にアンバランスが生じたときに、このアンバランスを解消することのできる機構を光・電気変換回路に追加したものである。
具体的には、図5における光・電気変換回路100−2の負荷抵抗42を抵抗値が可変な負荷抵抗43で置き換えて光・電気変換回路100−3を構成することにより、二つのフォトダイオード31および32から出力される光信号のアンバランスを解消する。
図17(a),(b),(c),(d)は、それぞれ負荷抵抗43の構成例を示す回路図である。これらの図において、RR1、RR2は、それぞれ端子を表している。これらの図に示すように、負荷抵抗43は、負荷抵抗41とスイッチSWを直列または並列に接続したものを、更に梯子状に適宜接続して構成することができる。なお、図17はあくまでも構成例であり、負荷抵抗41とスイッチSWの数は適宜変更することができる。
また、各図において負荷抵抗43を構成するスイッチSWは、例えば図22(a),(b),(c),(d),(e)にそれぞれ示すように、(a)nMOS、(b)pチャネルMOSFET(以降、pMOSと記載)、(c)、nMOSとpMOSを並列に接続したもの、(d)npn型バイポーラトランジスタ(以降、npnトランジスタと記載)、(e)pnp型バイポーラトランジスタ(以降、pnpトランジスタと記載)を用いて構成される。なお、これらの図において、T1およびT2はスイッチの入出力端子を、TG1およびTG2はスイッチの開閉制御端子をそれぞれ意味している。
このような構成を有するスイッチSWでon/offを切り替え、負荷抵抗43の抵抗値を変化させることにより、フォトダイオード31および32からそれぞれ出力される信号成分のアンバランスを解消することが可能となる。
なお、以上説明した光・電気変換回路100−3の構成以外は、図1を参照して説明した電界検出光学装置E11と同じである。この点は、以下で説明する本実施形態の変形例についても同様である。
ところで、図6では、図5の光・電気変換回路100−2の負荷抵抗42を負荷抵抗43に替えた場合を図示しているが、これとは反対に光・電気変換回路100−1の負荷抵抗41を負荷抵抗43に替えても、二つの負荷抵抗41および42の両方を負荷抵抗43に替えても同様の効果を得ることができる。
図7は、本実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E13が電界検出光学装置E11と異なる点は、光・電気変換回路100−2において、nMOS104の代わりに、チャネル幅を調整可能な調整手段を備えたnMOS105を接続した光・電気変換回路100−4を用いている点である。ちなみに、図7において、Dがドレイン、Gがゲート、Sがソースをそれぞれ意味していることはいうまでもない。この点は他の図面でも共通である。
nMOS105は、例えば図18(a)または(b)の回路図に示すように、nMOS101のドレインまたはソースとスイッチSWの一端子を直列に接続した組を複数用意し、各nMOS101のゲート同士およびスイッチSWに接続されていないソースまたはドレイン同士、ならびにnMOS101に接続されていないスイッチSWの端子同士をさらに接続することによって構成される。この場合には、各スイッチSWの開閉の組み合わせを変えることによって導通抵抗を調整する。
nMOS105は、図18(c)または(d)の回路図に示すように構成することもできる。この場合、nMOS101のゲートとスイッチSWの一端子を接続した組を複数用意し、各nMOS101のドレイン同士およびソース同士、ならびにスイッチSWの対応端子同士をさらに接続することによってnMOS105を構成する。そして、各スイッチSWの端子間の接続状態を適宜切り替える(各nMOS101のゲートに接続される端子は常に閉成)ことによって導通抵抗を調整する。
なお、並列に接続されるnMOS101とスイッチSWのなす組の数は任意であり、図18に示す場合が一例に過ぎないのは勿論である。また、ここでもスイッチSWは、例えば図22(a),(b),(c),(d),(e)のいずれかに示される構成を有する。
以上の構成を有するnMOS105は、複数のスイッチSWの開閉または接続の切り替えによって実質的にnMOS105のチャネル幅が変更され、結果として導通抵抗を調整することができる。したがって、対をなすnMOS103とのチャネル幅の比を適宜変更することにより、コピーされる電流の倍率を調整できるので、フォトダイオード31と32からそれぞれ出力される信号成分のアンバランスを解消することが可能となる。
この変形例の場合、nMOS104をnMOS105に置き換えているが、他の3つのnMOS101,102、103のうちのいずれかをnMOS105に変えても同じ効果を得ることができる。また、それらのうちの少なくとも一つのnMOSをnMOS105に替えても同様の効果を得ることができる。
以上説明した2つの変形例においても、上記第1の実施形態と同様の効果を得ることができる。特に、二つのフォトダイオードからの出力信号に無視できないアンバランスが生じている場合には、変形例1および2で説明した調整手段を少なくとも一つの負荷抵抗またはnMOSに具備させておけば、そのアンバランスを解消することができるので更に好ましい。
(第2の実施形態)
図2は、本発明の第2の実施形態に係る光・電気変換回路の構成を示す回路図である。同図に示す光・電気変換回路200は、第1の実施形態の光・電気変換回路100においてnMOS101および102を用いる代わりにnpnトランジスタ201および202を用いている。この点を除く構成は光・電気変換回路100と同じであり、その作用も同様である。
本実施形態では、フォトダイオード31に接続されるnpnトランジスタのコレクタとベースを直結し、さらにこの接続点に負荷抵抗41に接続されるnpnトランジスタ202のベースを接続することによってカレントミラー回路を構成する。この場合、npnトランジスタ201および202の動作点は自動的に定電流領域になる。このようなカレントミラーを構成することにより、第1の実施形態と同様に、フォトダイオード31を流れる電流をコピーして負荷抵抗41に供給することができる。
なお、本実施形態においては、npnトランジスタ201および202のコレクタ・ベース間容量、コレクタ・基板間容量等の寄生容量は、フォトダイオード31の寄生容量よりも小さい。
図8は、本実施形態に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E21は、光・電気変換回路として上述した光・電気変換回路200と同様の構成を有する光・電気変換回路200−1および200−2を用いている。
なお、電界検出光学装置E21においても、レーザ光がレーザダイオード11から発射され、電気光学素子14に入射後、偏光ビームスプリッタ19に到達するまでの構成および作用は、上記第1の実施形態の電界検出光学装置E11(図5を参照)と同じなので、ここでは説明を省略する。
偏光ビームスプリッタ19で二つの直線偏光成分(P波成分、S波成分)に分光されたレーザ光は、コリメートレンズ21および22でそれぞれ集光された後、フォトダイオード31および32に供給される。
以上説明した本発明の第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
なお、本実施形態の電界検出光学装置がウェアラブルコンピュータ間のデータ通信に使用されるトランシーバ3の電界検出光学部335(図23、24を参照のこと)に適用可能であることは第1の実施形態と同様である。この点は、後述する実施形態のみならず、本発明の全ての実施形態に共通する事項なので、以下の実施形態においては、重複を避けるためにこの点についての記載を省略する。
ところで、本実施形態においても、フォトダイオード31および32からの出力信号にアンバランスが発生したとき、そのアンバランスを解消する機構を光・電気変換回路に追加することができる。
図9は、本実施形態の変形例1として、光・電気変換回路200−2の負荷抵抗42を抵抗値が可変な負荷抵抗43(図17を参照)に置き換えて光・電気変換回路200−3を構成した場合の構成を示す回路図である。
このような構成を有する負荷抵抗43において、スイッチSW(図17を参照)でon/offを切り替え、負荷抵抗43の抵抗値を変化させることにより、フォトダイオード31および32からそれぞれ出力される信号成分のアンバランスを解消することが可能となる。
なお、以上説明した光・電気変換回路200−3の構成以外は、上述した電界検出光学装置E21(図8を参照)と同じである。この点は、以下で説明する本実施形態の変形例についても同様である。
ところで、図9では、図8の光・電気変換回路200−2の負荷抵抗42を負荷抵抗43に替えた場合を図示しているが、これとは反対に光・電気変換回路200−1の負荷抵抗41を負荷抵抗43に替えても、二つの負荷抵抗41および42の両方を負荷抵抗43に替えても同様の効果を得ることができる。
図10は、本実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E23が電界検出光学装置E21と異なる点は、光・電気変換回路200−2において、npnトランジスタ204の代わりに、エミッタ面積を調整可能な調整手段を備えたnpnトランジスタ205を接続した光・電気変換回路200−4を用いている点である。ちなみに、図10において、Cがコレクタ、Bがベース、Eがエミッタをそれぞれ意味していることはいうまでもない。この点は他の図面でも共通である。
npnトランジスタ205は、例えば図19(a)または(b)の回路図に示すように、npnトランジスタ201のコレクタまたはエミッタとスイッチSW(図22を参照)の一端子を直列に接続した組を複数用意し、各npnトランジスタ201のベース同士およびスイッチSWに接続されていないエミッタまたはコレクタ同士、ならびにnpnトランジスタ201に接続されていないスイッチSWの端子同士をさらに接続することによって構成される。この場合には、各スイッチSWの開閉の組み合わせを変えることによって導通抵抗を調整する。
npnトランジスタ205は、図19(c)または(d)の回路図に示すように構成することもできる。この場合、npnトランジスタ201のベースとスイッチSWの一端子を接続した組を複数用意し、各npnトランジスタ201のコレクタ同士およびエミッタ同士、ならびにスイッチSWの対応端子同士をさらに接続することによってnpnトランジスタ205を構成する。そして、各スイッチSWの端子間の接続状態を適宜切り替える(各npnトランジスタ201のベースに接続される端子は常に閉成)ことによって導通抵抗を調整する。
なお、図19において、npnトランジスタ201とスイッチSWのなす組の数は任意であり、図19に示す場合が一例に過ぎないのは勿論である。
このような構成を有するnpnトランジスタ205は、複数のスイッチSWの開閉または接続の切り替えによって実質的にnpnトランジスタ205のエミッタ面積が変更され、結果として導通抵抗を調整することができる。したがって、対をなすnpnトランジスタ203とのエミッタ面積の比を適宜変更することにより、コピーされる電流の倍率を調整できるので、フォトダイオード31と32からそれぞれ出力される信号成分のアンバランスを解消することが可能となる。
この変形例2の場合、npnトランジスタ204をnpnトランジスタ205に置き換えているが、他の3つのnpnトランジスタ201、202、203のうちのいずれかをnpnトランジスタ205に変えても同じ効果を得ることができる。また、それらのうちの少なくとも一つのnpnトランジスタをnpnトランジスタ205に替えても同様の効果を得ることができる。
以上説明した2つの変形例においても、上記第2の実施形態と同様の効果を得ることができる。特に、二つのフォトダイオードからの出力信号にアンバランスが生じている場合には、変形例で説明したように調整手段を負荷抵抗またはnpnトランジスタに具備させておけば、そのアンバランスを解消することができるので更に好ましい。
(第3の実施形態)
図3は、本発明の第3の実施形態に係る光・電気変換回路の構成を示す回路図である。同図に示す光・電気変換回路300は、光伝送路71からの光を受光するフォトダイオード31、このフォトダイオード31のカソードに直列に接続されるpMOS301、一定電圧を有しpMOS301に接続されて逆バイアスを印加する電源61を有している。フォトダイオード31のアノードは接地されている。
本実施形態に係る光・電気変換回路300は、さらにpMOS301とカレントミラーを構成するpMOS302、このpMOS302に接続される負荷抵抗41、および負荷抵抗41に一定の電圧を印加する電源62を備えている。
本実施形態では、フォトダイオード31に接続されるpMOS301のドレインとゲートを直結し、さらにこの接続点にpMOS302のゲートをそれぞれ接続することによってカレントミラー回路を構成する。この場合にも、pMOS301および302の動作点は自動的に定電流領域になる。このようなカレントミラーを構成することにより、フォトダイオード31を流れる電流をコピーして負荷抵抗41に供給することができる。
なお、本実施形態においては、pMOS301および302のドレイン・ソース間容量、ドレイン・ゲート間容量、ドレイン・基板間容量等の寄生容量は、フォトダイオード31の寄生容量よりも小さい。
図11は、本実施形態に係る光・電気変換回路300を用いて構成される電界検出光学装置の回路構成を示す回路図である。同図に示す電界検出光学装置E31は、光・電気変換回路として上述した光・電気変換回路300と同じ構成を有する光・電気変換回路300−1および300−2を適用するが、その他の構成については上記二つの実施形態の電界検出光学装置と同じである。
図12および図13は、本実施形態において、二つのフォトダイオード31および32の出力信号のアンバランスを解消することのできる機能を追加した電界検出光学装置の構成を示す回路図である。
このうち図12が、負荷抵抗42の抵抗値を可変とした場合の構成(変形例1)を示す一方、図13が、pMOS304のチャネル幅を可変とした場合の構成(変形例2)を示している。
変形例1の場合には、負荷抵抗43(図17の構成例を参照)を用いて光・電気変換回路300−3を構成する。この場合にも、負荷抵抗41および42のうち少なくとも一方を負荷抵抗43で置き換えれば同様の効果を得ることができる。
これに対して変形例2の場合、図20のいずれかの回路図に示すpMOS305を用いることにより、光・電気変換回路300−4を構成している(スイッチSWの構成例は図22を参照のこと)。
ここで、pMOS305の具体的な構成を説明する。図20(a)または(b)に示す場合、pMOS305は、pMOS301のソースまたはドレインとスイッチSWの一端子を直列に接続した組を複数用意し、各pMOS301のゲート同士およびスイッチSWに接続されていないドレインまたはソース同士、ならびにpMOS301に接続されていないスイッチSWの端子同士をさらに接続することによって構成される。この場合には、各スイッチSWの開閉の組み合わせを変えることによって導通抵抗を調整する。
pMOS305は、図20(c)または(d)の回路図に示すように構成することもできる。この場合、pMOS301のゲートとスイッチSWの一端子を接続した組を複数用意し、各pMOS301のソース同士およびドレイン同士、ならびにスイッチSWの対応端子同士をさらに接続することによってpMOS305を構成する。そして、各スイッチSWの端子間の接続状態を適宜切り替える(各pMOS301のゲートに接続される端子は常に閉成)ことによって導通抵抗を調整する。
ここでも、図20において、pMOS301とスイッチSWのなす組の数は任意であり、図20に示す場合が一例に過ぎないのは勿論である。
このようなpMOS305は、複数のスイッチSWの開閉または接続の切り替えによって実質的にpMOS305のチャネル幅が変更され、結果として導通抵抗を調整することができる。したがって、対を成すpMOS303とのチャネル幅の比を適宜変更することにより、コピーされる電流の倍率を調整できるので、フォトダイオード31と32からそれぞれ出力される信号成分のアンバランスを解消することが可能となる。
この変形例2においても、pMOS301、302、303、304のうちの少なくともいずれか一つをpMOS305で置き換えれば同様の効果を得ることができる。
(第4の実施形態)
図4は、本発明の第4の実施形態に係る光・電気変換回路400の構成を示す回路図である。同図に示す光・電気変換回路400は、第3の実施形態の光・電気変換回路300において、pMOS301および302の代わりに、pnpトランジスタ401および402を用いている。この点を除く構成は光・電気変換回路300と同じであり、その作用も同様である。
本実施形態では、フォトダイオード31に接続されるpnpトランジスタ401のコレクタとベースを直結し、さらにこの接続点に負荷抵抗41に接続されるpnpトランジスタ402のベースを接続することによってカレントミラー回路を構成する。この場合にも、pnpトランジスタ401および402の動作点は自動的に定電流領域になる。このようなカレントミラーを構成することにより、フォトダイオード31を流れる電流をコピーして負荷抵抗41に供給できるのは、他の実施形態と同様である。
なお、本実施形態においては、pnpトランジスタ401および402のコレクタ・ベース間容量、コレクタ・基板間容量等の寄生容量は、フォトダイオード31の寄生容量よりも小さい。
図14は、本実施形態に係る電界検出光学装置の構成を示す回路図である。同図に示す電界検出光学装置E41は、光・電気変換回路として上述した光・電気変換回路400と同様の構成を有する光・電気変換回路400−1および400−2を用いている。この点を除く電界検出光学装置E41の構成は、第3の実施形態の電界検出光学装置E31(図11を参照)と同じである。
本実施形態においても、フォトダイオード31および32からの出力信号にアンバランスが発生したとき、そのアンバランスを解消する機構を光・電気変換回路に追加することができる。
図15に示す電界検出光学装置E42が少なくとも一方の負荷抵抗を可変とした場合に対応している(変形例1)。図15では、負荷抵抗42を負荷抵抗43に置き換えているが、上記各実施形態と同様に、負荷抵抗41および42の少なくともいずれか一方を負荷抵抗43に置き換えれば同様の効果を得ることができる。
これに対して、図16に示す電界検出光学装置E43は、pnpトランジスタ404をチャネル幅の調整が可能なpnpトランジスタ405に置き換えた場合に対応している(変形例2)。
pnpトランジスタ405は、例えば図21(a)または(b)の回路図に示すように、pnpトランジスタ401のエミッタまたはコレクタとスイッチSW(図22を参照のこと)の一端子を直列に接続した組を複数用意し、各pnpトランジスタ401のベース同士およびスイッチSWに接続されていないコレクタまたはエミッタ同士、ならびにpnpトランジスタ401に接続されていないスイッチSWの端子同士をさらに接続することによって構成される。この場合には、各スイッチSWの開閉の組み合わせを変えることによって導通抵抗を調整する。
pnpトランジスタ405は、図21(c)または(d)の回路図に示すように構成することもできる。この場合、pnpトランジスタ401のベースとスイッチSWの一端子を接続した組を複数用意し、各pnpトランジスタ401のエミッタ同士およびコレクタ同士、ならびにスイッチSWの対応端子同士をさらに接続することによってpnpトランジスタ405を構成する。そして、各スイッチSWの端子間の接続状態を適宜切り替える(各pnpトランジスタ401のベースに接続される端子は常に閉成)ことによって導通抵抗を調整する。
なお、これらがあくまでも一例に過ぎないことはいうまでもなく、例えばpnpトランジスタ401とスイッチSWのなす組の数は任意である。
このような構成を有するpnpトランジスタ405は、複数のスイッチSWの開閉または接続の切り替えによって実質的にpnpトランジスタ405のエミッタ面積が変更され、結果として導通抵抗を調整することができる。したがって、対をなすpnpトランジスタ403とのエミッタ面積の比を適宜変更することにより、コピーされる電流の倍率を調整できるので、フォトダイオード31と32からそれぞれ出力される信号成分のアンバランスを解消することが可能となる。
なお、電界検出光学装置を構成するpnpトランジスタ401、402、403、404のうち、少なくともいずれか一つをpnpトランジスタ405で置き換えても同様の効果を得ることができるのは勿論である。
以上説明した構成を有する電界検出光学装置E42およびE43によれば、上記三つの実施形態の変形例と同様に、各光・電気変換回路から出力される信号のアンバランスを解消することが可能となる。
本発明の第1の実施形態に係る光・電気変換回路の構成を示す回路図である。 本発明の第2の実施形態に係る光・電気変換回路の構成を示す回路図である。 本発明の第3の実施形態に係る光・電気変換回路の構成を示す回路図である。 本発明の第4の実施形態に係る光・電気変換回路の構成を示す回路図である。 本発明の第1の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第1の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第1の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 本発明の第2の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第2の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第2の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 本発明の第3の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第3の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第3の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 本発明の第4の実施形態に係る電界検出光学装置の構成を示す回路図である。 本発明の第4の実施形態の変形例1に係る電界検出光学装置の構成を示す回路図である。 本発明の第4の実施形態の変形例2に係る電界検出光学装置の構成を示す回路図である。 可変負荷抵抗の構成例を示す回路図である。 調整手段を備えたnMOSの構成例を示す回路図である。 調整手段を備えたnpnトランジスタの構成例を示す回路図である。 調整手段を備えたpMOSの構成例を示す回路図である。 調整手段を備えたpnpトランジスタの構成例を示す回路図である。 スイッチの構成例を示す回路図である。 本発明の適用が想定されるトランシーバの構成を示すブロック図である。 図23のトランシーバを介してウェアラブルコンピュータを人間に装着して使用するときの例を示す説明図である。 従来の光・電気変換回路の構成を示す回路図である。 従来の電界検出光学装置の構成例を示す回路図である。
符号の説明
1、1−1、1−2、1−3 ウェアラブルコンピュータ
3、3−1、3−2、3−3,3'−1,3'−2,3'−3 トランシーバ
5 生体
11 レーザダイオード
12、21、22 コリメートレンズ
13 第1波長板
14 電気光学素子
15、16 電極
17 交流電源
18 第2波長板
19 偏光ビームスプリッタ
31、32 フォトダイオード
41、42、43 負荷抵抗
51 差動増幅器
61、62 電源
71 光伝送路(光ファイバ)
100、200、300、400 光・電気変換回路
101、102、103、104、105 nMOS
201、202、203、204、205 npnトランジスタ
301、302、303、304、305 pMOS
401、402、403、404、405 pnpトランジスタ
331 I/O回路
332 送信回路
333 送受信電極
334 絶縁体
335 電界検出光学部
336 信号処理回路
337 波形整形回路
Emn(m=1,2,3,4;n=1,2,3)、E51 電界検出光学装置

Claims (7)

  1. 入射される光信号を電気信号に変換するフォトダイオードと当該フォトダイオードの入力電流を電圧に変換する負荷抵抗とが一対のトランジスタを用いて構成されるカレントミラー回路を介して結合されて成ることを特徴とする光・電気変換回路。
  2. 前記カレントミラー回路を構成する一対のトランジスタは、pチャネルMOSFET、nチャネルMOSFET、npn型バイポーラトランジスタ、pnp型バイポーラトランジスタのいずれかであることを特徴とする請求項1記載の光・電気変換回路。
  3. 単一波長の光が入射される電気光学結晶に電界が印加されるときに前記単一波長の光の偏光状態が変化する電気光学効果を利用して、前記電気光学結晶に印加される電界を検出する電界検出光学装置であって、
    前記電気光学結晶を通過した前記単一波長の光を二つの直交する直線偏光成分に分光する分光手段と、
    この分光手段で分光された直線偏光成分の各々を電気信号に変換するフォトダイオードと当該フォトダイオードの入力電流を電圧に変換する負荷抵抗とが一対のトランジスタを用いて構成されるカレントミラー回路を介して結合されて成る第1および第2の光電気変換手段と、
    この第1および第2の光電気変換手段からそれぞれ出力される電気信号を用いて差動増幅を行う差動増幅手段と
    を備えたことを特徴とする電界検出光学装置。
  4. 前記カレントミラー回路を構成する一対のトランジスタは、pチャネルMOSFET、nチャネルMOSFET、npn型バイポーラトランジスタ、pnp型バイポーラトランジスタのいずれかであることを特徴とする請求項3記載の電界検出光学装置。
  5. 前記第1および第2の光電気変換手段がそれぞれ有する負荷抵抗のうち少なくとも一方は、自身の抵抗値を調整する調整手段を有することを特徴とする請求項3または4記載の電界検出光学装置。
  6. 前記カレントミラー回路を構成する一対のトランジスタのうち少なくともいずれか一方は、自身のチャネル幅またはエミッタ面積を調整する調整手段を有することを特徴とする請求項4記載の電界検出光学装置。
  7. 前記電気光学結晶に印加される電界は、電界を伝達する電界伝達媒体に誘起されて伝達されてくる電界であることを特徴とする請求項3乃至6のいずれか1項記載の電界検出光学装置。

JP2003407865A 2003-12-05 2003-12-05 光・電気変換回路および電界検出光学装置 Expired - Fee Related JP4295075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003407865A JP4295075B2 (ja) 2003-12-05 2003-12-05 光・電気変換回路および電界検出光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003407865A JP4295075B2 (ja) 2003-12-05 2003-12-05 光・電気変換回路および電界検出光学装置

Publications (2)

Publication Number Publication Date
JP2005167157A true JP2005167157A (ja) 2005-06-23
JP4295075B2 JP4295075B2 (ja) 2009-07-15

Family

ID=34729779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003407865A Expired - Fee Related JP4295075B2 (ja) 2003-12-05 2003-12-05 光・電気変換回路および電界検出光学装置

Country Status (1)

Country Link
JP (1) JP4295075B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013534A1 (en) * 2005-07-27 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007059889A (ja) * 2005-07-27 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007107925A (ja) * 2005-10-11 2007-04-26 Rohm Co Ltd 電流検出回路およびそれを用いた受光装置ならびに電子機器
WO2007125977A1 (en) * 2006-04-27 2007-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
JP2009047688A (ja) * 2007-07-25 2009-03-05 Semiconductor Energy Lab Co Ltd 光電変換装置及びその光電変換装置を具備する電子機器
US7705283B2 (en) 2005-05-23 2010-04-27 Semiconductor Energy Laboratory Co., Ltd Photoelectric conversion device and manufacturing method thereof
US7791012B2 (en) 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
KR101003170B1 (ko) 2006-09-25 2010-12-22 인테그레이티드 디지털 테크놀로지스, 인코포레이티드 광 검출기 어레이
WO2011049005A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US8134106B2 (en) 2005-10-11 2012-03-13 Rohm Co., Ltd. Current detection circuit
US8514165B2 (en) 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018029314A (ja) * 2016-08-19 2018-02-22 富士通株式会社 周波数特性調整回路、これを用いた光送信器、及び光トランシーバ

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705283B2 (en) 2005-05-23 2010-04-27 Semiconductor Energy Laboratory Co., Ltd Photoelectric conversion device and manufacturing method thereof
US8263926B2 (en) 2005-05-23 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US7485838B2 (en) 2005-07-27 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric current amplifier
JP2007059889A (ja) * 2005-07-27 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012047756A (ja) * 2005-07-27 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置
US8049157B2 (en) 2005-07-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011164111A (ja) * 2005-07-27 2011-08-25 Semiconductor Energy Lab Co Ltd 半導体装置
KR101281991B1 (ko) * 2005-07-27 2013-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2007013534A1 (en) * 2005-07-27 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7838812B2 (en) 2005-07-27 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007107925A (ja) * 2005-10-11 2007-04-26 Rohm Co Ltd 電流検出回路およびそれを用いた受光装置ならびに電子機器
US8134106B2 (en) 2005-10-11 2012-03-13 Rohm Co., Ltd. Current detection circuit
WO2007125977A1 (en) * 2006-04-27 2007-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
US7531784B2 (en) 2006-04-27 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
JP2011181954A (ja) * 2006-04-27 2011-09-15 Semiconductor Energy Lab Co Ltd 半導体装置
TWI407562B (zh) * 2006-04-27 2013-09-01 Semiconductor Energy Lab 半導體裝置及使用該半導體裝置之電子器具
KR101003170B1 (ko) 2006-09-25 2010-12-22 인테그레이티드 디지털 테크놀로지스, 인코포레이티드 광 검출기 어레이
US7791012B2 (en) 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
US8514165B2 (en) 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8913050B2 (en) 2007-07-25 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
JP2009047688A (ja) * 2007-07-25 2009-03-05 Semiconductor Energy Lab Co Ltd 光電変換装置及びその光電変換装置を具備する電子機器
US8803589B2 (en) 2009-10-21 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
WO2011049005A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US8350621B2 (en) 2009-10-21 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US8242837B2 (en) 2009-10-21 2012-08-14 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
JP2011109646A (ja) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd アナログ回路及び半導体装置
US9419020B2 (en) 2009-10-21 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US9716109B2 (en) 2009-10-21 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US10115743B2 (en) 2009-10-21 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US10319744B2 (en) 2009-10-21 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US10957714B2 (en) 2009-10-21 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
JP2018029314A (ja) * 2016-08-19 2018-02-22 富士通株式会社 周波数特性調整回路、これを用いた光送信器、及び光トランシーバ

Also Published As

Publication number Publication date
JP4295075B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
US10917267B2 (en) Method and system for split voltage domain receiver circuits
JP4295075B2 (ja) 光・電気変換回路および電界検出光学装置
Georgas et al. Addressing link-level design tradeoffs for integrated photonic interconnects
US10554311B2 (en) Method and system for waveguide delay based equalization with optical splitting in optical communication
Szilagyi et al. A 53-Gbit/s optical receiver frontend with 0.65 pJ/bit in 28-nm bulk-CMOS
KR102194972B1 (ko) 광수신 회로, 광수신 장치, 및 광전송 시스템
US20180026597A1 (en) Method And System for Accurate Gain Adjustment Of A Transimpedance Amplifier Using A Dual Replica And Servo Loop
US9768881B2 (en) Devices and techniques for integrated optical data communication
WO2013038911A1 (ja) 半導体装置及びこれを備えた赤外線撮像装置
Tavernier et al. A high-speed POF receiver with 1 mm integrated photodiode in 180 nm CMOS
Baehr-Jones et al. Monolithically integrated 112 Gbps PAM4 optical transmitter and receiver in a 45 nm CMOS-silicon photonics process
JP4316999B2 (ja) 電界検出光学装置
WO2019140740A1 (zh) 一种复用光通信光接收组件mon管脚的电路
TW201644188A (zh) 具單端輸入之平衡差動轉阻抗放大器及平衡方法
JPH07226557A (ja) 電子回路およびこれを用いた半導体装置
CA2312516C (en) Infrared transceiver with isolated analog output
JP2006333204A (ja) 光電気変換回路
Romanova et al. Inductor-less low-noise CMOS transimpedance amplifier for OTDR applications
Andrade et al. Comparison of three monolithically integrated TIA topologies for 50 Gb/s OOK and PAM4
US20230188106A1 (en) Traveling-Wave Transimpedance Amplifier
TWI689706B (zh) 定位感測處理裝置
JPH04225611A (ja) 広ダイナミックレンジ受光回路
Goll et al. A 10áGb/s 0.25 áμm SiGe modulator driver for photonic-integration
JP2004179382A (ja) 光受信器
Georgas Optical receiver techniques for integrated photonic links

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees