JP2004179382A - 光受信器 - Google Patents

光受信器 Download PDF

Info

Publication number
JP2004179382A
JP2004179382A JP2002343671A JP2002343671A JP2004179382A JP 2004179382 A JP2004179382 A JP 2004179382A JP 2002343671 A JP2002343671 A JP 2002343671A JP 2002343671 A JP2002343671 A JP 2002343671A JP 2004179382 A JP2004179382 A JP 2004179382A
Authority
JP
Japan
Prior art keywords
light receiving
amplifier
receiving element
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002343671A
Other languages
English (en)
Other versions
JP4107067B2 (ja
Inventor
Kazuhiro Komatsuzaki
和宏 小松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2002343671A priority Critical patent/JP4107067B2/ja
Publication of JP2004179382A publication Critical patent/JP2004179382A/ja
Application granted granted Critical
Publication of JP4107067B2 publication Critical patent/JP4107067B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】SN比を低下させることなく高密度実装が可能な光受信器を提供する。
【解決手段】受光素子2に流れるフォト電流が大きくなると、電流制限回路8が作動して電圧降下が生じて受光素子2のアノード、カソード間のバイアスが低下して受光素子2の静電容量が増加するが、受光素子2に流れるフォト電流の増加に伴って増幅器3の出力が増大し、調整手段21の比較増幅器24の反転入力端子と非反転入力端子との間の電圧レベルの差が大きくなり、その差が比較増幅器24で増幅されて電界効果トランジスタ22のゲートに入力される。電界効果トランジスタ22のゲートに印加される電圧が増加すると、ソース、ドレイン間のインピーダンスが減少する。従って、電界効果トランジスタ22に並列接続された増幅器3の入出力間のインピーダンスが減少し、入力インピーダンスが減少するので、光受信器20の−3dB帯域幅Bwの狭まりが防止される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、光信号を電気信号に変換する光受信器に関する。
【0002】
【従来の技術】
図3は光受信器の従来例を示すブロック図である。
【0003】
この光受信器1は、光信号を電気信号に変換する受光素子(PD)2と、受光素子2で変換された電気信号を、後段に接続される図示しない機器が検出できるレベルに増幅する増幅器(前置増幅器)3とで構成されたものである。同図において、4は電源電圧Vccが印加される電源端子であり、5は増幅された信号が出力する出力端子である。尚、入力端子は図には示されていないが受光素子2の受光面が入力端子に相当する(例えば、特許文献1参照。)。
【0004】
光信号が伝搬する伝送路の損失は、光ファイバの種類やその敷設状況によって変わるため、光受信器1は、入力信号のレベル範囲が広くなるように設計されている。光受信器1は増幅器3を有するため、その出力レベルは入力信号(光信号)のレベルに比例して大きくなる。
【0005】
図4は光受信器の他の従来例を示すブロック図である。
【0006】
図4に示した光受信器6の図3に示した光受信器1との相違点は、図3に示した光受信器1(1−1、1−2、…、1−n)を複数並列に配置した点である。
【0007】
しかし、図4に示すように複数の光受信器1−1、1−2、…、1−nを高密度実装する場合、受光素子2−1、2−2、…、2−nや増幅器3−1、3−2、…、3−nを近接して配置したり、アレイ状に構成された部品を用いたりするため、各部品間の分布容量が増加する。このため、例えば光受信器1−1で増幅された電気信号が、光受信器1−2の受光素子2−2で変換された電気信号や光受信器1−nの増幅器3−nで増幅された電気信号等から干渉を受け、信号対雑音比(SN比)が低下するという問題があった。
【0008】
そこで、SN比の問題を解決するため、図5に示すような電流制限回路8を用いることが提案された。
【0009】
図5は本発明の前提となった光受信器のブロック図である。
【0010】
図5に示す光受信器7は、光信号を電気信号に変換する受光素子2と、受光素子2で変換された電気信号を増幅する増幅器3と、受光素子2のカソードに接続され受光素子2に流れるフォト電流を制限する電流制限回路8とで構成されたものである。
【0011】
図6は図5に示した光受信器に用いられる電流制限回路について詳述するためのブロック図である。
【0012】
この電流制限回路8は、一端(図では上側)が電源端子4に接続された電流検出抵抗9と、二つの入力端子が電流検出抵抗9の両端にそれぞれ接続された電圧増幅器10と、ドレインが電流検出抵抗9の他端(この場合下側)に接続され、ソースが受光素子2のカソードに接続されたMOSトランジスタ11と、陰極がアースされた基準電圧源12と、非反転入力端子が基準電圧源12の陽極に接続され、反転入力端子が電圧増幅器10の出力端子に接続され、出力端子がMOSトランジスタ11のゲートに接続された比較増幅器13とで構成されている。
【0013】
この電流制限回路の動作について説明する。
【0014】
受光素子2に光信号が入射されると、電源端子4より受光素子2のカソードに向かって電流(カソード電流)が流れる。このカソード電流が流れると、電流検出抵抗9の両端に電圧が発生し、その電圧が電圧増幅器10で増幅される。電圧増幅器10で増幅された電圧は、比較増幅器13で基準電圧源12の電圧と比較され、その差に比例した電圧がMOSトランジスタ11のゲートに印加される。MOSトランジスタ11はゲートに印加された電圧に依存した電流以上の電流がソース、ドレイン間に流れないように制限する。そのため、受光素子2から増幅器3に流れる電気信号(フォト電流)の大きさが必要最小限となるため、隣接部(他の受光素子や増幅器等)からの干渉量を低く抑えることができる。
【0015】
【特許文献1】
特開平6−61752号公報
【0016】
【発明が解決しようとする課題】
ところで、図5に示した光受信器7の−3dB帯域幅Bwは、数1式のように受光素子2の静電容量Cと、増幅器3の入力インピーダンスRfとに依存する。
【0017】
【数1】
Bw≒1/(C×Rf)
受光素子2は、アノード、カソード間の電圧、すなわち印加されるバイアスが低下するに従い、受光素子2の内部静電容量が増加する性質を有する。通常、増幅器3の入力インピーダンスは高インピーダンスに設計されているため、受光素子2のバイアスが低下するに従い、光受信器7の−3dB帯域幅Bwが狭くなる。その結果、光受信器7が必要とする−3dB帯域幅Bwが確保できなくなるため、SN比が低下するという問題があった。
【0018】
そこで、本発明の目的は、上記課題を解決し、SN比を低下させることなく高密度実装が可能な光受信器を提供することにある。
【0019】
【課題を解決するための手段】
上記目的を達成するために、請求項1の発明は、光信号を電気信号に変換する複数の受光素子と、各受光素子の一方の電極にそれぞれ接続され光信号を増幅する増幅器と、各受光素子の他方の電極にそれぞれ直列に接続され受光素子に流れるフォト電流を所定値以下に制限する電流制限回路とを備えた光受信器において、フォト電流に応じてインピーダンスが変化する調整手段を各増幅器の入出力端子間に設けたものである。
【0020】
請求項2の発明は、請求項1に記載の構成に加え、調整手段は、増幅器の入力端子及び出力端子にソース及びドレインがそれぞれ接続された電界効果トランジスタと、基準電圧源と、増幅器の出力電圧レベルと基準電圧源の電圧レベルとを比較し、その差に比例した電圧を増幅して電界効果トランジスタのゲートに印加することで電界効果トランジスタのソース、ドレイン間のインピーダンスを変化させる比較増幅器とを有するのが好ましい。
【0021】
請求項3の発明は、請求項1または2に記載の構成に加え、受光素子は、PIN型フォトダイオードであるのが好ましい。
【0022】
本発明によれば、受光素子に流れるフォト電流が大きくなると、電流制限回路が作動して電圧降下が生じ、受光素子のアノード、カソード間のバイアスが低下し、受光素子の静電容量が増加するが、受光素子に流れるフォト電流の増加に伴って増幅器の出力が増大し、調整手段の比較増幅器の反転入力端子と非反転入力端子との間の電圧レベルの差が大きくなり、その差が比較増幅器で増幅されて電界効果トランジスタのゲートに入力される。電界効果トランジスタのゲートに印加される電圧が増加すると、ソース、ドレイン間のインピーダンスが減少する。従って、電界効果トランジスタに並列接続された増幅器の入出力間のインピーダンスが減少し、入力インピーダンスが減少するので、光受信器の−3dB帯域幅の狭まりが防止される。
【0023】
受光素子にPIN型フォトダイオードを用いることにより、光信号の電気信号への変換が高速で行われるので、信号の伝送速度を向上させることができる。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【0025】
図1は本発明の光受信器の一実施の形態を示す概念図である。本実施の形態では受光素子、電流制限回路、増幅器及び調整手段が一つの場合で説明する。
尚、図3〜図6に示した従来例と同様の部材には共通の符号を用いた。
【0026】
図1に示す光受信器20は、受光素子2と、受光素子2に流れるフォト電流を制限する電流制限回路8と、受光素子2からの光信号を増幅する増幅器3と、増幅器3の入出力端子間に接続されフォト電流に応じてインピーダンスが変化する調整手段21とで構成されている。
【0027】
図2は図1に示した光受信器の調整手段の一実施の形態を示すブロック図である。
【0028】
図2に示す調整手段21は、増幅器3の入力端子及び出力端子にソース及びドレインがそれぞれ接続されたnチャネル型のMOSトランジスタ22と、陰極がアースされた基準電圧源23と、増幅器3の出力電圧レベルと基準電圧源23の電圧レベルとを比較し、その差に比例した電圧を増幅してMOSトランジスタ22のゲートに印加することでMOSトランジスタ22のソース、ドレイン間のインピーダンスを変化させる比較増幅器24とで構成されている。
【0029】
これら増幅器3、MOSトランジスタ22、基準電圧源23及び比較増幅器24で電流帰還型の可変入力インピーダンス型増幅器(以下「可変Zin型増幅器」という。)25が構成されている。この場合、MOSトランジスタ22は帰還抵抗器として機能しており、可変Zin型増幅器25のインピーダンスはMOSトランジスタ22のソース、ドレイン間の抵抗値となる。
【0030】
尚、図2ではnチャネル型のMOSトランジスタ22が示されているが、本発明はこれに限定されるものではなく、pチャネル型のMOSトランジスタや接合型の電界効果トランジスタを用いてもよい。また、MOSトランジスタ22のソース、ドレイン間に固定抵抗器を並列接続したり、固定抵抗器と可変抵抗器(半固定抵抗器)とを直列接続したものと並列接続してもよい。
【0031】
受光素子2としてはPIN型フォトダイオードを用いるのが好ましい。PIN型フォトダイオードを用いることにより、光信号の電気信号への変換を高速で行うことができ、信号の伝送速度が向上する。
【0032】
基準電圧源23としては、例えば電池が用いられるが、ツェナーダイオードと固定抵抗器とを組み合わせたものを用いてもよい。
【0033】
次に本光受信器の作用を図2を参照して説明する。
【0034】
光受信器20の受光素子2に微弱な光信号が入射されると、電源端子4より受光素子2のカソードにフォト電流が流れ、そのフォト電流が可変Zin型増幅器25に入力される。可変Zin型増幅器25は入力したフォト電流を増幅し電圧レベルで出力する。
【0035】
可変Zin型増幅器25の内部では、入力信号を増幅する増幅器3が出力する電圧レベルと、基準電圧源23の電圧レベルとの差を比較増幅器24が比較して増幅した電圧が、MOSトランジスタ22のゲートに印加される。MOSトランジスタ22は、ゲートに印加された電圧によってコンダクタンスが変化するので、ソース、ドレイン間の抵抗値(帰還抵抗値)が変化することになる。MOSトランジスタ22の帰還抵抗値が変化した後、出力信号の振幅を比較増幅器24が比較、増幅するので、可変Zin型増幅器25の出力振幅はある値以上にならないように制限される。
【0036】
通常、可変Zin型増幅器の入力電流が大きくなった場合、MOSトランジスタ22の帰還抵抗値は小さくなる。可変Zin型増幅器25は、入力信号の大きさによってMOSトランジスタ22の帰還抵抗値が変化するので、可変Zin型増幅器25の入力インピーダンスが変化する。
【0037】
光受信器20の受光素子2に入力する光信号が大きくなると、電流制限回路8により電圧降下が生じ、受光素子2のカソード、アノード間のバイアスが低くなるので、受光素子2の静電容量が増加するが、可変Zin型増幅器25の入力インピーダンスが減少するので、光受信器20の−3dB帯域幅Bwの狭まりが防止される。
【0038】
尚、本実施の形態では受光素子、電流制限回路、増幅器及び調整手段が一つの場合で説明したが、本発明はこれに限定されるものではなく、複数であってもよい。
【0039】
【発明の効果】
以上要するに本発明によれば、SN比を低下させることなく高密度実装が可能な光受信器の提供を実現することができる。
【図面の簡単な説明】
【図1】本発明の光受信器の一実施の形態を示す概念図である。
【図2】図1に示した光受信器の調整手段の一実施の形態を示すブロック図である。
【図3】光受信器の従来例を示すブロック図である。
【図4】光受信器の他の従来例を示すブロック図である。
【図5】本発明の前提となった光受信器のブロック図である。
【図6】図5に示した光受信器に用いられる電流制限回路について詳述するためのブロック図である。
【符号の説明】
2 受光素子(PD)
3 増幅器
4 電源端子
5 出力端子
8 電流制限回路
20 光受信器
21 調整手段
22 電界効果トランジスタ(MOSトランジスタ)
23 基準電圧源
24 比較増幅器
25 可変入力インピーダンス型増幅器(可変Zin増幅器)

Claims (3)

  1. 光信号を電気信号に変換する複数の受光素子と、各受光素子の一方の電極にそれぞれ接続され上記光信号を増幅する増幅器と、各受光素子の他方の電極にそれぞれ直列に接続され上記受光素子に流れるフォト電流を所定値以下に制限する電流制限回路とを備えた光受信器において、上記フォト電流に応じてインピーダンスが変化する調整手段を各増幅器の入出力端子間に設けたことを特徴とする光受信器。
  2. 上記調整手段は、上記増幅器の入力端子及び出力端子にソース及びドレインがそれぞれ接続された電界効果トランジスタと、基準電圧源と、上記増幅器の出力電圧レベルと上記基準電圧源の電圧レベルとを比較し、その差に比例した電圧を増幅して上記電界効果トランジスタのゲートに印加することで上記電界効果トランジスタのソース、ドレイン間のインピーダンスを変化させる比較増幅器とを有する請求項1に記載の光受信器。
  3. 上記受光素子は、PIN型フォトダイオードである請求項1または2に記載の光受信器。
JP2002343671A 2002-11-27 2002-11-27 光受信器 Expired - Fee Related JP4107067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002343671A JP4107067B2 (ja) 2002-11-27 2002-11-27 光受信器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002343671A JP4107067B2 (ja) 2002-11-27 2002-11-27 光受信器

Publications (2)

Publication Number Publication Date
JP2004179382A true JP2004179382A (ja) 2004-06-24
JP4107067B2 JP4107067B2 (ja) 2008-06-25

Family

ID=32705402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002343671A Expired - Fee Related JP4107067B2 (ja) 2002-11-27 2002-11-27 光受信器

Country Status (1)

Country Link
JP (1) JP4107067B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080988A (ja) * 2004-09-10 2006-03-23 Sumitomo Electric Ind Ltd 前置増幅器
JP2008182219A (ja) * 2006-12-28 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008278373A (ja) * 2007-05-02 2008-11-13 Nippon Antenna Co Ltd 光受信回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080988A (ja) * 2004-09-10 2006-03-23 Sumitomo Electric Ind Ltd 前置増幅器
JP2008182219A (ja) * 2006-12-28 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
US8514165B2 (en) 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008278373A (ja) * 2007-05-02 2008-11-13 Nippon Antenna Co Ltd 光受信回路

Also Published As

Publication number Publication date
JP4107067B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
JP3098461B2 (ja) ディジタル受信回路
JPH0548964B2 (ja)
EP0852435A2 (en) Bias voltage supply circuit for photoelectric converting element, and photodetection circuit
US11067439B2 (en) Photo receiver circuits
US7477109B2 (en) Process and temperature-compensated transimpedance amplifier
US20120249241A1 (en) Light receiving circuit with differential output
US6812787B2 (en) Reference voltage generating circuit and voltage amplifier using the same
FR2551555A1 (fr) Detecteur de l'intensite d'un signal, notamment radioelectrique, et circuit le comprenant
EP0862264A2 (en) Feedback amplifier and optical receiver using the same
KR102065198B1 (ko) 펄스형 전자기 방사 검출 디바이스
US7262655B2 (en) High bandwidth resistor
EP1503496A1 (en) Photocurrent-to-voltage conversion apparatus including non-diode-connected clamping MOS transistor
US7221229B2 (en) Receiver circuit having an optical reception device
JP4107067B2 (ja) 光受信器
US9331790B2 (en) Fully digital CMOS based optical receiver
JPH11127039A (ja) 光受信回路と光受信方法
US4744105A (en) Receiver using optical feedback
JP2009290520A (ja) トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器
KR20110073171A (ko) 트랜스임피던스 증폭기 회로
JP2004128676A (ja) 光受信器
US6768384B1 (en) High-speed differential preamplifier
JP2002171142A (ja) 受光装置
JPH10126167A (ja) 光受信用前置増幅器
JPH04225611A (ja) 広ダイナミックレンジ受光回路
KR100283625B1 (ko) 광 펄스 수신기용 트랜스임피던스 프리앰프 집적회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080324

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees