WO2013038911A1 - 半導体装置及びこれを備えた赤外線撮像装置 - Google Patents

半導体装置及びこれを備えた赤外線撮像装置 Download PDF

Info

Publication number
WO2013038911A1
WO2013038911A1 PCT/JP2012/071925 JP2012071925W WO2013038911A1 WO 2013038911 A1 WO2013038911 A1 WO 2013038911A1 JP 2012071925 W JP2012071925 W JP 2012071925W WO 2013038911 A1 WO2013038911 A1 WO 2013038911A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
bias
voltage
integration circuit
saturation prevention
Prior art date
Application number
PCT/JP2012/071925
Other languages
English (en)
French (fr)
Inventor
邦幸 奥山
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US14/344,790 priority Critical patent/US9426388B2/en
Priority to EP12831932.4A priority patent/EP2757355A4/en
Priority to JP2013533602A priority patent/JP5884997B2/ja
Publication of WO2013038911A1 publication Critical patent/WO2013038911A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • G01J5/22—Electrical features thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • G01J5/22—Electrical features thereof
    • G01J5/24—Use of specially adapted circuits, e.g. bridge circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J2005/0077—Imaging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J2005/106—Arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers

Definitions

  • the present invention relates to a semiconductor device and an infrared imaging device including the same.
  • thermoelectric conversion elements As an example of an infrared imaging device, a bolometer type infrared imaging device including a one-dimensional or two-dimensional sensor array and a readout circuit is known (Patent Document 1). An example thereof will be described with reference to FIG. FIG. 4 partially shows a readout circuit and a two-dimensional sensor array in the bolometer-type infrared imaging device.
  • This infrared imaging device arranges thermoelectric conversion elements in a two-dimensional matrix, detects an infrared signal received by the thermoelectric conversion element for each thermoelectric conversion element, and outputs a detection signal as an electric signal.
  • the infrared imaging apparatus receives a detection signal from a pixel switch 201 selected by a vertical shift register 205 via a scanning line 211, a horizontal switch 204, and a readout circuit 206 connected to the thermoelectric conversion element 202 via a signal line 203. Parallel processing is possible. Outputs of the plurality of readout circuits 206 are sequentially output from the output terminal 210 to the outside by the horizontal shift register 208. Reference numerals 207 and 209 denote a multiplexer switch and an output buffer, respectively.
  • FIG. 5 shows the configuration of the read circuit in FIG.
  • the readout circuit 101 includes a bias circuit 102 that applies a constant voltage to the bolometer element (thermoelectric conversion element) 105, a bias cancel circuit 103 that removes an offset current of components other than the signal of the subject, a bias circuit 102, and a bias cancel circuit 103. And an integration circuit 104 including an operational amplifier (hereinafter referred to as an integration operational amplifier) 111 connected to both of these circuits.
  • the plurality of read circuits 101 are supplied with input voltages via the input voltage wirings 1 and 2 (106, 107), and execute read operations simultaneously in parallel. The operation is roughly as follows.
  • each bolometer element 105 that occurs according to the intensity of infrared incident light from the subject is detected as the difference between the bolometer current determined by the input voltages VB1, VB2 (115, 121) and the bias cancellation current.
  • the detected current difference is integrated by the integration circuit 104, and at the same time, current-voltage conversion is performed and output as a voltage value.
  • Specific operations of the bias circuit 102 and the bias cancel circuit 103 are as follows. First, the input voltages VB1 and VB2 are adjusted in a state where the shutter of the imaging device is closed (a state where light from the subject is not incident). Thereby, the current flowing through the bolometer element 105 and the current flowing through the bias cancel resistor 116 are balanced.
  • the bias circuit 102 includes an NMOS transistor (hereinafter referred to as a bias transistor) 108 whose source is connected to one end of the bolometer element 105, an input terminal connected to the input voltage wiring 1 (106), and an output terminal connected to the bias transistor 108.
  • the source follower circuit 109 is connected to each gate. Since the bias transistor 108 is driven with a low impedance by the source follower circuit 109, it is possible to suppress the jumping noise of each readout circuit.
  • the bias circuit 102 applies a constant voltage to each bolometer element 105. Thereby, the resistance value change of the bolometer element 105 is converted into a current value.
  • the VGS removal voltage generation circuit 1 (110) is a circuit that compensates for VGS (gate-source voltage) of both the bias transistor 108 and the source follower circuit 109, and the fluctuation voltage of VGS does not appear in the drain current. (Voltage fluctuation compensation) circuit configuration. More specifically, the VGS removal voltage generation circuit 1 (110) includes the same bias transistor 108, source follower circuit 109, and operational amplifier 114 as the bias circuit 102.
  • the source of the bias transistor 108 is connected to one end of the bolometer element 105, the gate of the bias transistor 108 is connected to the output terminal of the source follower circuit 109, and the drain of the bias transistor 108 is connected to + 5V.
  • the operational amplifier 114 has its output terminal connected to the input terminal of the source follower circuit 109, the inverting input terminal ( ⁇ ) connected to the source of the bias transistor 108, and the non-inverting input terminal (+) connected to the input voltage VB1 (115). Has been.
  • the bias cancel circuit 103 includes a resistor element (bias cancel resistor) 116 having a power source connected to one end, a PMOS transistor (hereinafter referred to as a canceller transistor) 117 having a source connected to the other end of the resistor element, and an input terminal having an input voltage.
  • the wiring follower circuit 118 includes a source follower circuit 118 whose output terminal is connected to the gate of the canceller transistor 117.
  • the infrared signal has a large offset component, and the signal component from the subject exists at a minute level on the offset component. Therefore, the bias cancel circuit 103 is configured for the purpose of removing the offset component.
  • the canceller transistor 117 is driven with a low impedance by the source follower circuit 118, the jumping noise of each readout circuit 101 can be suppressed.
  • the VGS removal voltage generation circuit 2 (119) is a circuit that compensates for VGS of both the canceller transistor 117 and the source follower circuit 118. More specifically, the VGS removal voltage generation circuit 2 (119) also includes the same bias cancellation resistor 116, canceller transistor 117, source follower circuit 118, and operational amplifier 120 as the bias cancellation circuit 103.
  • the source of the canceller transistor 117 is connected to one end of the bias cancel resistor 116, the gate is connected to the output end of the source follower circuit 118, and the drain is connected to + 5V.
  • the operational amplifier 120 has its output terminal connected to the input terminal of the source follower circuit 118, the inverting input terminal ( ⁇ ) connected to the source of the canceller transistor 117, and the non-inverting input terminal (+) connected to the input voltage terminal VB2 (121). ing.
  • the drains of the bias transistor 108 and the canceller transistor 117 in the readout circuit 101 are connected to the inverting input terminal ( ⁇ ) of the integrating operational amplifier 111 and one end of the integrating capacitor 122 in the integrating circuit 104, respectively.
  • the integration circuit 104 integrates the current change of the bolometer element 105 described above.
  • the other end of the integrating capacitor 122 is connected to the output terminal of the integrating operational amplifier 111, and the non-inverting input terminal (+) of the integrating operational amplifier 111 is connected to + 5V.
  • the inverting input terminal ( ⁇ ) of the integrating operational amplifier 111 that is, the drains of the bias transistor 108 and the canceller transistor 117 are normally fixed at + 5V, respectively.
  • the voltage of the integrating capacitor 122 after the integration is taken out from the output terminal of the integrating operational amplifier 111, and these are sequentially output from each readout circuit 101 as an output signal.
  • a reset switch 123 is provided between the inverting input terminal ( ⁇ ) and the output terminal of the integrating operational amplifier 111. After the integrated voltage is output from the integrating capacitor 122, the switch 123 is turned “ON", so that the voltage of the non-inverting input terminal (+) of the integrating operational amplifier 111 is set to + 5V.
  • a clip diode A (124) and a clip diode B (125) are connected to the inverting input terminal ( ⁇ ) of the integrating operational amplifier 111. These function so as to compensate for the excessive current when one of the current of the bolometer element 105 or the current on the bias cancel circuit 103 side becomes excessive and the output of the integrating operational amplifier 111 is saturated.
  • each input voltage wiring connected to a plurality of readout circuits is directly connected to a bias transistor or a canceller transistor, the influence of the voltage displacement inside the readout circuit when the input voltage is light incident from a high-temperature subject or the like.
  • the drain voltage of each of the above transistors is fixed to +5 V, but the voltage fluctuates when light from a high-temperature subject is incident on the bolometer element (thermoelectric conversion element). The resistance value of the bolometer element decreases due to light incident from a high-temperature subject.
  • the inverting input terminal ( ⁇ ) of the integrated operational amplifier drops from +5 V to about +4.3 V as the clip voltage (t1 in FIG. 6B). 'Period).
  • the voltage at the inverting input terminal ( ⁇ ) fluctuates, the voltage at the drain of the bias transistor or canceller transistor decreases. For this reason, the gate voltage also fluctuates due to the drain-gate parasitic capacitance of each transistor, and the voltage fluctuation of each input voltage wiring connected to the gate occurs.
  • the image pickup apparatus of Patent Document 1 uses a source follower circuit (109 and 118 in FIG. 5), and drives a bias transistor and a canceller transistor with low impedance, thereby suppressing fluctuations in gate voltage due to a high-temperature false signal.
  • the bolometer type infrared imaging device has the following problems.
  • each transistor is driven with a low impedance to prevent jumping noise due to a high-temperature subject or the like. Therefore, the area and power consumption for this source follower circuit are increased.
  • This problem is caused by the extremely small infrared signal, and the source follower circuit needs to realize low noise.
  • the source follower circuit needs to have a large area in order to reduce the influence of 1 / f noise, and to increase the mutual conductance gm of the transistor in order to reduce white noise. For this reason, the source follower circuit consumes a large amount of power. Since there are two such source follower circuits in each readout circuit, the area and power consumption of the entire chip increase.
  • the present invention is intended to realize low noise, small area, and low power consumption in a semiconductor device for an infrared imaging device.
  • a bolometer element that receives light from a subject, a bias circuit that applies a bias voltage to the bolometer element, a bias cancellation circuit that removes an offset current of the bolometer element, the bias circuit, and the bias
  • One or more combinations of an integration circuit that is connected to a connection point of a cancellation circuit and integrates a difference current between the bias circuit and the bias cancellation circuit and a saturation prevention circuit that prevents saturation of the output voltage of the integration circuit are provided.
  • a semiconductor device is provided.
  • a plurality of bolometer elements that receive light from a subject and a plurality of readout circuits connected to each of the plurality of bolometer elements are connected to the first and second input voltage wirings.
  • An infrared imaging device is provided.
  • the readout circuit is connected to a connection point between the bias circuit that applies a bias voltage to the corresponding bolometer element, a bias cancellation circuit that removes an offset current of the corresponding bolometer element, and the bias circuit and the bias cancellation circuit.
  • An integration circuit that integrates a difference current between the bias circuit and the bias cancellation circuit; and a saturation prevention circuit that prevents saturation of an output voltage of the integration circuit.
  • a plurality of bolometer elements that receive light from a subject and a plurality of readout circuits connected to each of the plurality of bolometer elements are connected to the first and second input voltage wirings.
  • a bias circuit that applies a bias voltage to the corresponding bolometer element, a bias cancel circuit that removes an offset current of the corresponding bolometer element, and a connection between the bias circuit and the bias cancel circuit.
  • a method for preventing output voltage saturation of the integration circuit in an infrared imaging device including an integration circuit that is connected to a point and integrates a difference current between the bias circuit and the bias cancellation circuit.
  • the output voltage of the integration circuit is compared with a preset saturation prevention upper detection voltage, and when the output voltage of the integration circuit is higher than the saturation prevention upper detection voltage, the integration circuit is By disconnecting from the connection point, saturation of the output voltage of the integration circuit is prevented.
  • the saturation prevention circuit prevents saturation of the output voltage of the integration circuit.
  • the semiconductor device according to the present invention can achieve performance equivalent to that of a device including a source follower circuit with low noise, small area, and low power consumption even without a source follower circuit.
  • the saturation prevention circuit can prevent the saturation of the output voltage of the integration circuit, and can eliminate the voltage fluctuation component of the input voltage wiring due to a high-temperature subject or the like.
  • the infrared imaging device according to the present invention can eliminate the influence on the input voltage supplied to the other readout circuits operating in parallel, which is caused by the saturation phenomenon of the output voltage of the integration circuit, and uses the source follower circuit. It is possible to obtain a high temperature false signal prevention effect equivalent to the case.
  • the infrared imaging device according to the present invention can realize low noise, small area, and low power consumption.
  • FIG. 1 is a diagram showing a configuration of a readout circuit in a bolometer-type infrared imaging device according to the first embodiment of the present invention.
  • FIG. 2 is a diagram showing a configuration of a readout circuit in a bolometer-type infrared imaging device according to the second embodiment of the present invention.
  • FIG. 3A is a circuit diagram for explaining an operation at the time of light incidence from a high-temperature subject in one of the readout circuits of FIG.
  • FIG. 3B is an output voltage and signal waveform diagram for explaining an operation at the time of light incidence from a high-temperature subject in one of the readout circuits of FIG. 3A.
  • FIG. 4 is a circuit diagram partially showing the bolometer-type infrared imaging device of Patent Document 1.
  • FIG. 5 is a diagram showing the configuration of the read circuit shown in FIG.
  • FIG. 6A is a circuit diagram for explaining a mechanism of a high-temperature false signal and temperature drift in the readout circuit shown in FIG.
  • FIG. 6B is a signal waveform diagram for explaining the mechanism of the high-temperature false signal and the temperature drift in the readout circuit shown in FIG. 6A.
  • Each readout circuit 301 includes a bias circuit 302 that applies a constant voltage to the bolometer element 305, a bias cancellation circuit 303 that removes an offset current of components other than the subject signal, an integration circuit 304 that integrates the subject signal, and an integration circuit 304. It comprises a saturation prevention circuit 309 that prevents output voltage saturation.
  • the first input voltage wiring 1 (306) and the second input voltage wiring 2 (307) remove VGS using the input voltages VB1, VB2 (315, 321) as inputs, as in the circuit described in FIG.
  • the bias circuit 302 includes an NMOS transistor (hereinafter referred to as a bias transistor) 308 whose source is connected to one end of the bolometer element 305, and applies a constant voltage to the bolometer element 305. Thereby, the resistance value change of the bolometer element 305 is converted into a current value.
  • a bias transistor NMOS transistor
  • the bias cancel circuit 303 includes a resistance element 316 having a power source (VDD) connected to one end and a transistor (hereinafter referred to as a canceller transistor) 317 having a source connected to the other end of the resistance element 316.
  • VDD power source
  • a transistor hereinafter referred to as a canceller transistor
  • a bias cancel circuit 303 is configured for the purpose of removing the offset component.
  • the drains of the bias transistor 308 and the canceller transistor 317 are connected to the inverting input terminal ( ⁇ ) of the integrating operational amplifier 324 and one end of the integrating capacitor 322 in the integrating circuit 304 via the input separation switch 325.
  • the integration circuit 304 integrates the current change of the bolometer element 305 described above.
  • the other end of the integrating capacitor 322 is connected to the output terminal of the integrating operational amplifier 324.
  • the non-inverting input terminal (+) of the integrating operational amplifier 324 is connected to the reference voltage (VDD / 2).
  • the inverting input terminal ( ⁇ ) of the integrating operational amplifier 324 that is, the drains of the bias transistor 308 and the canceller transistor 317 via the input separation switch 325 are normally fixed to the reference voltage (VDD / 2), respectively.
  • the voltage of the integrating capacitor 322 after the integration is taken out from the output terminal of the integrating operational amplifier 324, and these are sequentially outputted from each readout circuit 301 as an output signal.
  • the saturation prevention circuit 309 compares the output voltage of the integration circuit 304 with a preset saturation prevention upper detection voltage (Vprev_sat_up), and controls the input separation switch 325 according to the comparison result.
  • the saturation prevention circuit 309 disconnects the drains of the bias transistor 308 and the canceller transistor 317 (the connection point between them) and the input of the integration circuit 304 when the output voltage of the integration circuit 304 is higher than the saturation prevention upper detection voltage (Vprev_sat_up).
  • the saturation prevention circuit 309 suppresses voltage fluctuation at the inverting input terminal ( ⁇ ) of the integrating operational amplifier 324 that occurs when the output voltage of the integrating operational amplifier 324 is saturated.
  • the saturation prevention circuit 309 includes a comparator 326 that compares the output voltage of the integration circuit 304 with the saturation prevention upper detection voltage (Vprev_sat_up).
  • the saturation prevention circuit 309 also includes an SR latch 327 that holds the output of the comparator 326, and an input separation switch 325 that disconnects the drain of the bias transistor 308 and the canceller transistor 317 from the input of the integration circuit 304 by the output of the SR latch 327.
  • the non-inverting input terminal (+) of the comparator 326 is connected to the output terminal of the integrating operational amplifier 324 and the integrating capacitor 322, and the inverting input terminal ( ⁇ ) of the comparator 326 is connected to the saturation prevention upper detection voltage (Vprev_sat_up).
  • the output terminal of the comparator 326 is connected to the set terminal (S) of the SR latch 327.
  • the output of the comparator 326 becomes “High” when the output voltage of the integrating operational amplifier 324 exceeds the saturation prevention upper detection voltage (Vprev_sat_up).
  • the reset signal wiring 312 is connected to the reset terminal (R) of the SR latch 327, and the output terminal (Q) of the SR latch 327 is connected to the control terminal of the input separation switch 325.
  • the output terminal (Q) becomes “High” even for a moment while the reset terminal (R) is “Low”
  • the output terminal (Q) becomes “High”
  • the set terminal (S) becomes Even after returning to “Low”
  • the output terminal (Q) keeps “High”.
  • the input separation switch 325 is a single pole double throw (one circuit and two contacts), and the common terminal is connected to the drains of the bias transistor 308 and the canceller transistor 317.
  • the contact 1 of the input separation switch 325 is connected to the inverting input terminal ( ⁇ ) of the integration operational amplifier 324 and the integration capacitor 322, and the contact 2 of the input separation switch 325 is connected to the reference voltage (VDD / 2).
  • the control terminal is connected to the output terminal (Q) of the SR latch 327.
  • a reset switch (RSTSW) 323 is connected between the inverting input terminal ( ⁇ ) and the output terminal of the integrating operational amplifier 324. After the integrated voltage is output from the capacitor 322, the switch 323 is turned “ON” by the reset signal from the reset signal wiring 312, so that the output voltage of the integrating operational amplifier 324 is the reference voltage of the non-inverting input terminal (+).
  • the voltage (VDD / 2) is set.
  • the detected current difference is integrated by the integration circuit 304, and at the same time, is subjected to current-voltage conversion and output from the integration circuit 304 as a voltage value.
  • the saturation prevention circuit 309 detects the upper limit of the voltage value output from the integration circuit 304, and before the output voltage of the integration circuit 304 saturates, the input of the integration circuit 304 is input to the bias circuit 302 and the bias cancellation circuit by the input separation switch 325 Disconnect from 303 connection point.
  • the SR latch 327 in the saturation prevention circuit 309 is provided to prevent chattering during the transition of the comparator 326. Therefore, when the influence of chattering is small, the SR latch 327 is not necessary.
  • the bias circuit 302 and the bias cancel circuit 303 are as follows. First, the input voltages VB1 and VB2 (see FIG. 5) are adjusted in a state where the shutter of the infrared imaging device is closed (the light from the subject is not incident), and the current flowing to the bolometer element 305 side and the bias cancel circuit 303 are adjusted. Balance the current flowing through Thereafter, when the shutter is opened, only the current change accompanying the change in the resistance value of the bolometer element 305 due to the light incident from the subject can be taken out. The operation when light is incident from a high-temperature subject will be described in detail with reference to FIGS. 3A and 3B. In FIG.
  • a readout circuit 301 connected to a bolometer element 305 to which light from a high-temperature subject is not incident, and a readout circuit 301-1 connected to a bolometer element 305-1 to which light from a high-temperature subject is incident.
  • the resistance temperature coefficient of the bolometer element is negative, the resistance value of the bolometer element 305-1 decreases due to the incidence of light from a high-temperature subject, and thus the current to the bolometer element 305-1 increases.
  • the capacitor 322 of the integration circuit 304-1 is taken along the path indicated by the arrow in the circuit on the right side of FIG. 3A.
  • the imaginary short circuit of the integrating operational amplifier is destroyed, and the bias transistor 308-1 and the canceller transistor connected to the inverting input terminal ( ⁇ ) of the integrating operational amplifier 324-1 and the inverting input terminal ( ⁇ ) of the integrating operational amplifier 324-1.
  • a voltage change ( ⁇ V) occurs at the drain of 317-1 (the connection point between them) (period T1 in FIG. 3B).
  • the parasitic capacitance between the drain and gate of the bias transistor 308-1 and canceller transistor 317-1 is connected between the inverting input terminal ( ⁇ ) of the integrating operational amplifier 324-1 and the input voltage wirings 1 and 2. For this reason, the voltage fluctuation of the inverting input terminal ( ⁇ ) of the integrating operational amplifier 324-1 is differentiated and appears in the input voltage wirings 1 and 2 (( ⁇ ) ⁇ VS1 in FIG. 3B).
  • the saturation prevention upper detection voltage (Vprev_sat_up) is set between the upper effective voltage and the upper saturation voltage of the output voltage of the integration circuit 304-1.
  • the output of the integrating operational amplifier 324-1 reaches the saturation prevention upper detection voltage (Vprev_sat_up)
  • the output of the comparator 326-1 of the saturation prevention circuit 309-1 becomes “High” and is connected to the comparator 326-1.
  • the output of the SR latch 327-1 is also held at “High”.
  • the input separation switch 325-1 is connected to the common terminal (the drains of the bias transistor 308-1 and the canceller transistor 317-1) and the contact 2 (VDD / 2).
  • the input of the integration circuit 304-1 is disconnected. Since the input of the integration circuit 304-1 is disconnected, the current from the capacitor 322-1 of the integration operational amplifier 324-1 does not flow.
  • the output voltage of the integrating operational amplifier 324-1 is fixed at the saturation prevention upper detection voltage (Vprev_sat_up), the inverting input terminal ( ⁇ ) of the integrating operational amplifier 324-1 is imaginary shorted, and returns to the reference voltage (VDD / 2). (Period T2 in FIG. 3B). At this time, voltage fluctuations at the drains of the bias transistor 308-1 and the canceller transistor 317-1 are differentiated by the parasitic capacitance and appear in the input voltage wirings 1 and 2 ((+) ⁇ VS2 in FIG. 3B).
  • the current generated by applying the voltage of the input voltage wiring is integrated by the integrating operational amplifier 324.
  • the effect of the first embodiment is that performance equivalent to that provided with a source follower circuit as shown in Patent Document 1 can be obtained with low noise, small area, and low power consumption.
  • the reason is that by using the saturation prevention circuit, the voltage fluctuation component of the input voltage wiring due to the high temperature subject or the like can be made zero, and the high temperature false signal prevention effect can be obtained. That is, the saturation prevention circuit prevents saturation of the output voltage of the integration circuit, thereby eliminating the influence on the input voltage supplied to other readout circuits operating in parallel, which is caused by the saturation phenomenon of the output voltage of the integration circuit.
  • a second embodiment of the present invention will be described with reference to FIG.
  • the second embodiment also shows the configuration of the readout circuit applied to the bolometer type infrared imaging device.
  • the connection relationship between the second input voltage wiring 2 (407) and the reset signal wiring 412 is the same as that in the first embodiment, and a description thereof will be omitted.
  • the input voltage wiring 1 (406) and the input voltage wiring 2 (407) generate VGS removal voltages using the input voltages VB1, VB2 (315, 321) described in FIG. 5 as inputs.
  • illustration is omitted. In the circuit shown in FIG.
  • the saturation prevention circuit 409 includes a saturation prevention upper detection comparator (first comparator) 426 and a saturation prevention lower detection comparator for the purpose of preventing both high temperature false signals and low temperature false signals. 428 is used.
  • the inverting input terminal ( ⁇ ) of the saturation prevention lower detection comparator (second comparator) 428 is the non-inversion of the output terminal of the integration operational amplifier 424, the capacitor 422, and the saturation prevention upper detection comparator 426 in the integration circuit 404. Connected to the input terminal (+).
  • the non-inverting input terminal (+) of the saturation prevention lower detection comparator 428 is connected to the saturation prevention lower detection voltage (Vprev_sat_down).
  • the saturation prevention lower detection voltage (Vprev_sat_down) is set between the lower effective voltage and lower saturation voltage (see FIG. 3B) of the output voltage of the integration circuit 404.
  • the OR circuit 429 takes the logical sum of the output signal of the saturation prevention lower detection comparator 428 and the output signal of the saturation prevention upper detection comparator 426 and outputs the logical sum to the set terminal (S) of the SR latch 427.
  • the reset signal wiring 412 is connected to the reset terminal (R) of the SR latch 427.
  • the integration circuit is less likely to be saturated in the case of a low-temperature subject, but the lower side saturation may occur depending on the gain of the integration circuit.
  • the sum of the voltage fluctuation components of the input voltage wiring due to the lower saturation cannot be made zero, resulting in a low-temperature false signal.
  • the circuit area slightly increases, the second embodiment in which the total of the voltage fluctuation components of the input voltage wiring due to the lower saturation can be made zero by adding a saturation detection lower detection comparator. preferable. In some cases, only lower saturation prevention may be used.
  • (Appendix 1) A bolometer element that receives light from the subject; A bias circuit for applying a bias voltage to the bolometer element; A bias cancel circuit for removing the offset current of the bolometer element; An integration circuit that is connected to a connection point between the bias circuit and the bias cancellation circuit and integrates a difference current between the bias circuit and the bias cancellation circuit; A saturation prevention circuit for preventing saturation of the output voltage of the integration circuit; A semiconductor device comprising: (Appendix 2) The semiconductor device according to attachment 1, wherein the saturation prevention circuit has a function of comparing an output voltage of the integration circuit with a preset saturation prevention upper detection voltage, and the output voltage of the integration circuit is the saturation prevention upper side.
  • a semiconductor device which prevents the output voltage of the integration circuit from being saturated due to the high temperature of the subject by disconnecting the integration circuit from the connection point when the voltage is higher than a detection voltage.
  • Appendix 3 The semiconductor device according to attachment 2, wherein the saturation prevention circuit is inserted between a first comparator that compares the output voltage of the integration circuit and the saturation prevention upper detection voltage, and between the connection point and the integration circuit. And a switch connected and controlled to be turned on and off by the output of the first comparator.
  • Appendix 4 The semiconductor device according to appendix 3, wherein a latch portion is inserted and connected between the output of the first comparator and the switch.
  • a second comparator for comparing a detection voltage; a logic circuit for calculating a logical sum of the outputs of the first and second comparators; and the logic circuit inserted between the connection point and the integration circuit. And a switch that is controlled to be turned on / off by the output of the semiconductor device.
  • Appendix 7 The semiconductor device according to appendix 6, wherein a latch portion is inserted and connected between the output of the logic circuit and the switch.
  • An infrared imaging device in which a plurality of bolometer elements that receive light from a subject and a plurality of readout circuits connected to each of the plurality of bolometer elements are connected to first and second input voltage wirings, The readout circuit is connected to a connection point between the bias circuit that applies a bias voltage to the corresponding bolometer element, a bias cancellation circuit that removes an offset current of the corresponding bolometer element, and the bias circuit and the bias cancellation circuit.
  • An infrared imaging apparatus comprising: an integration circuit that integrates a difference current between the bias circuit and the bias cancellation circuit; and a saturation prevention circuit that prevents saturation of an output voltage of the integration circuit.
  • the saturation prevention circuit has a function of comparing the output voltage of the integration circuit with a preset saturation prevention upper detection voltage, and the output voltage of the integration circuit is the saturation prevention circuit.
  • An infrared imaging device that prevents the output voltage of the integration circuit from being saturated due to the high temperature of the subject by disconnecting the integration circuit from the connection point when the voltage is higher than the upper detection voltage.
  • the saturation prevention circuit includes a first comparator that compares an output voltage of the integration circuit and the saturation prevention upper detection voltage, and between the connection point and the integration circuit.
  • An infrared imaging device comprising: a switch inserted and connected and controlled to be turned on and off by an output of the first comparator.
  • Appendix 11 The infrared imaging device according to appendix 10, wherein a latch portion is inserted and connected between the output of the first comparator and the switch.
  • Appendix 12 In the infrared imaging device according to appendix 9, the saturation prevention circuit further has a function of comparing the output voltage of the integration circuit with a preset saturation prevention lower detection voltage, and the output voltage of the integration circuit is An infrared imaging apparatus that prevents the output voltage of the integration circuit from being saturated due to the low temperature of the subject by disconnecting the integration circuit from the connection point when the detection voltage is lower than a saturation detection lower detection voltage.
  • (Appendix 13) The infrared imaging device according to attachment 12, wherein the saturation prevention circuit includes a first comparator that compares an output voltage of the integration circuit and the saturation prevention upper detection voltage, an output voltage of the integration circuit, and the saturation prevention circuit.
  • a second comparator for comparing the side detection voltage, a logic circuit for calculating the logical sum of the outputs of the first and second comparators, and being inserted and connected between the connection point and the integration circuit,
  • An infrared imaging device comprising: a switch that is on / off controlled by an output of a circuit.
  • (Appendix 14) The infrared imaging device according to appendix 13, wherein a latch portion is inserted and connected between the output of the logic circuit and the switch.
  • a plurality of bolometer elements that receive light from a subject and a plurality of readout circuits connected to each of the plurality of bolometer elements are connected to first and second input voltage wirings, and the readout circuits correspond to each other.
  • a bias circuit for applying a bias voltage to the bolometer element, a bias cancel circuit for removing the offset current of the corresponding bolometer element, and the bias circuit and the bias connected to a connection point of the bias circuit and the bias cancel circuit An integration circuit for integrating the difference current of the cancellation circuit, and an output voltage saturation prevention method for the integration circuit in an infrared imaging device, By comparing the output voltage of the integration circuit with a preset saturation prevention upper detection voltage and disconnecting the integration circuit from the connection point when the output voltage of the integration circuit is higher than the saturation prevention upper detection voltage, the subject That prevents the output voltage of the integrating circuit from saturating due to the high temperature.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　赤外線撮像装置は、被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続して構成される。前記読み出し回路は、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、前記積分回路の出力電圧の飽和を防止する飽和防止回路と、を含む。

Description

半導体装置及びこれを備えた赤外線撮像装置
　本発明は半導体装置及びこれを備えた赤外線撮像装置に関する。
　赤外線撮像装置の一例として、一次元または二次元のセンサアレイと読み出し回路から構成されるボロメータ型赤外線撮像装置が知られている（特許文献１）。その一例を、図４を参照して説明する。
　図４は、ボロメータ型赤外線撮像装置のうちの、読み出し回路と二次元センサアレイを部分的に示している。
　本赤外線撮像装置は、熱電変換素子を二次元マトリクス状に配列し、熱電変換素子で受光した赤外線信号を熱電変換素子毎に検出し、検出信号を電気信号として出力する。本赤外線撮像装置は、垂直シフトレジスタ２０５により走査線２１１を介して選択された画素スイッチ２０１、および水平スイッチ２０４、信号線２０３を介して熱電変換素子２０２に接続する読み出し回路２０６により、検出信号を並列処理することができる。複数の読み出し回路２０６の出力は水平シフトレジスタ２０８によって出力端子２１０から順次、外部に出力される。２０７、２０９はそれぞれマルチプレクサスイッチ、出力バッファである。
　図４の読み出し回路の構成を図５に示す。読み出し回路１０１は、ボロメータ素子（熱電変換素子）１０５に定電圧を印加するバイアス回路１０２と、被写体の信号以外の成分のオフセット電流を除去するバイアスキャンセル回路１０３と、バイアス回路１０２とバイアスキャンセル回路１０３の両回路に接続されているオペアンプ（以下、積分オペアンプと呼ぶ）１１１を含む積分回路１０４と、を有する。複数の読み出し回路１０１は入力電圧配線１，２（１０６，１０７）を介して入力電圧を供給され、それぞれ同時並列に読み出し動作を実行する。
　動作は、概略以下の通りである。被写体からの赤外線入射光の強度に応じて生じた各ボロメータ素子１０５の抵抗変化は、入力電圧ＶＢ１，ＶＢ２（１１５，１２１）により決まるボロメータ電流とバイアスキャンセル電流との差として検出される。検出された電流差は、積分回路１０４により積分されると同時に電流−電圧変換されて電圧値として出力される。
　バイアス回路１０２とバイアスキャンセル回路１０３の具体的な動作は、以下の通りである。まず撮像装置のシャッターを閉じた状態（被写体からの光が入射していない状態）で入力電圧ＶＢ１，ＶＢ２が調整される。これにより、ボロメータ素子１０５側に流れる電流とバイアスキャンセル抵抗１１６に流れる電流をつり合わせる。その後、シャッターを開くことにより、被写体からの光入射によるボロメータ素子１０５の抵抗値変化に伴う電流変化分のみを取り出すことができる。図５の各回路の詳細を以下に示す。
　まず、バイアス回路１０２は、ボロメータ素子１０５の一端にソースが接続されるＮＭＯＳトランジスタ（以下、バイアストランジスタと呼ぶ）１０８と、入力端が入力電圧配線１（１０６）に、出力端がバイアストランジスタ１０８のゲートにそれぞれ接続されるソースフォロア回路１０９から構成される。このソースフォロア回路１０９により、バイアストランジスタ１０８は低インピーダンスでドライブされるため、各読み出し回路の飛び込みノイズを抑えることができる。バイアス回路１０２は各ボロメータ素子１０５に定電圧を印加する。これにより、ボロメータ素子１０５の抵抗値変化は電流値に変換される。
　さらに、ＶＧＳ除去電圧発生回路１（１１０）は、バイアストランジスタ１０８とソースフォロア回路１０９のトランジスタ両方のＶＧＳ（ゲート−ソース間電圧）を補償する回路であり、ＶＧＳの変動電圧がドレイン電流に現れない（電圧変動の補償）回路構成になっている。より詳細にはＶＧＳ除去電圧発生回路１（１１０）は、バイアス回路１０２と同じバイアストランジスタ１０８、ソースフォロア回路１０９、オペアンプ１１４から構成される。接続形態についても、バイアストランジスタ１０８のソースはボロメータ素子１０５の一端に、バイアストランジスタ１０８のゲートはソースフォロア回路１０９の出力端に、バイアストランジスタ１０８のドレインは＋５Ｖにそれぞれ接続される。オペアンプ１１４は、その出力端子にソースフォロア回路１０９の入力端が、反転入力端子（−）にはバイアストランジスタ１０８のソースが、非反転入力端子（＋）には入力電圧ＶＢ１（１１５）がそれぞれ接続されている。
　同様にバイアスキャンセル回路１０３は、一端に電源を接続した抵抗素子（バイアスキャンセル抵抗）１１６と抵抗素子の他端にソースを接続したＰＭＯＳトランジスタ（以下、キャンセラトランジスタと呼ぶ）１１７、入力端が入力電圧配線２（１０７）に、出力端がキャンセラトランジスタ１１７のゲートにそれぞれ接続されるソースフォロア回路１１８から構成される。
　ここで赤外線の信号は、大きなオフセット成分を持ち、そのオフセット成分の上に被写体からの信号成分が微小なレベルで存在する。従って、このオフセット成分を除去する目的のためにこのバイアスキャンセル回路１０３を構成している。またこのソースフォロア回路１１８により、キャンセラトランジスタ１１７は低インピーダンスでドライブされるため、各読み出し回路１０１の飛び込みノイズを抑えることができる。
　また、ＶＧＳ除去電圧発生回路２（１１９）もＶＧＳ除去電圧発生回路１（１１０）と同様に、キャンセラトランジスタ１１７とソースフォロア回路１１８のトランジスタの両方のＶＧＳを補償する回路である。より詳細には、ＶＧＳ除去電圧発生回路２（１１９）も、バイアスキャンセル回路１０３と同じバイアスキャンセル抵抗１１６、キャンセラトランジスタ１１７、ソースフォロア回路１１８、オペアンプ１２０から構成される。接続形態についても、キャンセラトランジスタ１１７のソースはバイアスキャンセル抵抗１１６の一端に、ゲートはソースフォロア回路１１８の出力端に、ドレインは＋５Ｖにそれぞれ接続される。オペアンプ１２０は、その出力端子にソースフォロア回路１１８の入力端、反転入力端子（−）にはキャンセラトランジスタ１１７のソース、非反転入力端子（＋）には入力電圧端子ＶＢ２（１２１）がそれぞれ接続されている。
　読み出し回路１０１におけるバイアストランジスタ１０８及びキャンセラトランジスタ１１７のドレインはそれぞれ、積分回路１０４における積分オペアンプ１１１の反転入力端子（−）と積分コンデンサ１２２の一端に接続されている。積分回路１０４は、前述のボロメータ素子１０５の電流変化分を積分する。
　積分コンデンサ１２２の他端は積分オペアンプ１１１の出力端子に接続されており、積分オペアンプ１１１の非反転入力端子（＋）は＋５Ｖに接続されている。これにより積分オペアンプ１１１の反転入力端子（−）、つまりバイアストランジスタ１０８とキャンセラトランジスタ１１７のドレインはそれぞれ、通常、＋５Ｖに固定される。積分後の積分コンデンサ１２２の電圧は積分オペアンプ１１１の出力端子から取り出され、これらは出力信号として各読み出し回路１０１から順次出力される。また、積分オペアンプ１１１の反転入力端子（−）と出力端子間にはリセット用のスイッチ１２３を備える。積分コンデンサ１２２から積分された電圧を出力した後に、スイッチ１２３を”ＯＮ”とすることで積分オペアンプ１１１の非反転入力端子（＋）の電圧である＋５Ｖに設定される。
　積分オペアンプ１１１の反転入力端子（−）にはクリップダイオードＡ（１２４）及びクリップダイオードＢ（１２５）が接続されている。これらは、ボロメータ素子１０５の電流、またはバイアスキャンセル回路１０３側の電流の一方が過多になり、積分オペアンプ１１１の出力が飽和した場合に、その過多の電流を補うように働く。
　次に、高温偽信号と温度ドリフトのメカニズムを、図６Ａ、図６Ｂを用いて説明する。
　図６Ａでは複数の読み出し回路に接続している各入力電圧配線とバイアストランジスタやキャンセラトランジスタが直接接続されるため、入力電圧が高温被写体からの光入射等の場合の読み出し回路内部の電圧変位の影響を受けてしまう問題がある。通常は上記の各トランジスタのドレイン電圧はそれぞれ＋５Ｖ固定になっているが、ボロメータ素子（熱電変換素子）に高温被写体からの光が入射される場合には電圧が変動してしまう。高温被写体からの光入射によりボロメータ素子の抵抗値が下がる。そのため、ボロメータ素子への電流が増加する場合、積分開始時にリセット用のスイッチＲＳＴＳＷ（図５のスイッチ１２３）が”ＯＦＦ”となった瞬間、図６Ａの右側の回路に矢印で示す経路で積分オペアンプのコンデンサからボロメータ素子へ急激な電流が流れる。このことにより、オペアンプのイマジナリショートが崩れ、積分オペアンプの反転入力端子（−）に電圧変化が発生する（図６Ｂのｔ１の期間）。
　その後、積分オペアンプの出力が飽和する場合にもオペアンプのイマジナリショートが崩れ、最終的に積分オペアンプの反転入力端子（−）は＋５Ｖからクリップ電圧である約＋４．３Ｖに低下する（図６Ｂのｔ１’の期間）。このような反転入力端子（−）の電圧変動時にはバイアストランジスタやキャンセラトランジスタのドレインの電圧が低下する。そのため、各トランジスタのドレイン−ゲート間寄生容量によりゲート電圧もそれぞれ変動し、ゲートに接続する各入力電圧配線の電圧変動が発生する。
　このため、一部のボロメータ素子に高温被写体からの光が入射されると、上記のような電圧変動（飛び込みノイズ）の影響により、入力電圧配線１及び入力電圧配線２を介し、すべての読み出し回路に変位電流が発生する。発生した変位電流は、高温被写体からの光が入射されていない他のボロメータ素子の出力電圧に影響を与えてしまう。
　その対策として、特許文献１の撮像装置ではソースフォロワ回路（図５の１０９と１１８）を用い、バイアストランジスタやキャンセラトランジスタを低インピーダンスでドライブすることにより、高温偽信号によるゲート電圧の変動を抑える。
特開２００８−２２４５７号公報
　上記のボロメータ型赤外線撮像装置は以下の問題点を有する。バイアストランジスタ及びキャンセラトランジスタの入力にソースフォロワ回路を用いることで、各トランジスタを低インピーダンスでドライブして高温被写体などによる飛び込みノイズを防止している。そのため、このソースフォロワ回路分の面積や消費電力が大きくなる。
　この問題は、赤外線の信号が極めて微小であることに起因しており、ソースフォロワ回路は低ノイズを実現する必要がある。具体的には、ソースフォロワ回路は、１／ｆノイズの影響を低減するために大面積にし、またホワイトノイズを低減するためにトランジスタの相互コンダクタンスｇｍを上げる必要がある。このことからソースフォロワ回路は消費電力が大きくなってしまう。このようなソースフォロワ回路が各読み出し回路に２つずつあるため、チップ全体の面積や消費電力が大きくなってしまう。
　本発明は、赤外線撮像装置用の半導体装置における低ノイズ、小面積、低消費電力を実現しようとするものである。
　本発明の態様によれば、被写体からの光を受けるボロメータ素子と、該ボロメータ素子にバイアス電圧を与えるバイアス回路と、前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、前記積分回路の出力電圧の飽和を防止する飽和防止回路と、の組合せを一組以上備えた半導体装置が提供される。
　本発明の別の態様によれば、被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続した赤外線撮像装置が提供される。前記読み出し回路は、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、前記積分回路の出力電圧の飽和を防止する飽和防止回路と、を含む。
　本発明のさらに別の態様によれば、被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続して成り、前記読み出し回路が、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、を含む赤外線撮像装置における前記積分回路の出力電圧飽和防止方法が提供される。本出力電圧飽和防止方法においては、前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことにより、前記積分回路の出力電圧が飽和することを防止する。
　本発明による半導体装置は、飽和防止回路が、積分回路の出力電圧の飽和を未然に防ぐ。これにより、本発明による半導体装置は、ソースフォロワ回路無しでも、ソースフォロワ回路を備える装置と同等の性能を低ノイズ、小面積、低消費電力で得られる。
　本発明による赤外線撮像装置は、飽和防止回路が、積分回路の出力電圧の飽和を未然に防ぎ、高温被写体などによる入力電圧配線の電圧変動成分を無くすことができる。これにより、本発明による赤外線撮像装置は、積分回路の出力電圧の飽和現象が与える、並列動作する他の読み出し回路へ供給される入力電圧への影響をなくすことができ、ソースフォロワ回路を用いた場合と同等の高温偽信号の防止効果を得ることが可能である。その結果、本発明による赤外線撮像装置は、低ノイズ、小面積、低消費電力を実現することができる。
　図１は、本発明の第１の実施形態による、ボロメータ型赤外線撮像装置における読み出し回路の構成を示した図である。
　図２は、本発明の第２の実施形態による、ボロメータ型赤外線撮像装置における読み出し回路の構成を示した図である。
　図３Ａは、図１の読み出し回路の１つにおける高温被写体からの光入射時の動作について説明するための回路図である。
　図３Ｂは、図３Ａの読み出し回路の１つにおける高温被写体からの光入射時の動作について説明するための出力電圧及び信号波形図である。
　図４は、特許文献１のボロメータ型赤外線撮像装置を部分的に示した回路図である。
　図５は、図４に示された読み出し回路の構成を示した図である。
　図６Ａは、図５に示された読み出し回路における高温偽信号と温度ドリフトのメカニズムを説明するための回路図である。
　図６Ｂは、図６Ａに示された読み出し回路における高温偽信号と温度ドリフトのメカニズムを説明するための信号波形図である。
（実施形態の構成）
　ボロメータ型赤外線撮像装置に適用された、本発明の第１の実施形態による読み出し回路の構成を図１に示す。各読み出し回路３０１は、ボロメータ素子３０５に定電圧を印加するバイアス回路３０２、被写体の信号以外の成分のオフセット電流を除去するバイアスキャンセル回路３０３、被写体の信号を積分する積分回路３０４、積分回路３０４の出力電圧の飽和を防止する飽和防止回路３０９から構成される。なお、第１の入力電圧配線１（３０６）、第２の入力電圧配線２（３０７）は、図５で説明した回路と同様、入力電圧ＶＢ１，ＶＢ２（３１５，３２１）を入力とするＶＧＳ除去電圧発生回路１（１１０）、２（１１９）に接続されるが、ここでは図示を省略している。
　各読み出し回路３０１には入力電圧配線１，２（３０６，３０７）とリセット信号配線３１２が共通に接続されており、各読み出し回路３０１は同時並列に読み出し動作を行なう。
　バイアス回路３０２は、ボロメータ素子３０５の一端にソースが接続されるＮＭＯＳトランジスタ（以下、バイアストランジスタと呼ぶ）３０８から構成され、ボロメータ素子３０５に定電圧を印加する。これにより、ボロメータ素子３０５の抵抗値変化が電流値に変換される。
　バイアスキャンセル回路３０３は、一端に電源（ＶＤＤ）を接続した抵抗素子３１６と抵抗素子３１６の他端にソースを接続したトランジスタ（以下、キャンセラトランジスタと呼ぶ）３１７から構成される。
　ここで赤外線の信号は、大きなオフセット成分を持ち、そのオフセット成分の上に被写体からの信号成分が微小なレベルで存在する。このオフセット成分を除去する目的のためにバイアスキャンセル回路３０３を構成している。
　バイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレインは、入力分離スイッチ３２５を介して積分回路３０４における積分オペアンプ３２４の反転入力端子（−）と積分コンデンサ３２２の一端に接続されている。積分回路３０４は、前述のボロメータ素子３０５の電流変化分を積分する。積分コンデンサ３２２の他端は積分オペアンプ３２４の出力端子に接続されている。積分オペアンプ３２４の非反転入力端子（＋）は基準電圧（ＶＤＤ／２）に接続されている。これにより積分オペアンプ３２４の反転入力端子（−）、つまり入力分離スイッチ３２５を介したバイアストランジスタ３０８とキャンセラトランジスタ３１７のドレインは、通常、それぞれ基準電圧（ＶＤＤ／２）に固定される。積分後の積分コンデンサ３２２の電圧は積分オペアンプ３２４の出力端子から取り出され、これらは出力信号として各読み出し回路３０１から順次出力される。
　飽和防止回路３０９は、積分回路３０４の出力電圧とあらかじめ設定された飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）とを比較し、比較結果に応じて入力分離スイッチ３２５を制御する。飽和防止回路３０９は、積分回路３０４の出力電圧が飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）より高い時にバイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレイン（両者の接続点）と積分回路３０４の入力とを切り離す。これにより、飽和防止回路３０９は、積分オペアンプ３２４の出力電圧飽和時に発生する積分オペアンプ３２４の反転入力端子（−）の電圧変動を抑える。より詳細には、飽和防止回路３０９は、積分回路３０４の出力電圧を飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）と比較するコンパレータ３２６を含む。飽和防止回路３０９はまた、コンパレータ３２６の出力を保持するＳＲラッチ３２７と、ＳＲラッチ３２７の出力によりバイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレインと積分回路３０４の入力とを切り離す入力分離スイッチ３２５と、を備える。
　コンパレータ３２６の非反転入力端子（＋）は積分オペアンプ３２４の出力端子と積分コンデンサ３２２に接続されており、コンパレータ３２６の反転入力端子（−）は飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）に接続されている。また、コンパレータ３２６の出力端子はＳＲラッチ３２７のセット端子（Ｓ）に接続されている。コンパレータ３２６の出力は、積分オペアンプ３２４の出力電圧が飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）を超えたときに”Ｈｉｇｈ”となる。
　ＳＲラッチ３２７のリセット端子（Ｒ）にはリセット信号配線３１２が接続され、ＳＲラッチ３２７の出力端子（Ｑ）は入力分離スイッチ３２５の制御端子に接続されている。ＳＲラッチ３２７は、リセット端子（Ｒ）が”Ｌｏｗ”の間にセット端子（Ｓ）が一瞬でも”Ｈｉｇｈ”となった場合、出力端子（Ｑ）が”Ｈｉｇｈ”となり、セット端子（Ｓ）が”Ｌｏｗ”に戻った後も出力端子（Ｑ）は”Ｈｉｇｈ”を保持する。
　同様に、ＳＲラッチ３２７は、セット端子（Ｓ）が”Ｌｏｗ”の間にリセット端子（Ｒ）が一瞬でも”Ｈｉｇｈ”となった場合、出力端子（Ｑ）が”Ｌｏｗ”となり、リセット端子（Ｒ）が”Ｌｏｗ”に戻った後も出力端子（Ｑ）は”Ｌｏｗ”を保持する。
　入力分離スイッチ３２５は単極双投（１回路２接点）であり、共通端子はバイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレインに接続されている。入力分離スイッチ３２５の接点１は積分オペアンプ３２４の反転入力端子（−）と積分コンデンサ３２２に接続され、入力分離スイッチ３２５の接点２は基準電圧（ＶＤＤ／２）に接続され、入力分離スイッチ３２５の制御端子はＳＲラッチ３２７の出力端子（Ｑ）に接続されている。
　ＳＲラッチ３２７の出力端子（Ｑ）が”Ｌｏｗ”の場合は入力分離スイッチ３２５の共通端子と接点１が接続され、前述のボロメータ素子３０５の電流変化分が積分回路３０４へ流れる。
　ＳＲラッチ３２７の出力端子（Ｑ）が”Ｈｉｇｈ”の場合は入力分離スイッチ３２５の共通端子と接点２が接続され、バイアストランジスタ３０８及びキャンセラトランジスタ３１７のドレイン（両者の接続点）が基準電圧（ＶＤＤ／２）に接続される。このため、積分回路３０４の入力は上記接続点から切り離され、積分回路３０４のコンデンサ３２２に電流が流れなくなる。
　また、積分オペアンプ３２４の反転入力端子（−）と出力端子間にはリセット用のスイッチ（ＲＳＴＳＷ）３２３が接続されている。コンデンサ３２２から積分された電圧を出力した後に、リセット信号配線３１２からのリセット信号によりスイッチ３２３を”ＯＮ”とすることで積分オペアンプ３２４の出力電圧は非反転入力端子（＋）の電圧である基準電圧（ＶＤＤ／２）に設定される。
（実施形態の動作）
　第１の実施形態の動作の概略は、以下の通りである。被写体からの赤外線入射光の強度に応じて生じた各ボロメータ素子３０５の抵抗値変化が、入力電圧ＶＢ１，ＶＢ２（図１では図示省略、図５参照）により決まるボロメータ電流とバイアスキャンセル回路３０３の電流との差として検出される。検出された電流の差は、積分回路３０４により積分されると同時に電流−電圧変換されて積分回路３０４から電圧値として出力される。
　飽和防止回路３０９は、積分回路３０４から出力された電圧値の上限を検出し、積分回路３０４の出力電圧が飽和する前に積分回路３０４の入力を入力分離スイッチ３２５でバイアス回路３０２とバイアスキャンセル回路３０３の接続点から切り離す。
　ここで、飽和防止回路３０９内のＳＲラッチ３２７は、コンパレータ３２６の過渡時のチャタリング防止のために設けられている。それゆえチャタリングの影響が小さい場合は、ＳＲラッチ３２７は不要である。
　バイアス回路３０２とバイアスキャンセル回路３０３の具体的な動作は、以下の通りである。まず赤外線撮像装置のシャッターを閉じた状態（被写体からの光が入射していない状態）で入力電圧ＶＢ１，ＶＢ２（図５参照）を調整して、ボロメータ素子３０５側に流れる電流とバイアスキャンセル回路３０３に流れる電流をつり合わせる。その後、シャッターを開くと、被写体からの光入射によるボロメータ素子３０５の抵抗値変化に伴う電流変化分のみを取り出すことができる。
　高温被写体からの光入射時の動作について図３Ａ、図３Ｂを用いて詳細に説明する。図３Ａでは、高温被写体からの光が入射していないボロメータ素子３０５に接続された読み出し回路３０１と、高温被写体からの光が入射しているボロメータ素子３０５−１に接続された読み出し回路３０１−１を示している。
　ボロメータ素子の抵抗温度係数がマイナスの場合、高温被写体からの光入射によりボロメータ素子３０５−１の抵抗値が小さくなるため、ボロメータ素子３０５−１への電流が増加する。積分回路３０４−１における積分開始時にリセット用のスイッチＲＳＴＳＷ（スイッチ３２３−１）が”ＯＦＦ”となった瞬間、図３Ａの右側の回路に矢印で示す経路で、積分回路３０４−１のコンデンサ３２２−１からボロメータ素子３０５−１へ急激に電流が流れる。このことにより、積分オペアンプのイマジナリショートが崩れ、積分オペアンプ３２４−１の反転入力端子（−）と積分オペアンプ３２４−１の反転入力端子（−）に接続されているバイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレイン（両者の接続点）に電圧変化（ΔＶ）が発生する（図３ＢのＴ１の期間）。
　バイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレインとゲート間の寄生容量は、積分オペアンプ３２４−１の反転入力端子（−）と入力電圧配線１，２の間に繋がっている。このため、積分オペアンプ３２４−１の反転入力端子（−）の電圧変動が微分されて入力電圧配線１，２に現れる（図３Ｂの（−）ΔＶＳ１）。
　ここで、飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）は、図３Ｂに示すように、積分回路３０４−１の出力電圧の上側有効電圧と上側飽和電圧の間に設定する。
　その後、積分オペアンプ３２４−１の出力電圧が飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）に達すると、飽和防止回路３０９−１のコンパレータ３２６−１の出力が”Ｈｉｇｈ”となり、コンパレータ３２６−１に接続されているＳＲラッチ３２７−１の出力も”Ｈｉｇｈ”に保持される。ＳＲラッチ３２７−１の出力が”Ｈｉｇｈ”となることで入力分離スイッチ３２５−１は共通端子（バイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレイン）と接点２（ＶＤＤ／２）の接続に切り替わり、積分回路３０４−１の入力は切り離される。積分回路３０４−１の入力が切り離されたことにより、積分オペアンプ３２４−１のコンデンサ３２２−１からの電流が流れなくなる。このため、積分オペアンプ３２４−１の出力電圧は飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）で固定され、積分オペアンプ３２４−１の反転入力端子（−）はイマジナリショートとなり、基準電圧（ＶＤＤ／２）に戻る（図３ＢのＴ２の期間）。
　このときバイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレインの電圧変動が寄生容量によって微分されて入力電圧配線１，２に現れる（図３Ｂの（＋）ΔＶＳ２）。
　積分期間内のバイアストランジスタ３０８−１及びキャンセラトランジスタ３１７−１のドレインの電圧変動は、基準電圧（ＶＤＤ／２）からΔＶに変化し、さらに元の基準電圧（ＶＤＤ／２）へ戻っている。このため、この電圧変動が微分された入力電圧配線の電圧変動成分の合計は±ゼロとなる（図３Ｂの（−）ΔＶＳ１＋（＋）ΔＶＳ２＝０）。
　高温被写体からの光が入射していない他のボロメータ素子３０５が接続される読出し回路３０１では、この入力電圧配線の電圧が印加されて発生した電流を積分オペアンプ３２４によって積分しているが、積分期間内で入力電圧配線の電圧変動成分の合計がゼロであるため、積分出力電圧には影響しない。
（実施形態の効果）
　第１の実施形態の効果は、特許文献１に示されるようなソースフォロワ回路無しでもソースフォロワ回路を備える場合と同等の性能が低ノイズ、小面積、低消費電力で得られることにある。その理由は、飽和防止回路を使用することで高温被写体などによる入力電圧配線の電圧変動成分をゼロにでき、高温偽信号の防止効果が得られるからである。すなわち、飽和防止回路が、積分回路の出力電圧の飽和を未然に防ぐことで、積分回路の出力電圧の飽和現象が与える、並列動作する他の読み出し回路へ供給される入力電圧への影響をなくすことができるため、特許文献１に示されるようなソースフォロワ回路を用いた場合と同等の高温偽信号の防止効果を得ることが可能であるからである。
　さらに、この飽和防止回路は入力分離スイッチの制御を行うだけであるため、コンパレータやラッチのノイズは積分後の出力電圧に現れない。よって、回路面積と消費電力を大きくしてノイズを下げる必要がないため、低ノイズ、小面積、低消費電力化が可能となる。
［他の実施形態］
　図２を参照して、本発明の第２の実施形態について説明する。第２の実施形態も、ボロメータ型赤外線撮像装置に適用された、読み出し回路の構成を示している。
　図２において、参照番号は異なるが、読み出し回路４０１を構成しているバイアス回路４０２、バイアスキャンセル回路４０３、積分回路４０４の構成や、ボロメータ素子４０５、第１の入力電圧配線１（４０６）、第２の入力電圧配線２（４０７）、リセット信号配線４１２との接続関係は第１の実施形態と同じであるので説明は省略する。また、第１の実施形態と同様、入力電圧配線１（４０６）、入力電圧配線２（４０７）は、図５で説明した入力電圧ＶＢ１，ＶＢ２（３１５，３２１）を入力とするＶＧＳ除去電圧発生回路１（１１０）、２（１１９）に接続されるが、図示を省略している。
　図２に示す回路では、高温偽信号と低温偽信号の両方を防止する目的のために、飽和防止回路４０９に飽和防止上側検知用コンパレータ（第１のコンパレータ）４２６と飽和防止下側検知用コンパレータ４２８を使用している。図２では、飽和防止下側検知用コンパレータ（第２のコンパレータ）４２８の反転入力端子（−）が積分回路４０４における積分オペアンプ４２４の出力端とコンデンサ４２２と飽和防止上側検知用コンパレータ４２６の非反転入力端子（＋）に接続されている。一方、飽和防止下側検知用コンパレータ４２８の非反転入力端子（＋）は飽和防止下側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｄｏｗｎ）に接続されている。
　ここで、飽和防止下側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｄｏｗｎ）は、積分回路４０４の出力電圧の下側有効電圧と下側飽和電圧（図３Ｂ参照）の間に設定する。ＯＲ回路４２９は、飽和防止下側検知用コンパレータ４２８の出力信号と飽和防止上側検知用コンパレータ４２６の出力信号の論理和をとり、ＳＲラッチ４２７のセット端子（Ｓ）へ出力する。第１の実施形態と同様、ＳＲラッチ４２７のリセット端子（Ｒ）にはリセット信号配線４１２が接続されている。
　この構成により、積分オペアンプ４２４の出力信号が飽和防止下側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｄｏｗｎ）より低い場合や、飽和防止上側検知電圧（Ｖｐｒｅｖ＿ｓａｔ＿ｕｐ）より高い場合に、バイアストランジスタ４０８及びキャンセラトランジスタ４１７のドレイン（両者の接続点）が基準電圧（ＶＤＤ／２）に接続されて、積分回路４０４の入力が切り離される。このため、高温被写体からの光入射及び低温被写体からの光入射による第１、第２の入力電圧配線１，２（４０６，４０７）の電圧変動成分をゼロにすることができ、高温偽信号と低温偽信号が発生しない。
　一般的に、被写体温度が低いほどエネルギーが小さいため、低温被写体の場合、積分回路は飽和しにくいが、積分回路のゲインによって下側飽和となる場合がある。この場合、第１の実施形態では、下側飽和による入力電圧配線の電圧変動成分の合計をゼロにすることが出来ないため、低温偽信号となってしまう。このため、回路面積が若干大きくなるが、飽和防止下側検知用コンパレータを追加して下側飽和による入力電圧配線の電圧変動成分の合計をゼロにすることが出来る第２の実施形態の方が好ましい。場合によっては、下側飽和防止のみでも良い。
　以上、本発明を、複数の実施形態を参照して説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、請求項に記載された本発明の精神や範囲内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１１年９月１５日に出願された日本出願特願２０１１−２０１９５３を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
　上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
　被写体からの光を受けるボロメータ素子と、
　前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、
　前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、
　前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、
　前記積分回路の出力電圧の飽和を防止する飽和防止回路と、
を備えた半導体装置。
（付記２）
　付記１に記載の半導体装置において、前記飽和防止回路は、前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が高温であることに起因して前記積分回路の出力電圧が飽和することを防止する半導体装置。
（付記３）
　付記２に記載の半導体装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記接続点と前記積分回路との間に挿入接続されて、前記第１のコンパレータの出力でオン、オフ制御されるスイッチと、を含むことを特徴とする半導体装置。
（付記４）
　付記３に記載の半導体装置において、前記第１のコンパレータの出力と前記スイッチとの間にラッチ部を挿入接続したことを特徴とする半導体装置。
（付記５）
　付記２に記載の半導体装置において、前記飽和防止回路はさらに、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が低温であることに起因して前記積分回路の出力電圧が飽和することを防止する半導体装置。
（付記６）
　付記５に記載の半導体装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記積分回路の出力電圧と前記飽和防止下側検知電圧とを比較する第２のコンパレータと、前記第１、第２のコンパレータの出力の論理和をとる論理回路と、前記接続点と前記積分回路との間に挿入接続されて、前記論理回路の出力でオン、オフ制御されるスイッチとを含むことを特徴とする半導体装置。
（付記７）
　付記６に記載の半導体装置において、前記論理回路の出力と前記スイッチとの間にラッチ部を挿入接続したことを特徴とする半導体装置。
（付記８）
　被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続した赤外線撮像装置であって、
　前記読み出し回路は、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、前記積分回路の出力電圧の飽和を防止する飽和防止回路と、を含むことを特徴とする赤外線撮像装置。
（付記９）
　付記８に記載の赤外線撮像装置において、前記飽和防止回路は、前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が高温であることに起因して前記積分回路の出力電圧が飽和することを防止する赤外線撮像装置。
（付記１０）
　付記９に記載の赤外線撮像装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記接続点と前記積分回路との間に挿入接続されて、前記第１のコンパレータの出力でオン、オフ制御されるスイッチと、を含むことを特徴とする赤外線撮像装置。
（付記１１）
　付記１０に記載の赤外線撮像装置において、前記第１のコンパレータの出力と前記スイッチとの間にラッチ部を挿入接続したことを特徴とする赤外線撮像装置。
（付記１２）
　付記９に記載の赤外線撮像装置において、前記飽和防止回路はさらに、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が低温であることに起因して前記積分回路の出力電圧が飽和することを防止する赤外線撮像装置。
（付記１３）
　付記１２に記載の赤外線撮像装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記積分回路の出力電圧と前記飽和防止下側検知電圧とを比較する第２のコンパレータと、前記第１、第２のコンパレータの出力の論理和をとる論理回路と、前記接続点と前記積分回路との間に挿入接続されて、前記論理回路の出力でオン、オフ制御されるスイッチとを含むことを特徴とする赤外線撮像装置。
（付記１４）
　付記１３に記載の赤外線撮像装置において、前記論理回路の出力と前記スイッチとの間にラッチ部を挿入接続したことを特徴とする赤外線撮像装置。
（付記１５）
　被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続して成り、前記読み出し回路が、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、を含む赤外線撮像装置における前記積分回路の出力電圧飽和防止方法であって、
　前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が高温であることに起因して前記積分回路の出力電圧が飽和することを防止する方法。
（付記１６）
　付記１５に記載の方法において、さらに、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較し、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離すことにより、前記被写体が低温であることに起因して前記積分回路の出力電圧が飽和することを防止する方法。
　１０１，３０１，４０１　　読み出し回路
　１０２，３０２，４０２　　バイアス回路
　１０３，３０３，４０３　　バイアスキャンセル回路
　１０４，３０４，４０４　　積分回路
　１０８，３０８，４０８　　バイアストランジスタ
　１１７，３１７，４１７　　キャンセラトランジスタ
　１２２，３２２，４２２　　コンデンサ
　１２３，３２３，４２３　　リセット用のスイッチ
　１１１，３２４，４２４　　積分オペアンプ
　３０９，４０９　　飽和防止回路
　３２５，４２５　　入力分離スイッチ
　３２６，４２６，４２８　　コンパレータ
　３２７，４２７　　ＳＲラッチ

Claims (10)

  1. 　被写体からの光を受けるボロメータ素子と、
    　前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、
    　前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、
    　前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、
    　前記積分回路の出力電圧の飽和を防止する飽和防止回路と、
    の組合せを一組以上備えた半導体装置。
  2. 　請求項１に記載の半導体装置において、前記飽和防止回路は、前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことを特徴とする半導体装置。
  3. 　請求項１又は２に記載の半導体装置において、前記飽和防止回路は、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離すことを特徴とすることを防止する半導体装置。
  4. 　被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続した赤外線撮像装置であって、
    　前記読み出し回路は、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、前記積分回路の出力電圧の飽和を防止する飽和防止回路と、を含むことを特徴とする赤外線撮像装置。
  5. 　請求項４に記載の赤外線撮像装置において、前記飽和防止回路は、前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことを特徴とする赤外線撮像装置。
  6. 　請求項５に記載の赤外線撮像装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記接続点と前記積分回路との間に挿入接続されて、前記第１のコンパレータの出力でオン、オフ制御されるスイッチと、を含むことを特徴とする赤外線撮像装置。
  7. 　請求項６に記載の赤外線撮像装置において、前記第１のコンパレータの出力と前記スイッチとの間にラッチ手段を挿入接続したことを特徴とする赤外線撮像装置。
  8. 　請求項５に記載の赤外線撮像装置において、前記飽和防止回路はさらに、前記積分回路の出力電圧をあらかじめ設定された飽和防止下側検知電圧と比較する機能を有し、前記積分回路の出力電圧が前記飽和防止下側検知電圧より低い時に前記積分回路を前記接続点から切り離すことを特徴とする赤外線撮像装置。
  9. 　請求項８に記載の赤外線撮像装置において、前記飽和防止回路は、前記積分回路の出力電圧と前記飽和防止上側検知電圧とを比較する第１のコンパレータと、前記積分回路の出力電圧と前記飽和防止下側検知電圧とを比較する第２のコンパレータと、前記第１、第２のコンパレータの出力の論理和をとる論理回路と、前記接続点と前記積分回路との間に挿入接続されて、前記論理回路の出力でオン、オフ制御されるスイッチと、を含むことを特徴とする赤外線撮像装置。
  10. 　被写体からの光を受ける複数のボロメータ素子と、該複数のボロメータ素子のそれぞれに接続した複数の読み出し回路と、を第１、第２の入力電圧配線に接続して成り、前記読み出し回路が、対応する前記ボロメータ素子にバイアス電圧を与えるバイアス回路と、対応する前記ボロメータ素子のオフセット電流を除去するバイアスキャンセル回路と、前記バイアス回路と前記バイアスキャンセル回路の接続点に接続されて前記バイアス回路と前記バイアスキャンセル回路の差電流を積分する積分回路と、を含む赤外線撮像装置における前記積分回路の出力電圧飽和防止方法であって、
    　前記積分回路の出力電圧をあらかじめ設定された飽和防止上側検知電圧と比較し、前記積分回路の出力電圧が前記飽和防止上側検知電圧より高い時に前記積分回路を前記接続点から切り離すことにより、前記積分回路の出力電圧が飽和することを防止する方法。
PCT/JP2012/071925 2011-09-15 2012-08-23 半導体装置及びこれを備えた赤外線撮像装置 WO2013038911A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/344,790 US9426388B2 (en) 2011-09-15 2012-08-23 Semiconductor device and infrared image pickup device provided with same
EP12831932.4A EP2757355A4 (en) 2011-09-15 2012-08-23 SEMICONDUCTOR DEVICE AND INFRARED IMAGE CAPTURE DEVICE USING THE SAME
JP2013533602A JP5884997B2 (ja) 2011-09-15 2012-08-23 半導体装置及びこれを備えた赤外線撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011201953 2011-09-15
JP2011-201953 2011-09-15

Publications (1)

Publication Number Publication Date
WO2013038911A1 true WO2013038911A1 (ja) 2013-03-21

Family

ID=47883144

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/071925 WO2013038911A1 (ja) 2011-09-15 2012-08-23 半導体装置及びこれを備えた赤外線撮像装置

Country Status (4)

Country Link
US (1) US9426388B2 (ja)
EP (1) EP2757355A4 (ja)
JP (1) JP5884997B2 (ja)
WO (1) WO2013038911A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103162842A (zh) * 2013-04-02 2013-06-19 江苏物联网研究发展中心 具有自稳零电路的二极管红外探测器读出电路
CN103972247A (zh) * 2014-05-20 2014-08-06 厦门大学 用于自动电力抄表系统的硅基单片光电集成接收芯片
WO2015162876A1 (ja) * 2014-04-22 2015-10-29 日本電気株式会社 半導体装置と該半導体装置を備えた赤外線撮像装置、及び半導体装置の制御方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3020906B1 (fr) * 2014-05-07 2018-11-02 Ulis Dispositif haute dynamique pour l'integration d'un courant electrique
WO2016085586A2 (en) 2014-10-16 2016-06-02 Flir Systems, Inc. Low cost and high performance bolometer circuitry and methods
CN108414093B (zh) * 2018-01-12 2020-02-28 武汉高德红外股份有限公司 一种非制冷红外焦平面探测器的读出电路及提高良率的方法
US11454546B2 (en) * 2020-05-27 2022-09-27 Samsung Electronics Co., Ltd. Hybrid visible/NIR and LWIR sensor with resistive microbolometer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03190563A (ja) * 1989-12-19 1991-08-20 Origin Electric Co Ltd コンバータの制御回路
JPH1197989A (ja) * 1997-09-18 1999-04-09 Toyota Autom Loom Works Ltd 誤動作防止機能を有するパルス信号生成装置
JP2004512536A (ja) * 2000-10-23 2004-04-22 コミツサリア　タ　レネルジー　アトミーク 電磁放射線検出要素、センサ及びそれにかかる読取り過程
JP2008022457A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53115482A (en) * 1977-03-18 1978-10-07 Yokogawa Hokushin Electric Corp Trouble detecting device for electronic instruments for process control
EP0423489A1 (de) * 1989-09-15 1991-04-24 Cerberus Ag Brandmeldeanlage mit Ueberwachung
US6274869B1 (en) * 1996-06-28 2001-08-14 Lockheed-Martin Ir Imaging Systems, Inc. Digital offset corrector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03190563A (ja) * 1989-12-19 1991-08-20 Origin Electric Co Ltd コンバータの制御回路
JPH1197989A (ja) * 1997-09-18 1999-04-09 Toyota Autom Loom Works Ltd 誤動作防止機能を有するパルス信号生成装置
JP2004512536A (ja) * 2000-10-23 2004-04-22 コミツサリア　タ　レネルジー　アトミーク 電磁放射線検出要素、センサ及びそれにかかる読取り過程
JP2008022457A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2757355A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103162842A (zh) * 2013-04-02 2013-06-19 江苏物联网研究发展中心 具有自稳零电路的二极管红外探测器读出电路
WO2015162876A1 (ja) * 2014-04-22 2015-10-29 日本電気株式会社 半導体装置と該半導体装置を備えた赤外線撮像装置、及び半導体装置の制御方法
JPWO2015162876A1 (ja) * 2014-04-22 2017-04-13 日本電気株式会社 半導体装置と該半導体装置を備えた赤外線撮像装置、及び半導体装置の制御方法
CN103972247A (zh) * 2014-05-20 2014-08-06 厦门大学 用于自动电力抄表系统的硅基单片光电集成接收芯片

Also Published As

Publication number Publication date
US20140367573A1 (en) 2014-12-18
JPWO2013038911A1 (ja) 2015-03-26
EP2757355A1 (en) 2014-07-23
JP5884997B2 (ja) 2016-03-15
US9426388B2 (en) 2016-08-23
EP2757355A4 (en) 2015-07-29

Similar Documents

Publication Publication Date Title
JP5884997B2 (ja) 半導体装置及びこれを備えた赤外線撮像装置
US7361899B2 (en) Infrared sensor, infrared camera, method of driving infrared sensor, and method of driving infrared camera
US20200068149A1 (en) Sample and hold based temporal contrast vision sensor
JP4854410B2 (ja) 半導体装置
JP5080794B2 (ja) 固体撮像装置およびカメラ
US7642846B2 (en) Apparatuses and methods for providing offset compensation for operational amplifier
US20080259193A1 (en) Solid-state imaging device
US20040036783A1 (en) Asymmetric comparator for use in pixel oversaturation detection
US8987667B2 (en) Systems and methods for image lag mitigation for buffered direct injection readout with current mirror
TW201519420A (zh) 紅外偵測器陣列之緩衝式直接注射像素
US7667201B2 (en) Sensitive silicon sensor and test structure for an ultra-sensitive silicon sensor
US20100123504A1 (en) Adaptive low noise offset subtraction for imagers with long integration times
US10212369B2 (en) Solid-state imaging apparatus and electronic device
JP4290034B2 (ja) 赤外線固体撮像装置
US20030183891A1 (en) Column readout circuit with increased signal range for CMOS image sensor
US11159752B2 (en) Imaging device
EP3076661A1 (en) Image lag mitigation for buffered direct injection readout with current mirror
JP6733540B2 (ja) 半導体集積回路および撮像装置
US7289149B1 (en) Operational transconductance amplifier for high-speed, low-power imaging applications
US8981437B2 (en) Wide bias background subtraction pixel front-end with short protection
US20120091343A1 (en) Device for detecting electromagnetic radiation with polarized bolometric detector, and application for infrared detection

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12831932

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013533602

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14344790

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE