JP2005166246A - データ保存装置のヘッドアンラッチ装置およびデータ保存装置のヘッドアンラッチ制御方法，ハードディスクドライブ - Google Patents

Abstract

【課題】 データ保存装置のヘッドアンラッチ装置およびヘッドアンラッチ制御方法を提供する。
【解決手段】 ハードディスクドライブのようなデータ保存装置のヘッドを加速区間の間アンラッチさせるために，少なくとも１サイクルの加速電流パルスをボイスコイルモータ８０２に印加する一つのスイッチ８０４を持つボイスコイルモータ増幅器８０６が使われる。アナログ／デジタル変換器は，加速区間の間のヘッドの速度を表すためにボイスコイルモータ８０２の特性をサンプリングする。そして，ハードディスクドライブのラッチフォースに関係なく，ヘッドのさらに安定した動作だけでなくアンラッチを保証するように，アンラッチ制御部８１０は，ヘッドの速度が臨界速度より速ければ加速区間を終了させる。
【選択図】 図１０

Description

本発明は，データ保存装置に係り，特にラッチする力の大きさに関係なく確実なアンラッチ動作を保証しつつ，データ保存装置内のヘッドの速度を制限するデータ保存装置のヘッドアンラッチ装置およびヘッドアンラッチ制御方法に関する。

ハードディスクドライブ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ；以下，ＨＤＤとする）は，回転する磁気ディスクから／にデータを磁気的にリード／ライトする装置である。ＨＤＤは大量のデータに高速でアクセスできるため，コンピュータシステムの補助記憶装置として広く使われている。

ＨＤＤのラッチシステムは，非動作中に発生しうる外部衝撃からディスクおよびヘッドの物理的損傷を防止するためのものである。このようなラッチシステムは，マグネチック方式，電磁石方式，そしてランプローディング方式などで具現できる。これらの方式のうち，比較的簡単なマグネチック方式が主に採用されている。マグネチック方式のラッチシステムでは，ヘッドアセンブリの外側に付着されたマグネチックラッチの磁力により，ヘッドはパーキング領域にラッチされる。

ＨＤＤが動作するとき，パーキング領域に固定させていたヘッドがディスク上のデータ領域に移動する。このようなヘッドの動きをアンラッチ動作という。

アンラッチ動作は，加速区間と減速区間を含んでなる。加速区間では，ヘッドにトルクを発生させるため，ボイスコイルモータ（Ｖｏｉｃｅ Ｃｏｉｌ Ｍｏｔｏｒ：以下，ＶＣＭとする）に加速電流を印加する。このとき，ヘッドのトルクは，マグネチックラッチの磁力に影響されない。また，減速区間では，ヘッドがパーキング領域から出てきた後に，ヘッドの加速を停止させる。

ヘッドをパーキング領域にラッチするために使われる磁力は，ＨＤＤの種類によって多様である。従来の技術では，そうした多様なＨＤＤに対応できるように，加速電流の大きさおよび印加時間は，ヘッドのアンラッチ動作を保証できる，最も大きい磁力に基づいて決定される。

大韓民国特許公開１９９９−０６５６４５号 大韓民国特許公開１９９５−７０３７８１号 特開２００２−２０８２３８号公報 特開２００１−４３６４５号公報

しかし，従来の技術により決定された加速電流の大きさおよび印加時間は，ＨＤＤの性能的な面で短所となる。例えば，比較的小さな磁力を持つＨＤＤにおいて，最大磁力に基づいて決定された加速電流を印加すると，ヘッドの移動速度は速すぎることになる。こうした速いヘッドの移動速度により，ヘッドの浮上高さの不安定を招き，ヘッドがディスクに接触するようになる。このような接触は，ディスクの表面で発生するスクラッチとなる。

また，ヘッドの浮上高さが不安定となることから，ディスク上に記録されたサーボ情報がヘッドにより再生され難くなる。サーボ情報は，サーボセクタに記録されるサーボシンクマーク，トラック番号，セクタ番号などを含む。サーボ情報を安定的に再生するためには，ヘッドの移動速度が最大速度以下に制限されることが望ましい。

上記のように，従来のデータ保存装置のヘッドアンラッチ装置およびヘッドアンラッチ制御方法では，ＨＤＤの種類によってＨＤＤに備えられたマグネチックラッチの磁力が異なるにもかかわらず，同じ大きさの加速電流が同じ印加時間，あらゆるＨＤＤに印加されていた。その結果，ＨＤＤのマグネチックラッチの磁力が異なることにより，ヘッドの移動速度も同じように変化してしまい，速度が制限されないということが生じた。

そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，ＨＤＤのようなデータ保存装置において，ラッチフォースに関係なく安定したアンラッチ動作を保証することの可能な，ヘッドアンラッチ装置およびヘッドアンラッチ制御方法を提供することにある。

これにより，磁力によるマグネチックラッチを持つデータ保存装置のアンラッチ動作によって，ヘッドの移動速度を臨界速度に制限できるようにする。

上記課題を解決するために，本発明のある観点によれば，データ保存装置において，加速区間の間ヘッドをアンラッチさせるために，ＶＣＭに少なくとも１サイクルの加速電流パルスを印加するスイッチおよびＶＣＭ増幅器と；加速区間の間ヘッドの速度を表すためのアナログ／デジタル変換器と；ヘッドの速度が臨界速度より速い場合に，加速区間を終了するアンラッチ制御部と；を含むことを特徴とする，データ保存装置のヘッドアンラッチ装置が提供される。

アンラッチ制御部は，ヘッドの速度が臨界速度より速いときに加速区間を終了させる。例えば，加速電流パルスのサイクルの導通期間中に，ＶＣＭ増幅器からの加速電流パルスがＶＣＭに結合されるようにスイッチを制御し，加速電流パルスのサイクルの非導通期間中に，ＶＣＭから分離されるようにスイッチを制御することができる。また，加速区間の終了後に，ＶＣＭに減速電流を印加するようにＶＣＭ増幅器およびスイッチを制御してもよい。

アナログ／デジタル変換器は，加速区間におけるヘッドの速度を表すためにＶＣＭの特性（例えば，ヘッドのスピードを表すＶＣＭの逆起電力）をサンプリングする。例えば，加速電流パルスのサイクルの非導通期間中に，ヘッドの速度を表すＶＣＭの逆起電力をサンプリングすることを特徴とする。特に，加速電流パルスのサイクルの非導通期間の終端付近でサンプリングすることが望ましい。更に，加速電流パルスの各サイクルの非導通期間の終端付近でサンプリングすることが望ましい。また，実質的にゼロである加速電流がＶＣＭに印加される非導通期間中に，ヘッドの速度を表すＶＣＭの逆起電力をサンプリングすることを特徴としている。

加速電流パルスの周期Ｔは，導通期間と非導通期間とで構成される。そのような場合，ＴはＴｍａｘより小さい。ここで，Ｔｍａｘは，データ保存装置のいくつか（例えば，数十個）の標本のうち，最大磁力を持ってラッチされるヘッドにおける加速区間の長さである。

また，上記課題を解決するために，本発明の別の観点によれば，データをディスクから／にリード／ライトするヘッドと；ヘッドをパーキング領域にラッチさせるラッチシステムと；ヘッドを動かすＶＣＭと；加速区間の間，ヘッドをアンラッチさせるためにＶＣＭに少なくとも１サイクルの加速電流パルスを印加するスイッチおよびＶＣＭ増幅器と；加速区間の間，ヘッドの速度を表すためのアナログ／デジタル変換器と；ヘッドの速度が臨界速度より速い場合に加速区間を終了するアンラッチ制御部と；を含むハードディスクドライブが提供される。

このハードディスクドライブにおけるアンラッチ制御部，アナログ／デジタル変換器，および加速電流パルスのサイクルの周期Ｔは，上述した特徴を有することができる。

さらに，上記課題を解決するために，本発明の別の観点によれば，ＶＣＭに加速電流を印加する加速動作および減速電流を印加する減速動作により，ヘッドをパーキング領域から分離させるデータ保存装置のアンラッチ制御方法において，加速区間の間，ヘッドをアンラッチさせるために少なくとも１サイクルの加速電流パルスをＶＣＭに印加するＡ過程と；加速区間の間，ヘッドの速度を決定するＢ過程と；ヘッドの速度が臨界速度より速い場合に加速区間を終了するＣ過程と；を含むことを特徴とする，データ保存装置のヘッドアンラッチ制御方法が提供される。

Ａ過程は，加速電流パルスのサイクルの導通期間中に，ＶＣＭ増幅器からの加速電流がＶＣＭに結合されるようにスイッチを制御する過程と，加速電流パルスのサイクルの非導通期間中に，加速電流がＶＣＭに結合されないようにスイッチを制御する過程と，を含むことを特徴とする。

Ｂ過程は，加速電流パルスのサイクルの非導通期間中に行われることを特徴とする。特に，加速電流パルスのサイクルの非導通期間の終端付近で行われることが望ましい。さらに，加速電流パルスの各サイクルの非導通期間の終端付近で行われることが望ましい。また，ヘッドの速度は，ＶＣＭの逆起電力を測定することによりＢ過程で決定される。

ＶＣＭの逆起電力は，実質的にゼロの加速電流がＶＣＭに印加される非導通期間中に測定されることを特徴とする。

また，本発明にかかるデータ保存装置のヘッドアンラッチ制御方法において，加速区間の終了後に，減速電流を印加する過程をさらに備えることもできる。

上記のデータ保存装置のヘッドアンラッチ装置およびヘッドアンラッチ制御方法は，データ保存装置が，例えば，ＨＤＤである場合に特定の目的に適用できる。しかし，本発明は，ＨＤＤ以外の他のデータ保存装置においても，データ保存装置内のヘッドをアンラッチさせるために適用することができる。

本発明により，ヘッドはＨＤＤの磁力に関係なくパーキング領域から最大臨界速度以下に制限された速度でアンラッチされる。このように，ヘッドの速度を制限することによって，ヘッドがディスクのデータ面に接触するのを防止する。また，ディスクからサーボ情報を再生するヘッド能力を強化させることができる。

以上より，本発明によれば，マグネチックラッチによる磁力が異なる場合でも確実なアンラッチ動作を保証できるようになる。また，ヘッドの最大移動速度がほぼ一定に維持されるので，ディスクのスクラッチを防止し，かつサーボ動作も安定化することができる。したがって，ＨＤＤのようなデータ保存装置において，ラッチフォースに関係なく安定したアンラッチ動作を保証することの可能な，ヘッドアンラッチ装置およびヘッドアンラッチ制御方法を提供することができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

まず，以下に，図１〜７に基づき，従来技術について説明する。

ＨＤＤは，大きく２つの部分で構成される。第１の部分は，大部分の回路部品をＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）上に装着した回路部分集合であって，通常ＰＣＢＡ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ Ａｓｓｅｍｂｌｙ）と称する。第２の部分は，ヘッドと磁気ディスクとを含む大部分の機構部品および一部の回路部品を内蔵した機構部分集合であって，通常ＨＤＡ（Ｈｅａｄ Ｄｉｓｋ Ａｓｓｅｍｂｌｙ）と称する。

図１は，ＨＤＡの概略的な構造を図示したものである。図１を参照すれば，ディスク２がスピンドルモータにより回転される間，ホストコンピュータ（図示せず）から伝送されたデータはヘッド４によりディスク２に磁気的に記録される。ディスク２が回転するとき，アクチュエータ６の一側先端に付着されているヘッド４は，ディスク２上で一定の高さに浮上してデータを記録（ライト）または再生（リード）する。アクチュエータ６の一先端はアクチュエータ６に付着されたヘッド４を持ち，他先端には，アクチュエータ６に付着された鉄片１２（例えば，マグネチックラッチ）を持つ。鉄片１２は，磁石によく付着する。アクチュエータ６は，ピボット軸受８により支持される。

アクチュエータ６のピボット軸受８と鉄片１２間にはＶＣＭ１０が位置する。ＶＣＭ１０が電流により駆動すると，アクチュエータ６は，ピボット軸受８を軸として回転してヘッド４をディスク２の放射線方向に移動させる。

ヘッド４がディスク２の外側に離脱することを防止するために，アウタークラッシュストッパー１４がベースに設置される。ＨＤＤが使われないときは，図１に示すように，アクチュエータ６の位置は，アクチュエータ６のマグネチックラッチ１２が磁力により磁石１６（インナークラッシュストッパーともいう）に付着して固定される。このような状態で，ヘッド４はパーキング領域５にパーキングされ，かつラッチされたと見なされる。

次に，図２は，データ保存容量を極大化するための多重プラッタ方式を採用するＨＤＤにおけるディスクの部分切断面図である。図２を参照すれば，２枚のディスク２がスピンドルモータの駆動軸に装着されている。また，ヘッド４Ａ〜４Ｄは，アクチュエータ６から垂直に延びたアームに付着される。各プラッタの表面２Ａ〜２Ｄ上には，同心円に沿ってトラックが配列され，各トラックには該当トラック番号（トラック０〜トラックＮ）が付与される。各ヘッド４Ａ〜４Ｄに対応するプラッタの表面２Ａ〜２Ｄ上の同一トラック番号に該当するトラックを通常シリンダと称す。したがって，プラッタの同じトラック番号は一つのシリンダ番号で定義される。例えば，プラッタの表面２Ａ〜２Ｄ上にあるトラック番号０のあらゆるトラックはシリンダ番号０を持つ。

ＨＤＤは，サーボメカニズムによりヘッド４Ａ〜４Ｄをディスク２上の所望のトラックに選択的に位置させる。ヘッド４Ａ〜４Ｄを特定トラックに位置させることは，通常，トラック探索とトラック追従とからなる２段階のサーボ制御モードにより行われる。トラック探索では，ヘッド４Ａ〜４Ｄを現在のトラックから所望のトラックに移動させる。トラック追従では，正しく再生および記録動作されるために，ヘッド４Ａ〜４Ｄを目標トラックの中心線を追従するように維持する。

ディスク上のトラックは，このようなトラック探索，トラック追従，およびデータの記録／再生のために，図３に図示されたようなデータフォーマットを持つ。

図３は，ＨＤＤにおける各トラックのデータフォーマットを示すものである。図３を参照すれば，各ヘッド（ヘッド０，ヘッド１，ヘッド２，ヘッド３）に対応する各トラックには，サーボセクタとデータセクタとが交互に配置される。各サーボセクタは，トラック探索およびトラック追従などのサーボ制御のために使われるデータを含む。一方，データセクタは，ユーザーデータを記録するために設けられている。サーボセクタは，通常，ディスク全体容量の９〜１１％程度を占めている。

図３は，図２のＨＤＤにおいて，４個のヘッドに対するシリンダに対応した，シリンダ上に存在する４個のトラックについてのセクタフォーマットの例を示すものである。図３に示すように，データセクタは，通常，ＩＤフィールドとデータフィールドとに区分される。ＩＤフィールドには該当データセクタを識別するためのヘッダ情報が記録される。一方，データフィールドにはデジタルデータが記録される。データセクタの前後にはサーボセクタが位置する。

図４に，図３に図示されたサーボセクタの詳細な構成を示す。

図４に示すように，サーボセクタは，プリアンブル，サーボアドレスマーク（Ｓｅｒｖｏ Ａｄｄｒｅｓｓ Ｍａｒｋ），グレイコード，バーストＡ，バーストＢ，バーストＣ，バーストＤ，およびパッド（ＰＡＤ）で構成される。

プリアンブルは，サーボセクタであることを表示すると同時に，サーボ情報の再生時に使われるクロック同期およびサーボセクタの前のギャップを提供する。プリアンブルは，サーボ同期とも呼ばれる。サーボアドレスマークは，サーボセクタの開始を知らせて後続のグレイコードを読取るための同期を提供する。すなわち，サーボアドレスマークは，サーボ制御に関連した各種タイミングパルスを生成するための基準点を提供する。グレイコードは，各トラックに関する情報，すなわち，トラック情報を提供する。バーストＡ，バーストＢ，バーストＣ，バーストＤは，トラック探索およびトラック追従のために要求される位置エラー信号（Ｐｏｓｉｔｉｏｎ Ｅｒｒｏｒ Ｓｉｇｎａｌ）を提供する。最後に，パッド（ＰＡＤ）は，サーボセクタからデータセクタへのトランジションマージンを提供する。

図５は，一般的なＨＤＤの構成を示すブロック図であり，２枚のディスクを一例とする構成を示している。図５によると，ディスク２は，スピンドルモータ５２により回転する。ヘッド４は，ディスク２の表面上に位置する。各ヘッド４は，アクチュエータ６のアームアセンブリ７の垂直に延びたアームの先端に設置される。そして，前置増幅器２２は，データ再生時にヘッド４によりピックアップされた信号を前置増幅する。また，データ記録時には，ヘッド４を駆動させてリード／ライトチャンネル回路２４から印加される符号化された記録データをディスク２に記録させる。

リード／ライトチャンネル回路２４は，前置増幅器２２から印加されるリード信号からデータパルスを検出し，かつデコーディングしてＤＤＣ（Ｄｉｓｋ Ｄａｔａ Ｃｏｎｔｒｏｌｌｅｒ）５４に印加する。または，ＤＤＣ５４から印加されるライトデータをデコーディングして前置増幅器２２に印加する。ＤＤＣ５４は，ホストコンピュータ）から受信されたデータをリード／ライトチャンネル回路２４および前置増幅器２２を通じてディスク上に記録する。また，ＤＤＣ５４は，ホストコンピュータとマイクロコントローラ４０間の通信をインタフェースする。

マイクロコントローラ４０は，ホストコンピュータから受信されたリード／ライト命令に応答して，トラック探索およびトラック追従するための制御を行う。ＶＣＭ駆動部４４は，マイクロコントローラ４０のサーボ制御（ヘッド４の位置制御）を行うための制御値をＤ／Ａコンバータ４２を通じて受ける。その制御値に基づき，アクチュエータ６を駆動するための駆動電流を発生させて，アクチュエータ６のＶＣＭ１０に印加する。

アクチュエータ６は，ＶＣＭ駆動部４４から印加される駆動電流の方向および大きさに対応して，ヘッド４をディスク２上の放射線方向に移動させる。モータ制御部４８は，マイクロコントローラ４０の制御下でディスク２の回転制御のための制御値をスピンドルモータ駆動部５０に印加する。そして，スピンドルモータ駆動部５０は，制御値に基づいてスピンドルモータ５２を駆動してディスク２を回転させる。

Ａ／Ｄコンバータ３６は，リード／ライトチャンネル回路２４を通じて印加されるサーボ情報のうち，バースト信号に基づいた位置エラー信号をデジタル変換してマイクロコントローラ４０に出力する。ゲートアレイ３８は，リード／ライトに必要な各種タイミング信号を発生し，サーボ情報をデコーディングしてマイクロコントローラ４０に印加する。

ＨＤＤは，非動作時にヘッド４をパーキング領域５にパーキングさせる。このとき，図１の場合と同様に，アクチュエータ６の他先端にあるマグネチックラッチ１２が磁石１６に付着して固定される。ＨＤＤが動作を始めると，マイクロコントローラ４０は，パーキング領域５にパーキングしているヘッド４をディスク２上のデータ領域へ出るように制御する。

以上，ＨＤＤの構成について説明した。次に，図６および７に基づいて，従来のＨＤＤにおけるアンラッチ制御方法について説明する。

図６は，従来のアンラッチ制御方法を示すフローチャートである。図６に示すように，まず，ＨＤＤが動作を始めると，マイクロコントローラ４０は，スピンドルモータ５２を規定速度で回転するように制御する。このとき，マイクロコントローラ４０は，ＶＣＭ駆動部４４を通じてアクチュエータ６に一定大きさの矩形波電流を出力し，そのアクチュエータ６が磁石１６のラッチフォース（磁力）を克服して出るようにする（ステップＳ６０２）。ステップＳ６０２では，アクチュエータ６が磁石１６の磁力を克服してヘッド４をディスク２のデータ領域に移動させるようにする。このため，十分に大きい加速電流を十分な時間（加速区間）ＶＣＭ１０に印加する。

次いで，加速区間が終了した後，ヘッド４を通じてサーボデータの再生が試みられる。ここで，サーボアドレスマークを正常に見つけられるか否か，すなわち，ＦＳＡＭ（Ｆａｕｌｔ Ｓｅｒｖｏ Ａｄｄｒｅｓｓ Ｍａｒｋ）が発生していないか否かを判断する（ステップＳ６０４）。

ヘッド４を通じてサーボデータが正常に再生されれば，すなわち，サーボアドレスマークを正常に見つけられれば，速度フィードバック制御器を通じてヘッド４の移動速度を所定の速度（例えば，Ｖａ）になるまで減速する（ステップＳ６０６およびステップＳ６０８）。ヘッド４の移動速度は，サーボデータを参照して速度フィードバック制御器により算出される。例えば，ヘッド４の移動速度は，「（現サンプルでのトラック番号−前サンプルでのトラック番号）／サンプリング周期」で求めることができる。なお，トラック番号はグレイコードにより分かる。

もし，ステップＳ６０４でサーボデータを再生できない場合，すなわち，サーボアドレスマークを見つけられなかった場合には，ＶＣＭ１０に印加される電流が減速区間の間周期的に所定比率（α）だけ減少する（ステップＳ６１０）。したがって，サーボアドレスマークが見つけられなければ，ステップＳ６１０においてヘッド４の移動速度を所定の減速パターンにより減速する。このように，ヘッド４の移動速度を減速することにより，ヘッド４はパーキング領域５にパーキングされる（ステップＳ６１２）。

以上，従来のアンラッチ制御方法について説明した。次に，図７に基づいて，図６に示されたフローチャートにおいて，ＶＣＭに印加される電流とヘッドの移動速度との相関関係について説明する。

図７に示すように，アンラッチ動作の初期では，ヘッド４がパーキング領域５から離脱するように，加速区間（Ａ区間）の間，アクチュエータ６が磁石１６の力に勝る大きさの加速電流Ｉが印加される。加速区間Ａ後は，減速区間（Ｂ区間）となる。減速区間の間，加速区間で印加される向きと逆向きの減速電流がＶＣＭ１０に印加される。また，減速区間の間，減速電流は段階的に小さくなる。

例えば，減速区間における最初の期間ΔＴの間，Ｉの大きさを持つ減速電流が印加されたとすれば，次の期間ΔＴの間にはＩ＊α（ここでα＜１）の値を持つ減速電流がＶＣＭ１０に印加される。

このような従来のアンラッチ動作において，加速電流の大きさＩおよび印加時間Ａは，標本であるラッチのうち最も大きい磁力に相応するものである。したがって，ラッチの磁力が異なっても，ヘッド４のパーキング領域５からのアンラッチ動作が保証される。

しかし，ＨＤＤの磁力は相異なるため，この加速電流をあらゆるＨＤＤに適用するのは困難である。例えば，低い磁力のＨＤＤでは，加速区間後のヘッド４の移動速度が過度に速くなり，ヘッド４の浮上高さが不安定になる。この浮上高さの不安定により，ヘッド４とディスク２間の接触が誘発されて，ディスク２表面にスクラッチが発生することがある。また，ディスク２上に記録されたサーボ情報は，浮上高さの不安定なヘッド４により再生され難くなる。一方で，高い磁力のＨＤＤでは，ヘッド４のパーキング領域５からのアンラッチ動作が保証されない可能性がある。

また，図７は，磁力の相異なるマグネチックラッチ１２を持つＨＤＤにおいて，同じ加速電流によるヘッドの移動速度を示している。

図７に示されたように，アクチュエータ６のＶＣＭ１０に提供される同じ加速電流および減速電流に対するヘッド４の移動速度は，Ｖ１，Ｖｒｅｆ，Ｖ２のように相異なる。図７において，Ｖｒｅｆは，ヘッド４の最適加速がなされたときの速度プロファイル（速度対時間）である。また，Ｖ１は，ヘッド４の加速が不十分な場合の速度プロファイルである。そして，Ｖ２は，ヘッド４の加速が過度な場合の速度プロファイルである。

速度プロファイルＶ２において，ヘッド４の移動速度は，加速区間の終端で臨界速度，すなわち，ヘッド４がパーキング領域５から離脱したと判断できるヘッド４の移動速度よりはるかに速い。このような過度に大きい速さは，ヘッド４がディスク２に接触するときに発生するディスク２のスクラッチなど，問題を発生させうる原因となる。また，過度に大きい速さにより，サーボ情報が，ディスク２から容易に再生されない恐れもある。かかる過度に大きい速さは，典型的なＨＤＤのラッチシステムが比較的弱い磁力を持つときに発生する。

一方，速度プロファイルＶ２に対し，ヘッド４の移動速度は，加速区間（Ａ区間）の終端で臨界速度よりはるかに遅い。この場合，加速区間（Ａ区間）の終端でヘッド４が正常にアンラッチされない恐れがある。このような状況は，ＨＤＤのラッチシステムの磁力が比較的大きいときに発生しうる。

以上，図６および７に基づいて，従来のＨＤＤにおけるアンラッチ制御方法について説明した。

これまで，図１〜７に基づき，従来技術について説明してきた。ここで，特許文献１（１９９９年８月５日公開）には，加速区間で段階的なアンラッチフォースを印加することにより，機器別に相異なるラッチフォースに対応する方法が開示されている。しかし，この方法は，ヘッドを通じて再生されるサーボ情報によりヘッドがデータ領域に引込まれたかどうかを判断するが，ヘッドの移動速度を制限するものではない。

そこで，本実施形態は，加速区間の間，ヘッド４の移動速度を決定することによりＨＤＤ内の相異なる磁力に備えることができるようにするものである。つまり，ヘッド４の移動速度が，ヘッド４がパーキング領域５から既に離脱したと判断される臨界速度より速ければ，加速区間が終了し，減速区間が開始される。

ヘッド４の移動速度は，ヘッド４のパーキング領域５からの分離されたか否かを表す。ヘッド４の移動速度が設定された臨界速度以上ならば，ヘッド４が分離されてパーキング領域５から離脱されたことになる。このような場合には，加速動作を中止して減速動作が開始される。このように，アンラッチ動作中にヘッド４の移動速度を臨界速度に制限することによって，ヘッド４の浮上高さが安定的に維持され，サーボ信号がヘッド４によってさらに容易に再生されるようになる。

また，本実施形態によれば，ヘッド４の移動速度は，ＶＣＭ１０の逆起電力をサンプリングすることにより検出される。ＶＣＭ１０の逆起電力を正確に測定するために，ＶＣＭ１０に印加される加速電流はゼロになることが望ましい。したがって，本実施形態ではパルスパターンの加速電流が使われる。すなわち，パルスパターンの加速電流を使用することにより，ＶＣＭ１０の逆起電力は加速電流が実質的にゼロになることを待ってからサンプリングされる。

以下，図８〜１０に基づき，本実施形態について詳細に説明する。

図８は，本実施形態によるヘッドアンラッチ装置の構成を示すブロック図である。本実施形態において，図８の構成品はＨＤＤの部品で構成される。また，図９は，図８のヘッドアンラッチ装置の加速区間および減速区間の間における３つの速度プロファイルを示すものである。

図８のヘッドアンラッチ装置は，ＶＣＭ８０２，ＶＣＭ増幅器８０６，スイッチ８０４，アンラッチ制御部８１０を含む。

アンラッチ制御部８１０は，アンラッチ区間で加速電流をＶＣＭに提供し，減速区間で減速電流を提供するようにＶＣＭ増幅器８０６およびスイッチ８０４を制御する。図９を参照すると，加速区間は速度プロファイルが増加する区間である。また，減速区間は速度プロファイルが減少する区間である。

本実施形態にかかるアンラッチ制御部８１０は，ヘッドの移動速度と臨界速度とを比較して加速区間の長さを決定する。ヘッドの移動速度は，ＶＣＭ８０２の逆起電力Ｂｅｍｆから決定される。なお，ＶＣＭ８０２の逆起電力Ｂｅｍｆは，ＡＤＣ（Ａｎａｌｏｇ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）８１２によりサンプリングされる。アンラッチ制御部８１０は，スイッチ８０４の開閉を制御して，加速区間の間，パルスパターンを持つ加速電流がＶＣＭ８０２に提供されるように制御する。一方，ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）８０８は，アンラッチ制御部８１０から出力される電流信号をＶＣＭ増幅部８０６に出力するアナログ信号に変換する。本実施形態によれば，アンラッチ制御部８１０は，ソフトウェアにより作動されるマイクロプロセッサで具現される。

次に，図９に示されたように，加速区間で印加される加速電流はパルスパターンである。パルス型加速電流は，ＶＣＭ８０２の逆起電力Ｂｅｍｆを測定するために必要である。さらに，パルス型の加速電流を使用することにより，ラッチを外すためのトルクを飛躍的に増加させることができる。

図９において，異なるＨＤＤに対する３つの速度プロファイルに示されているように，異なるＨＤＤのラッチシステムの磁力が異なるため，加速区間の長さは異なる。例えば，試料であるＨＤＤのうち最大の磁力を持つマグネチックラッチを備えるＨＤＤについての加速区間の長さをＴｍａｘと仮定する。また，Ｔｍａｘに該当する最大磁力より少ない磁力を持つマグネチックラッチを備える２つのＨＤＤにおいて，加速区間を，例えば，それぞれＴ１およびＴ２とする。つまり，Ｔ１およびＴ２は，それぞれＴｍａｘより小さい。しかし，図９において，各速度プロファイルに対して，ヘッドの移動速度は臨界速度に制限されることが示されている。例えば，ラッチが適切に分離されたと判断する臨界速度は６０ｍ／ｓとして判断することができる。

ここで，ヘッドの移動速度はＶＣＭ８０２の逆起電力Ｂｅｍｆに比例する。

また，ＶＣＭ８０２両端の電圧Ｖ（ｔ）は次の数１により表される。

ここで，ｉ（ｔ）はＶＣＭ８０２に流れる電流である。また，ＲはＶＣＭ８０２の抵抗である。そして，ＬはＶＣＭ８０２のインダクタンスであり，Ｂｅｍｆ（ｔ）は角速度ｗ（ｔ）による逆起電力である。

数１において，ＶＣＭ８０２に流れる電流ｉ（ｔ）が０になれば，Ｖ（ｔ）＝Ｂｅｍｆ（ｔ）である。

アンラッチ制御部８１０は，スイッチが導通／非導通されるように制御して，加速電流Ｉａをパルス形態でＶＣＭ８０２に入力させる。図９を参照すれば，ＶＣＭ８０２への加速電流のパルスパターンは，大きさＩａの電流パルスの複数のサイクルで構成される。電流パルスの周期は，例えば，図９の周期Ｔとして表される。

図８および図９を参照すれば，アンラッチ制御部８１０は，大きさＩａの加速電流がＶＣＭ増幅部８０６からＶＣＭ８０２に結合されるように周期Ｔの導通期間（例えば，図９で６００μｓ）の間スイッチ８０４がターンオンされるように制御する。あらゆる周期Ｔに対して，導通期間後にアンラッチ制御部８１０は，加速電流がＶＣＭ８０２から分離されるように非導通期間（例えば，図９で４００μｓ）の間スイッチ８０４がターンオフされるように制御する。したがって，周期Ｔは，導通期間および非導通期間（図９の１ｍｓ）で構成される。

非導通期間中，ターンオフされたスイッチ８０４により，ＶＣＭ増幅器８０６からの電流はＶＣＭ８０２より分離される。したがって，アンラッチ制御部８１０は，非導通期間中にＶＣＭ８０２を通じて流れる電流が０になるように制御する。ＡＤＣ８１２が非導通期間中にＶＣＭ８０２の逆起電力Ｂｅｍｆ（ｔ）をサンプリングするとき，アンラッチ制御部８１０は逆起電力Ｂｅｍｆ（ｔ）を検出する。本実施形態において，ＶＣＭ８０２の逆起電力Ｂｅｍｆ（ｔ）は，電流パルスの非導通期間の終端付近でＡＤＣ８１２によりサンプリングされる。非導通期間の終端付近でＶＣＭ８０２の逆起電力Ｂｅｍｆを測定することにより，ＶＣＭ８０２に入力される加速電流がサンプリングされる間に実質的に０になることが保証される。

ここで，図９において，Ｔｍａｘは，試料であるラッチのうち，最大の磁力を持つラッチに対する加速区間の長さである。この場合，加速電流のサイクルの周期Ｔは，Ｔ＜Ｔｍａｘを満足する。

また，従来のヘッドアンラッチ装置においては，加速区間の間一定の大きさの加速電流が持続的に印加される。これと比べ，本実施形態にかかるヘッドアンラッチ装置では，加速区間の間大きさＩａを持つ加速電流が断続的に提供されるため，加速電流はパルスパターンを持つ。

Ｂｅｍｆ（ｔ）は，ヘッドの移動速度に比例して次の数２のように表現される。

ここで，ｗ（ｔ）はＶＣＭ８０２の角速度であり，ＫｅはＶＣＭ８０２の逆起電力定数である。数２を参照すれば，Ｂｅｍｆ（ｔ）はＶＣＭの角速度ｗ（ｔ）に比例するので，ヘッドの移動速度は，ＡＤＣ８１２から表れるＢｅｍｆ（ｔ）を利用して算出される。一般的に，図９のＡＤＣ８１２は，Ｂｅｍｆのアナログ値を検出する。なお，ＡＤＣ８１２は，検出されたアナログ値をデジタル値に変換する検出器を含む。

アンラッチ制御部８１０は，検出されたヘッドの移動速度と臨界速度とを比較する。比較した結果に基づき，アンラッチ制御部８１０は，ＶＣＭ８０２に加速パルスをさらに提供することにより，加速区間を持続するか否かを決定する。すなわち，検出されたヘッドの移動速度が臨界速度より速いならば，アンラッチ制御部８１０は，ヘッドがパーキング領域から適切にアンラッチされたと判断して，ヘッドの速度プロファイルでの減速区間に入るように加速区間を終了する。

しかし，検出されたヘッドの移動速度が臨界速度より速くない場合，アンラッチ制御部８１０は，加速電流をさらに印加して加速区間を延長させる。これにより，ヘッドをパーキング領域から離脱させるためのトルクを増加させる。

特許文献２〜４にも，ＶＣＭの逆起電力Ｂｅｍｆを利用してアンラッチ時のヘッド位置および速度を制御することが開示されている。つまり，従来技術は，減速区間でのヘッドの移動速度を制御するものである。しかし，本実施形態にかかるヘッドアンラッチ装置は，加速区間の間のヘッドの移動速度を制限するものである。

さらに，従来のヘッドアンラッチ装置では，ＶＣＭの逆起電力をフィードバックしてヘッドの移動速度を制御していた。しかし，本実施形態にかかるヘッドアンラッチ装置では，ヘッドの移動速度はＶＣＭ８０２の逆起電力に相応して得られる。また，加速区間の終了時点は，ヘッドの移動速度と臨界速度とを比較することにより決定される。

以上，本実施形態にかかるヘッドアンラッチ装置について説明した。次に，図１０に基づき，本実施形態にかかるヘッドアンラッチ制御方法について説明する。

図１０は，本実施形態にかかるヘッドアンラッチ装置により行われるアンラッチ動作を示すフローチャートである。

図８〜図１０を参照すれば，まず，アンラッチ制御部８１０は，導通期間中にスイッチ８０２が導通されるように制御してＶＣＭ増幅器８０６からの電流ＩａをＶＣＭ８０２に結合させる（ステップＳ１００２）。そして，導電期間中にＶＣＭ増幅器に対して加速電流を出力する（ステップＳ１００４）。例えば，アンラッチ制御部８１０は，ステップＳ１００４で６００μｓの導通期間中にＤＡＣ８０８を通じて，ＶＣＭ増幅器８０６にＩａの加速電流の出力を指示する。ＶＣＭ８０２を通じて流れる加速電流は，ＨＤＤのラッチシステムのラッチを分離させるためのトルクを発生させる。

次いで，６００μｓの導通期間後，アンラッチ制御部８１０は，非導通期間（例えば，４００μｓの非導通期間）中にスイッチ８０４をターンオフさせる。そして，ＶＣＭ増幅部８０６から出力される電流をＶＣＭ８０２から分離させる（ステップＳ１００６）。この４００μｓの限定された非導通期間は，ＶＣＭ８０２を通じて流れる加速電流が少なくても非導通期間の終端付近で実質的にゼロになることを保証する（ステップＳ１００８）。

そして，ＡＤＣ８１２により，非導通期間の終端付近でＶＣＭ８０２の逆起電力Ｂｅｍｆを測定し，測定した逆起電力Ｂｅｍｆをアンラッチ制御部８１０に提供する（ステップＳ１０１０）。

ステップＳ１０１０後，アンラッチ制御部８１０は，測定されたＶＣＭ８０２の逆起電力Ｂｅｍｆによりヘッドの移動速度を決定する。ヘッドの移動速度は，決定されたヘッドの移動速度と臨界速度とを比較することにより決定される（ステップＳ１０１２）。ステップＳ１０１２で決定されたヘッドの移動速度が臨界速度より速くなければ，加速電流パルスの導通期間と非導通期間とによるサイクルを反復するように，ステップＳ１００２に
戻る。

ステップＳ１０１２で決定されたヘッドの移動速度が臨界速度より速ければ，アンラッチ制御部８１０は，ヘッドがパーキング領域から十分に離脱されたと判断する。この時点で，アンラッチ制御部８１０は，加速区間を終了してヘッドの速度プロファイルにおける減速区間に入る（図９において速度プロファイルの傾斜度が下向きになり始めるときを指す）。

この減速区間の間，アンラッチ制御部８１０は，スイッチ８０４を導通させてＶＣＭ増幅器８０６からの減速電流をＶＣＭ８０２に連結させる（ステップＳ１０１４）。アンラッチ制御部８１０は，ＤＡＣ８０８を通じてＶＣＭ増幅器８０６に減速電流の大きさを指示する。そして，ブレーキ電流をＶＣＭ８０２に出力する（ステップＳ１０１６）。

このようなヘッドアンラッチ制御方法において，加速区間の終了時点および減速区間の開始時点は，加速区間の間のヘッド移動速度により決定される。異なるＨＤＤに対する様々なラッチフォースに対しても，ヘッドの移動速度は，ヘッドが適切にパーキング領域から分離されることを保証する臨界速度に近づくように次第に増加する。さらに，ヘッドの移動速度は，ヘッドの不安定な動作を防止するように臨界速度に制限されている。したがって，ディスクのスクラッチ発生が減少し，サーボ動作はさらに安定するようになる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，データ保存装置に適用可能であり，特に，ラッチする力の大きさに関係なく確実なアンラッチ動作を保証しつつ，データ保存装置内のヘッドの速度を制限するデータ保存装置のヘッドアンラッチ装置およびヘッドアンラッチ制御方法に適用可能である。

従来のＨＤＡの概略的な構造を示した図である。 従来の多重プラッタ方式を採用するＨＤＤにおけるディスクの部分切断面図である。 従来のＨＤＤにおける各トラックのデータフォーマットを示す図である。 図３に図示されたサーボセクタの詳細な構成を示す図である。 従来のＨＤＤの構成を示すブロック図である。 従来のヘッドアンラッチ制御方法を示すフローチャートである。 図６に示されたフローチャートにおいて，ＶＣＭに印加される電流とヘッドの移動速度との関係を示す図である。 本実施形態にかかるヘッドアンラッチ装置の構成を示すブロック図である。 図８に示された本実施形態にかかる装置の動作を示す図である。 本実施形態にかかるヘッドアンラッチ制御方法を示すフローチャートである。

符号の説明

８０２ ＶＣＭ
８０４ スイッチ
８０６ ＶＣＭ増幅器
８０８ ＤＡＣ
８１０ アンラッチ制御部
８１２ ＡＤＣ

Claims (25)

1. データ保存装置において：
   ボイスコイルモータに加速電流を印加する区間である加速区間の間，ヘッドをアンラッチさせるために，前記ボイスコイルモータに少なくとも１サイクルの加速電流パルスを印加するスイッチおよびボイスコイルモータ増幅器と；
   前記加速区間の間，前記ヘッドの速度を表すためのアナログ／デジタル変換器と；
   前記ヘッドの速度が臨界速度より速い場合に，前記加速区間を終了するアンラッチ制御部と；
   を含むことを特徴とする，データ保存装置のヘッドアンラッチ装置。
2. 前記アンラッチ制御部は，前記加速電流パルスのサイクルの導通期間中に，前記ボイスコイルモータ増幅器からの前記加速電流パルスが前記ボイスコイルモータに結合されるように前記スイッチを制御し，前記加速電流パルスのサイクルの非導通期間中に，前記加速電流パルスが前記ボイスコイルモータに結合されないように前記スイッチを制御することを特徴とする，請求項１に記載のデータ保存装置のヘッドアンラッチ装置。
3. 前記アナログ／デジタル変換器は，前記加速電流パルスのサイクルの非導通期間中に，前記ヘッドの速度を表す前記ボイスコイルモータの逆起電力をサンプリングすることを特徴とする，請求項２に記載のデータ保存装置のヘッドアンラッチ装置。
4. 前記アナログ／デジタル変換器は，前記加速電流パルスのサイクルの非導通期間の終端付近で，前記ヘッドの速度を表す前記ボイスコイルモータの逆起電力をサンプリングすることを特徴とする，請求項２に記載のデータ保存装置のヘッドアンラッチ装置。
5. 前記アナログ／デジタル変換器は，前記ボイスコイルモータに印加される前記加速電流パルスの各サイクルの非導通期間の終端付近で，前記ヘッドの速度を表す前記ボイスコイルモータの逆起電力をサンプリングすることを特徴とする，請求項２に記載のデータ保存装置のヘッドアンラッチ装置。
6. 前記加速電流パルスのサイクルの周期Ｔは，前記導通期間および前記非導通区間よりなり，前記ヘッドが最大磁力でラッチされるときの加速区間をＴｍａｘとするとき，
   Ｔ＜Ｔｍａｘであることを特徴とする，請求項２に記載のデータ保存装置のヘッドアンラッチ装置。
7. 前記アナログ／デジタル変換器は，実質的にゼロである前記加速電流が前記ボイスコイルモータに印加される非導通期間中に，前記ヘッドの速度を表す前記ボイスコイルモータの逆起電力をサンプリングすることを特徴とする，請求項１に記載のデータ保存装置のヘッドアンラッチ装置。
8. 前記アンラッチ制御部は，前記加速区間の終了後に前記ボイスコイルモータに減速電流を印加するように，前記ボイスコイルモータ増幅器および前記スイッチを制御することを特徴とする，請求項１に記載のデータ保存装置のヘッドアンラッチ装置。
9. 前記データ保存装置は，ハードディスクドライブであることを特徴とする，請求項１に記載のデータ保存装置のヘッドアンラッチ装置。
10. ハードディスクドライブにおいて：
    データをディスクから／にリード／ライトするヘッドと；
    前記ヘッドをパーキング領域にラッチさせるラッチシステムと；
    前記ヘッドを動かすボイスコイルモータと；
    前記ボイスコイルモータに加速電流を印加する区間である加速区間の間，前記ヘッドをアンラッチさせるために前記ボイスコイルモータに少なくとも１サイクルの加速電流パルスを印加するスイッチおよびボイスコイルモータ増幅器と；
    前記加速区間の間，前記ヘッドの速度を表すためのアナログ／デジタル変換器と；
    前記ヘッドの速度が臨界速度より速い場合に加速区間を終了するアンラッチ制御部と；
    を含むことを特徴とする，ハードディスクドライブ。
11. 前記アンラッチ制御部は，前記加速電流パルスのサイクルの導通期間中に，前記ボイスコイルモータ増幅器からの前記加速電流が前記ボイスコイルモータに結合されるように前記スイッチを制御し，前記加速電流パルスのサイクルの非導通期間中に，前記加速電流が前記ボイスコイルモータに結合されないように前記スイッチを制御することを特徴とする，請求項１０に記載のハードディスクドライブ。
12. 前記アナログ／デジタル変換器は，前記加速電流パルスのサイクルの非導通期間中に，前記ヘッドの速度を表す前記ボイスコイルモータの逆起電力をサンプリングすることを特徴とする，請求項１１に記載のハードディスクドライブ。
13. 前記アナログ／デジタル変換器は，前記加速電流パルスのサイクルの非導通期間の終端付近で，前記ヘッドの速度を表す前記ボイスコイルモータの逆起電力をサンプリングすることを特徴とする，請求項１１に記載のハードディスクドライブ。
14. 前記加速電流パルスのサイクルの周期Ｔは，前記導通期間および前記非導通期間よりなり，前記ヘッドが最大磁力でラッチされるときの加速区間をＴｍａｘとするとき，
    Ｔ＜Ｔｍａｘであることを特徴とする，請求項１１に記載のハードディスクドライブ。
15. ボイスコイルモータに加速電流を印加する加速動作および減速電流を印加する減速動作により，ヘッドをパーキング領域から分離させるデータ保存装置のヘッドアンラッチ制御方法において：
    前記ボイスコイルモータに加速電流を印加する区間である加速区間の間，前記ヘッドをアンラッチさせるために少なくとも１サイクルの加速電流パルスを前記ボイスコイルモータに印加するＡ過程と；
    前記加速区間の間，前記ヘッドの速度を決定するＢ過程と；
    前記ヘッドの速度が臨界速度より速い場合に前記加速区間を終了するＣ過程と；
    を含むことを特徴とする，データ保存装置のヘッドアンラッチ制御方法。
16. 前記Ａ過程は，
    前記加速電流パルスのサイクルの導通期間中に，ボイスコイルモータ増幅器からの前記加速電流が前記ボイスコイルモータに結合されるようにスイッチを制御する過程と，
    前記加速電流パルスのサイクルの非導通期間中に，前記加速電流が前記ボイスコイルモータに結合されないように前記スイッチを制御する過程と，
    を含むことを特徴とする，請求項１５に記載のデータ保存装置のヘッドアンラッチ制御方法。
17. 前記Ｂ過程は，前記加速電流パルスのサイクルの非導通期間中に行われることを特徴とする，請求項１６に記載のデータ保存装置のヘッドアンラッチ制御方法。
18. 前記Ｂ過程は，前記加速電流パルスのサイクルの非導通期間の終端付近で行われることを特徴とする，請求項１６に記載のデータ保存装置のヘッドアンラッチ制御方法。
19. 前記ヘッドの速度は，前記ボイスコイルモータの逆起電力を測定することにより前記Ｂ過程で決定されることを特徴とする，請求項１８に記載のデータ保存装置のヘッドアンラッチ制御方法。
20. 前記Ｂ過程は，前記加速電流パルスの各サイクルの非導通期間の終端付近で行われることを特徴とする，請求項１６に記載のデータ保存装置のヘッドアンラッチ制御方法。
21. 前記加速電流パルスのサイクルの周期Ｔは，前記導通期間および前記非導通期間よりなり，前記ヘッドが最大磁力でラッチされるときの加速区間をＴｍａｘとするとき，
    Ｔ＜Ｔｍａｘであることを特徴とする，請求項１６に記載のデータ保存装置のヘッドアンラッチ制御方法。
22. 前記ヘッドの速度は，前記ボイスコイルモータの逆起電力を測定することにより前記Ｂ過程で決定されることを特徴とする，請求項１５に記載のデータ保存装置のヘッドアンラッチ制御方法。
23. 前記ボイスコイルモータの逆起電力は，実質的にゼロの加速電流が前記ボイスコイルモータに印加される非導通期間中に測定されることを特徴とする，請求項２２に記載のデータ保存装置のヘッドアンラッチ制御方法。
24. 前記データ保存装置は，ハードディスクドライブであることを特徴とする，請求項１５に記載のデータ保存装置のヘッドアンラッチ制御方法。
25. 前記加速区間の終了後に，減速電流を印加する過程をさらに備えることを特徴とする，請求項１５に記載のデータ保存装置のヘッドアンラッチ制御方法。
    

Images