JP2005159300A - ダイオード接続されたトランジスタの製造方法及びこれを用いた画像表示装置 - Google Patents

ダイオード接続されたトランジスタの製造方法及びこれを用いた画像表示装置 Download PDF

Info

Publication number
JP2005159300A
JP2005159300A JP2004248531A JP2004248531A JP2005159300A JP 2005159300 A JP2005159300 A JP 2005159300A JP 2004248531 A JP2004248531 A JP 2004248531A JP 2004248531 A JP2004248531 A JP 2004248531A JP 2005159300 A JP2005159300 A JP 2005159300A
Authority
JP
Japan
Prior art keywords
electrode
forming
transistor
region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004248531A
Other languages
English (en)
Inventor
Keun-Nam Kim
▲襟▼ 男 金
Ul-Ho Lee
乙 浩 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005159300A publication Critical patent/JP2005159300A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】本発明はダイオード接続されたトランジスタの製造方法に関する。
【解決手段】本発明によるダイオード接続されたトランジスタの製造方法は、基板の上にシリコン層を形成する段階、シリコン層の上に第１絶縁層を形成する段階、第１絶縁層の上にゲート電極１００を形成する段階、シリコン層内に、ソース領域２１０、チャンネル領域、及びドレーン領域３１０を形成する段階、ゲート電極１００の上に第２絶縁層を形成する段階、第２絶縁層の上に、ソース領域２１０及びドレーン領域３１０に各々連結（接続）されるようにソース電極２２０及びドレーン電極３２０を形成する段階、及びドレーン電極３２０とゲート電極１００とをコンタクトホールを介して接続させる段階を含み、コンタクトホールは、チャンネル領域と実質的に同一な垂直断面上に形成される。
【選択図】図２

Description

本発明は表示装置に係り、より詳しくは、各画素の内部で使われダイオード接続された膜状トランジスタが占める面積を減らすことにより、表示装置の光学的有効面積率または開口率を向上させる技術に関する。
例えば、有機ＥＬ表示装置は、蛍光性有機化合物を電気的に励起させて発光させる表示装置であって、Ｎ×Ｍ個の有機発光セルを電圧記入あるいは電流記入して映像を表現する。このような有機発光セルは、アノード、有機薄膜、カソードのレイヤー（層）構造を有している。有機薄膜は、電子と正孔の均衡を良くして発光効率を向上させるために発光層（ＥＭＬ）、電子輸送層（ＥＴＬ）、及び正孔輸送層（ＨＴＬ）を含んだ多層構造からなり、また、別途の電子注入層（ＥＩＬ）と正孔注入層（ＨＩＬ）を含んでいる。
このように構成される有機発光セルを駆動する方式には、単純マトリックス（パッシブマトリックス）方式と薄膜トランジスタ（ＴＦＴ）を用いた能動駆動（アクティブマトリックス）方式がある。単純マトリックス方式では、複数の正極線と負極線とを直交するように形成し、正負各１本の線（ライン）を選択して交点の画素を駆動する。これに比べて、能動駆動方式は、薄膜トランジスタを各画素電極に接続し、薄膜トランジスタのゲートに接続されたキャパシタ容量によって維持された電圧に応じて駆動する方式である。この時、キャパシタに電圧を記録するために印加される信号の形態によって、能動駆動方式は、電圧記入方式と電流記入方式に分けられる。
従来の電圧記入方式の画素回路では、製造工程の不均一性により生じる薄膜トランジスタの敷居電圧（ＶＴＨ）及びキャリアの移動度の偏差のため、高い階調分解能を得にくいという問題点がある。例えば、電圧変化の範囲が３Ｖで画素の薄膜トランジスタを駆動する場合、８ビット２５６階調を表現するためには、１２ｍＶ（＝３Ｖ/２５６）以下の間隔で薄膜トランジスタのゲートに電圧を印加しなければならないが、万一、製造工程の不均一による薄膜トランジスタの敷居電圧の偏差が１００ｍＶもある場合は、僅かな階調変化を輝度変化として表現するのは難しくなる。
このような薄膜トランジスタの敷居電圧の偏差を補償するために、従来は、ダイオード接続された補償トランジスタを駆動トランジスタのゲートに接続する方法を用いた。
ダイオード接続されたトランジスタとは、ダイオードと実質的に同一な動作を行うように接続されたトランジスタをいい、図６に示されているように、ゲートとドレーンとが接続されたトランジスタを意味し、Ｎチャンネル型ではソースが負極、ゲート・ドレインが正極になり、Ｐチャンネル型ではソースが正極、ゲート・ドレインが負極になる。
図７は、従来のダイオード接続されたトランジスタを示した平面図であり、図８は、図７のＡ−Ｂ断面図である。
図７及び図８に示されているように、従来は、ゲート電極９１０とドレーン電極９３１とを接続させるためにドレーン電極９３１をゲート電極９１０側に延ばし、コンタクトホールを介してゲート電極９１０とドレーン電極９３１とを連結していた。
しかしながら、このような製造方法はダイオード接続されたトランジスタが占める面積を大きくするため、有機ＥＬ表示装置の開口率が減少するという問題があった。
本発明が解決しようとする技術的課題は、ダイオード接続されたトランジスタが占める面積を減少させることによって画像表示装置の開口率を向上させることにある。
前記課題を達成するために本発明の一つの特徴によるダイオード接続されたトランジスタの製造方法は、基板の上にシリコン層を形成する段階；前記シリコン層の上に第１絶縁層を形成する段階；前記第１絶縁層の上にゲート電極を形成する段階；前記シリコン層内に、ソース領域、チャンネル領域、及びドレーン領域を形成する段階；前記ゲート電極の上に第２絶縁層を形成する段階；前記第２絶縁層の上に、前記ソース領域及び前記ドレーン領域に各々連結されるようにソース電極及びドレーン電極を形成する段階；及び前記ドレーン電極と前記ゲート電極とをコンタクトホールを介して接続させる段階；を含み、前記コンタクトホールは、前記チャンネル領域と実質的に同一な垂直断面上に形成される。
本発明の他の特徴によるダイオード接続されたトランジスタの製造方法は、基板の上にシリコン層を形成する段階；前記シリコン層の上に第１絶縁層を形成する段階；前記第１絶縁層の上にゲート電極を形成する段階；前記シリコン層、にソース領域、チャンネル領域、及びドレーン領域を形成する段階；前記ゲート電極の上に第２絶縁層を形成する段階；前記第２絶縁層の上に、前記ソース領域及び前記ドレーン領域と各々連結されるようにソース電極及びドレーン電極を形成し、前記ドレーン電極が前記チャンネル領域の少なくとも一部を覆うように形成する段階；及び前記ドレーン電極と前記ゲート電極とをコンタクトホールを介して接続させる段階；を含む。
本発明の一つの特徴による画像表示装置は、画像信号を示すデータ電流を伝達する複数のデータ線、選択信号を伝達する複数の走査線、及び前記データ線と前記走査線とによって定義される複数の画素に各々形成される複数の画素回路が形成されている画像表示装置であって、前記画素回路は、第１電極及び第２電極の間にキャパシタが形成され、前記第１電極及び前記第２電極の間に印加される電圧に対応する電流を第３電極に出力する第１トランジスタと、前記第１トランジスタの前記第３電極に接続され、印加される電流量に対応して画像を表示する表示素子と、前記第１トランジスタの前記第１電極に電気的に連結（接続）される第１電極、第２電極、及び第３電極を備え、ダイオード接続された第２トランジスタと、前記走査線に印加される選択信号に応答して前記データ線に印加される電圧を前記第２トランジスタに伝達するスイッチング素子とを含み、前記第２トランジスタの前記第３電極は、前記第１電極とコンタクトホールを介して接続され、前記コンタクトホールは、前記チャンネルと実質的に同一な垂直断面上に形成される。
本発明の一つの特徴による画像表示装置の製造方法は、画素回路が形成される画素領域と前記画素回路を駆動する駆動領域とを含む画像表示装置の製造方法であって、前記画素回路は、ダイオード接続されたトランジスタを含み、前記ダイオード接続されたトランジスタの製造方法は、基板の上に半導体層を形成する段階、前記チャンネル領域の上に、ゲート絶縁膜を隔ててゲート電極を形成する段階、前記半導体層にソース領域、チャンネル領域、ドレーン領域を形成する段階、前記ゲート電極の上に層間絶縁膜を形成する段階、前記層間絶縁膜の上に、前記ソース領域及び前記ドレーン領域に各々連結されるようにソース電極及びドレーン電極を形成する段階、及び前記ドレーン電極を、前記チャンネル領域の上面に存在する前記層間絶縁膜の少なくとも一部を覆うように形成し、前記ゲート電極とコンタクトホールを介して接続させる段階を含む。
本発明によれば、ダイオード接続されたトランジスタが占める面積が減少して、画像表示装置の開口率を向上させることができる。
以下、本発明の実施例を、図面を参照して詳細に説明する。
図面では、層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体を通して類似した部分については同じ図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上にある”とする場合には、その部分の直ぐ上にある場合だけでなく、その中間にまた他の部分がある場合も含む。
図１は、有機ＥＬ表示装置の画素回路を示したものである。図１に示されているように、有機ＥＬ表示装置の画素回路は、駆動トランジスタ（Ｍ１）、補償トランジスタ（Ｍ２）、スイッチングトランジスタ（Ｍ３、Ｍ４）、キャパシタ（Ｃｓｔ）、及び有機ＥＬ素子（ＯＬＥＤ）を含む。
駆動トランジスタ（Ｍ１）は、有機ＥＬ素子（ＯＬＥＤ）に流れる電流量を制御するためのものであって、ソースが電源（ＶＤＤ）に接続され、ドレーンが有機ＥＬ素子（ＯＬＥＤ）に接続されている。
補償トランジスタ（Ｍ２）は、駆動トランジスタ（Ｍ１）の敷居電圧の偏差を補償するためのものであって、ゲートが駆動トランジスタ（Ｍ１）のゲートに接続される。また、補償トランジスタ（Ｍ２）はダイオード接続されている。
スイッチングトランジスタ（Ｍ３）は、走査線（Ｓｎ）からの選択信号に応答してデータ線（Ｄｍ）の電圧を補償トランジスタ（Ｍ２）に伝達し、スイッチングトランジスタ（Ｍ４）は、走査線（Ｓｎ−１）からの選択信号に応答してプリチャージ電圧（Ｖｐ）を補償トランジスタ（Ｍ２）に伝達する。
キャパシタ（Ｃｓｔ）は、駆動トランジスタ（Ｍ１）のゲート及びソースの間に接続されて、駆動トランジスタ（Ｍ１）のゲート及びソースの間の電圧を一定の電圧に維持させる。
以下、図２及び図３を参照して、本発明の一実施例による補償トランジスタ（Ｍ２）の製造方法を説明する。
図２は、本発明の一実施例による補償トランジスタ（Ｍ２）の平面図を示したものであり、図３は、補償トランジスタ（Ｍ２）の断面図を示したものである。図２に示されているように、本発明の一実施例によると、トランジスタ（Ｍ２）のゲート電極１００の上にコンタクトホールを形成することにより、ゲート電極１００とドレーン電極３２０とを連結する。
具体的には、図３に示されているように、透明な絶縁基板４００の上に多結晶シリコン層５００が形成されており、多結晶シリコン層５００が形成された上には、二酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮｘ）などからなる第１絶縁膜６００が形成されている。なお、絶縁基板４００としてコーニング＃７０５９ガラスを使う場合には、その表面に、酸化Ｓｉ及び／又は窒化Ｓｉ膜を第1遮断膜として約５０nm被覆することが望ましいと言われていて、更に、第２遮断膜として酸化窒化Ｓｉ膜を約１００nm被覆することが一層望ましいと言われている。そうして、同一真空プロセスの中でこれら第１及び第２遮断膜と半導体シリコン層、例えば非晶質Si膜、を連続形成することが最も望ましいと言われている（特開２００１−１４４０２７）。ここで用いる遮断膜は基板より放出される不純物が半導体層に侵入することを阻止するもので、他の基板材、例えば、プラスチック基板にも適用可能であり、もし遮断膜がなければ、トランジスタのオフ電流が増加し、Vthが変動し、オン電流が減少するなどの不具合が予想される。また、最終的な半導体層の形態が非晶質Si膜であれば、上記３層に続いて抵抗性接触層である不純物添加非晶質Si膜とゲート絶縁膜としての酸化Si及び／又は窒化Si膜をも、同一真空プロセスの中で連続形成することが、上記のようなトランジスタ特性維持向上のために望ましい。
ダイオード接続されたトランジスタの場合、第１絶縁膜６００の上には、シリコン層５００と交差するようにアルミニウム（Ａｌ）、クロム（Ｃｒ）などで作られたゲート電極１００が横方向に形成されている。このゲート電極の形状は、通常、ソース・ドレイン間のチャンネル長が最小設計寸法であり、ゲート幅が通電電流の設計値に応じて変化させられる。なお、ゲート電極１００の上に第２絶縁層７００を形成される。ゲート電極１００の上には第２絶縁膜２００が形成され得る。
この時、シリコン層５００の、ゲート電極１００の下部に置かれた部分を除いたゲート電極１００の両側Ｓ／Ｄ部分を、自己整合方式で、各々ｐ型不純物でドーピングするが、このような不純物でドーピングされている領域が各々ソース領域２１０及びドレーン領域３１０を形成し、ドーピングされていない領域がチャンネル領域を形成する。ソース領域２１０の上にはソース電極２２０が形成されており、ドレーン領域３１０の上にはドレーン電極３２０が形成される。
本発明の一実施例によると、ドレーン電極３２０は、トランジスタ（Ｍ２）のチャンネル領域の一部を覆うようにゲート電極１００側に延びており、コンタクトホールを介してゲート電極１００に連結される。この時、ドレーン電極３２０とゲート電極１００とを連結（接続）させるコンタクトホールは、チャンネルと実質的に同一な垂直面上に形成されるのが好ましい。つまり、チャンネル面を底面とする仮想の垂直筒内部にコンタクトホールの少なくとも一部分が含まれて、ゲート電極と上層導体（例えばドレイン電極）が接続されるように構成する。このゲート・コンタクトホールは、通常は、ドレイン・コンタクトホール及びソース・コンタクトホールと一体になって形成されるのでソース・ドレイン（Ｓ／Ｄ）不純物領域は、Ｓ／Ｄ軸に沿って長く設計する必要があり、位置合わせ誤差が零の場合に比べて、ゲート・コンタクトホールの最大直径以上の延長が必要になる。この延長量はソース・ドレイン共に、常識的には、チャンネル長である最小設計寸法であって、この結果、トランジスタ面積が（２×最小設計寸法×ゲート幅）だけ増加する。一方、トランジスタから横に引き出して接続するのに要する面積は、常識的には（３×最小設計寸法×６×最小設計寸法）＝（１８×最小設計寸法×最小設計寸法）と考えられる。従って、ゲート幅が狭ければ、ゲート・コンタクトホールをチャンネル上に配置する方が、従来構造より、（トランジスタ＋配線）の面積を小さくできる。
このようにすることで、ダイオード接続されたトランジスタ（Ｍ２）が占める面積が減少して、有機ＥＬ表示装置の開口率を確保することができる。
図２では、ソース及びドレーン領域２１０、３１０の幅をソース及びドレーン電極２２０、３２０より広く図示したが、実施例によっては、図４に示されているように、ソース及びドレーン電極２２０、３２０の幅をソース及びドレーン領域２１０、３１０より広く形成できることはもちろんである。
図２では、補償トランジスタ（Ｍ２）がＰチャンネルを有するトランジスタを実現したことを図示したが、実施例によっては、駆動トランジスタ（Ｍ１）と補償トランジスタ（Ｍ２）がＮチャンネルを有するトランジスタに実現できる。この時にも、ドレーン電極がチャンネル領域の一部を覆うように形成され、ドレーン電極とゲート電極とを連結（接続）させるためのコンタクトホールがトランジスタのチャンネルと実質的に同一な垂直断面上に形成される。
また、前記説明では、本発明の一実施例に他のダイオード接続されたトランジスタが電圧記入方式の画素回路で補償トランジスタとして用いられたことを中心に説明したが、図５のように、ダイオード接続されたトランジスタ（Ｍ３）が電流記入方式の画素回路として用いられる場合にも本発明の一実施例による製造方法をそのまま適用することができる。図５に示された電流記入型画素回路は、既に当業界においてはその構成及び動作が公知されているので、ここでは詳細な説明は省略する。
さらに、本発明の一実施例による製造方法は、有機ＥＬ表示装置だけでなく、ダイオード接続されたトランジスタを用いる全ての回路に適用できる。
以上、本発明が最適に適用された実施例について説明したが、本発明の概念は前記実施例に限定されるものではなく、本発明をそのまま利用していろいろな他の実施例を形成できるのは当業者に自明なことである。
有機ＥＬ表示装置の画素回路を示したものである。 本発明の一実施例による補償トランジスタの平面図を示したものである。 本発明の一実施例による補償トランジスタの断面図を示したものである。 本発明の他の実施例による補償トランジスタの平面図を示したものである。 有機ＥＬ表示装置の他の画素回路を示したものである。 （Ａ）はダイオード接続されたＰＭＯＳトランジスタを示した回路図であり、（Ｂ）はダイオード接続されたＮＭＯＳトランジスタを示した回路図である。 ダイオード接続されたトランジスタの平面図を示したものである。 図７のＡ−Ｂ断面図を示したものである。
符号の説明
１０、１００ ゲート電極
３１、３２０ ドレーン電極
２１０ ソース領域
２２０ ソース電極
３１０ ドレーン領域
４００ 絶縁基板
５００ シリコン層
６００ 第１絶縁膜

Claims (12)

  1. 基板の上にシリコン層を形成する段階と、
    前記シリコン層の上に第１絶縁層を形成する段階と、
    前記第１絶縁層の上にゲート電極を形成する段階と、
    前記シリコン層内に、ソース領域、チャンネル領域、及びドレーン領域を形成する段階と、
    前記ゲート電極の上に第２絶縁層を形成する段階と、
    前記第２絶縁層の上に、前記ソース領域及び前記ドレーン領域に各々接続されるようにソース電極及びドレーン電極を形成する段階と、
    前記ドレーン電極と前記ゲート電極とをコンタクトホールを介して接続させる段階とを含み、
    前記コンタクトホールは、前記チャンネル領域と実質的に同一な垂直断面上に形成されることを特徴とするダイオード接続されたトランジスタの製造方法。
  2. 前記ソース領域及び前記ドレーン領域の幅は、前記ソース電極及び前記ドレーン電極の幅より広く形成されることを特徴とする請求項１に記載のダイオード接続されたトランジスタの製造方法。
  3. 前記ソース領域及びドレーン領域の幅は、前記ソース電極及び前記ドレーン電極の幅より狭く形成されることを特徴とする請求項１に記載のダイオード接続されたトランジスタの製造方法。
  4. 基板の上にシリコン層を形成する段階と、
    前記シリコン層の上に第１絶縁層を形成する段階と、
    前記第１絶縁層の上にゲート電極を形成する段階と、
    前記シリコン層内に、ソース領域、チャンネル領域、及びドレーン領域を形成する段階と、
    前記ゲート電極の上に第２絶縁層を形成する段階と、
    前記第２絶縁層の上に、前記ソース領域及び前記ドレーン領域と各々接続されるようにソース電極及びドレーン電極を形成し、前記ドレーン電極が前記チャンネル領域の少なくとも一部を覆うように形成する段階と、
    前記ドレーン電極と前記ゲート電極とをコンタクトホールを介して接続させる段階と、
    を有することを特徴とするダイオード接続されたトランジスタの製造方法。
  5. 画像信号を示すデータ電流を伝達する複数のデータ線、選択信号を伝達する複数の走査線、及び前記データ線と前記走査線とによって定義される複数の画素に各々形成される複数の画素回路が形成されている画像表示装置において、
    前記画素回路は、
    第１電極及び第２電極の間にキャパシタが形成され、前記第１電極及び前記第２電極の間に印加される電圧に対応する電流を第３電極に出力する第１トランジスタと、
    前記第１トランジスタの前記第３電極に接続され、印加される電流量に対応して画像を表示する表示素子と、
    前記第１トランジスタの前記第１電極に電気的に接続される第１電極、第２電極、及び第３電極を備え、ダイオード接続された第２トランジスタと、
    前記走査線に印加される選択信号に応答して前記データ線に印加される電圧を前記第２トランジスタに伝達するスイッチング素子とを含み、
    前記第２トランジスタの前記第３電極は、前記第１電極とコンタクトホールを介して接続され、前記コンタクトホールは、前記チャンネルと実質的に同一な垂直断面上に形成されることを特徴とする画像表示装置。
  6. 前記画素回路は、印加される制御信号に応答してプリチャージ電圧を前記第２トランジスタの前記第３電極に伝達するスイッチング素子をさらに含むことを特徴とする請求項５に記載の画像表示装置。
  7. 前記制御信号は、前記画素回路に選択信号が印加される直前に印加される選択信号であることを特徴とする請求項６に記載の画像表示装置。
  8. 前記第２トランジスタは、前記第１トランジスタと実質的に同一な特性を有するように形成されることを特徴とする請求項５に記載の画像表示装置。
  9. 前記第１及び第２トランジスタは、Ｐタイプのチャンネルを有するトランジスタに実現され、前記第１電極はゲート、前記第２電極はソース、前記第３電極はドレーンであることを特徴とする請求項５に記載の画像表示装置。
  10. 画素回路が形成される画素領域と前記画素回路を駆動する駆動領域とを含む画像表示装置の製造方法において、前記画素回路は、ダイオード接続されたトランジスタを含み、
    前記ダイオード接続されたトランジスタの製造方法は、
    基板の上に半導体層を形成する段階と、
    前記半導体層の上に、ゲート絶縁膜を隔ててゲート電極を形成する段階と、
    前記半導体層にソース領域、チャンネル領域、ドレーン領域を形成する段階と、
    前記ゲート電極の上に層間絶縁膜を形成する段階と、
    前記層間絶縁膜の上に、前記ソース領域及び前記ドレーン領域に各々接続されるようにソース電極及びドレーン電極を形成する段階と、
    前記ドレーン電極を、前記チャンネル領域の上面に存在する前記層間絶縁膜の少なくとも一部を覆うように形成し、前記ゲート電極とコンタクトホールを介して接続させる段階と、
    を有することを特徴とする画像表示装置の製造方法。
  11. 前記ソース領域及び前記ドレーン領域の幅は、前記ソース電極及び前記ドレーン電極の幅より広く形成されることを特徴とする請求項１０に記載の画像表示装置の製造方法。
  12. 前記ソース領域及び前記ドレーン領域の幅は、前記ソース電極及び前記ドレーン電極の幅より狭く形成されることを特徴とする請求項１０に記載の画像表示装置の製造方法。
JP2004248531A 2003-11-24 2004-08-27 ダイオード接続されたトランジスタの製造方法及びこれを用いた画像表示装置 Pending JP2005159300A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083586A KR100560470B1 (ko) 2003-11-24 2003-11-24 다이오드 접속된 트랜지스터의 제조 방법 및 이를 이용한화상 표시 장치

Publications (1)

Publication Number Publication Date
JP2005159300A true JP2005159300A (ja) 2005-06-16

Family

ID=34431815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004248531A Pending JP2005159300A (ja) 2003-11-24 2004-08-27 ダイオード接続されたトランジスタの製造方法及びこれを用いた画像表示装置

Country Status (5)

Country Link
US (3) US7199406B2 (ja)
EP (1) EP1533838A3 (ja)
JP (1) JP2005159300A (ja)
KR (1) KR100560470B1 (ja)
CN (1) CN1624886A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138154A (ja) * 2014-01-22 2015-07-30 セイコーエプソン株式会社 発光装置、及び電子機器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700471B2 (en) * 2005-12-13 2010-04-20 Versatilis Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
US7638416B2 (en) * 2005-12-13 2009-12-29 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made using such devices
KR101279596B1 (ko) * 2006-09-18 2013-06-28 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
KR101352105B1 (ko) * 2007-03-22 2014-01-15 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR100911972B1 (ko) * 2007-10-24 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US8569129B2 (en) 2011-05-31 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Device-manufacturing scheme for increasing the density of metal patterns in inter-layer dielectrics
KR101899477B1 (ko) * 2011-11-18 2018-09-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 유기 발광 표시장치
US9164972B2 (en) 2012-06-07 2015-10-20 Microsoft Technology Licensing, Llc Managing objects in panorama display to navigate spreadsheet
US11081562B2 (en) * 2020-01-06 2021-08-03 Nanya Technology Corporation Semiconductor device with a programmable contact and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272233A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp トランジスタ回路、表示パネル及び電子機器
JP2003202833A (ja) * 2001-10-30 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115864A (ja) 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US4528480A (en) 1981-12-28 1985-07-09 Nippon Telegraph & Telephone AC Drive type electroluminescent display device
JPS61105870A (ja) 1984-10-30 1986-05-23 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH02246160A (ja) 1989-03-17 1990-10-01 Matsushita Electron Corp 半導体装置
US5608245A (en) * 1995-12-21 1997-03-04 Xerox Corporation Array on substrate with repair line crossing lines in the array
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW317643B (ja) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
US6380023B2 (en) 1998-09-02 2002-04-30 Micron Technology, Inc. Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits
JP3937789B2 (ja) 2000-10-12 2007-06-27 セイコーエプソン株式会社 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6426246B1 (en) 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
US6872612B2 (en) * 2001-06-27 2005-03-29 Lsi Logic Corporation Local interconnect for integrated circuit
TWI361490B (en) * 2003-09-05 2012-04-01 Renesas Electronics Corp A semiconductor device and a method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272233A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp トランジスタ回路、表示パネル及び電子機器
JP2003202833A (ja) * 2001-10-30 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138154A (ja) * 2014-01-22 2015-07-30 セイコーエプソン株式会社 発光装置、及び電子機器

Also Published As

Publication number Publication date
KR100560470B1 (ko) 2006-03-13
US20050112813A1 (en) 2005-05-26
KR20050049838A (ko) 2005-05-27
US20070138504A1 (en) 2007-06-21
US7951658B2 (en) 2011-05-31
US7615803B2 (en) 2009-11-10
CN1624886A (zh) 2005-06-08
EP1533838A3 (en) 2005-08-03
EP1533838A2 (en) 2005-05-25
US7199406B2 (en) 2007-04-03
US20100035391A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
US7414362B2 (en) Display panel
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
US6476419B1 (en) Electroluminescence display device
JP5779670B2 (ja) 半導体装置及び表示装置
US9196747B2 (en) Light emitting display and thin film transistor (TFT)
US6940214B1 (en) Electroluminescence display device
US6781155B1 (en) Electroluminescence display device with a double gate type thin film transistor having a lightly doped drain structure
US8183064B2 (en) Thin film transistor devices for OLED displays and method for fabricating the same
US7951658B2 (en) Method for manufacturing diode-connected transistor and image display device using the same
US20060102900A1 (en) Flat panel display and its method of fabrication
CN107464819B (zh) 发光面板
JP4809928B2 (ja) 表示装置
KR102519942B1 (ko) 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
US20110212663A1 (en) Organic electroluminescent display device and manufacturing method thereof
EP2889913B1 (en) Organic light emitting display device
US7335914B2 (en) Display, array substrate, and display manufacturing method
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
JP4482287B2 (ja) アクティブマトリックス型の画像表示装置
US20040217355A1 (en) Electroluminescent display device
KR20050104610A (ko) 유기 ｅｌ 발광셀의 커패시터 및 그 제조 방법
KR20240030756A (ko) 산화물 반도체를 포함하는 디스플레이 장치
KR20040092532A (ko) 박막 트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090806

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090828