そこで、この発明の課題は、少なくともPを含むIII‐V族化合物半導体層に対して再成長を行う際のP抜けを防止し、上記再成長された半導体層における結晶性の劣化および再成長界面付近における抵抗値の増大を防止することによって、低消費電力での動作を可能にする化合物半導体装置、その製造方法、上記化合物半導体装置を用いた光伝送システム、および、上記化合物半導体装置を用いた光ディスク装置を提供することにある。
上記課題を解決するために、この発明の化合物半導体装置は、GaAs基板上に、少なくともPを含む第1のIII‐V族化合物半導体層が形成されており、この第1のIII‐V族化合物半導体層上に、部分的に窓を有する少なくともAlとGaとAsとを含む第2のIII‐V族化合物半導体層が形成されて成る化合物半導体装置において、少なくとも上記窓内に、III族元素中におけるAlの混晶比が10%以下である第3のIII‐V族化合物半導体層と少なくともAlを含む第4のIII‐V族化合物半導体層とが、順次積層されて形成されていることを特徴としている。
上記構成によれば、上記第1のIII‐V族化合物半導体層と第4のIII‐V族化合物半導体層の間に、III族元素中におけるAlの混晶比が10%以下である第3のIII‐V族化合物半導体層が挿入されているので、上記第4のIII‐V族化合物半導体層の結晶性が向上される。したがって、上記窓領域における成長膜界面付近の抵抗値の悪化が防止される。尚、上記「III族元素中におけるAlの混晶比が10%以下」とは「III族元素中におけるAlの混晶比が0%(つまり、Al元素を含まない)」をも含む概念である。
また、1実施例の化合物半導体装置では、上記第1のIII‐V族化合物半導体層の導電型は真性あるいは第1の導電型であり、上記窓を有する第2のIII‐V族化合物半導体層の導電型は第2の導電型であり、上記第3のIII‐V族化合物半導体層の導電型は真性あるいは上記第1の導電型であり、上記第4のIII‐V族化合物半導体層の導電型は上記第1の導電型である。ここで、上記「第1の導電型」とはn型とp型とのうちの何れか一方を指し、上記「第2の導電型」とはn型とp型とのうちの他方を指す。
この実施例によれば、上記窓を有する第2のIII‐V族化合物半導体層は電流狭窄層として機能し、上記窓は電流チャンネルとなる。したがって、上記電流チャンネルの抵抗値の悪化が防止される。
また、1実施例の上記電流チャンネルを有する化合物半導体装置では、上記GaAs基板の導電型は上記第2の導電型であり、上記GaAs基板上には少なくとも上記第2の導電型の第1クラッド層と活性層と上記第1の導電型の第2クラッド層とが形成されており、上記第1のIII‐V族化合物半導体層は上記第2クラッド層上に形成されたエッチストップ層あるいは光ガイド層であり、上記窓を有する第2のIII‐V族化合物半導体層は電流ブロック層であり、上記第4のIII‐V族化合物半導体層は第3クラッド層であり、半導体レーザ素子として機能する。
この実施例によれば、上記電流ブロック層に形成される電流チャンネルの抵抗値の悪化が防止される。さらに、上記第3のIII‐V族化合物半導体層と第4のIII‐V族化合物半導体層との界面のラフネス低減によって内部損失が減るため、発振閾値電流値が低下されて発光効率が改善される。
また、1実施例の化合物半導体装置では、上記第3のIII‐V族化合物半導体層の層厚は30Å以上且つ100Å以下である。
この実施例によれば、上記第3のIII‐V族化合物半導体層の層厚は30Å以上であるため、上記窓内において下地となる上記第1のIII‐V族化合物半導体層の表面が完全に被覆される。また、上記第3のIII‐V族化合物半導体層の層厚は100Å以下であるため、半導体レーザ素子として機能する場合に発振レーザ光の吸収成分となる等、化合物半導体装置としての特性を低下させることがない。
また、1実施例の化合物半導体装置では、上記第4のIII‐V族化合物半導体層は、AlGaAs層である。
この実施例によれば、本化合物半導体装置を半導体レーザ素子とした場合、屈折率が低いAlGaAs層を上記第4のIII‐V族化合物半導体層とすることによって、容易に光を活性層に閉じ込めることが可能になる。
また、1実施例の化合物半導体装置では、上記第3のIII‐V族化合物半導体層は、III族元素中におけるAlの混晶比が0%のGaAs層である。
この実施例によれば、上記第3のIII‐V族化合物半導体層にはAl元素が含まれていない。したがって、上記第3のIII‐V族化合物半導体層の成長時における酸素の取り込まれを防止でき、上記第3のIII‐V族化合物半導体層と第4のIII‐V族化合物半導体層との界面近傍における深い準位の形成がない高信頼性な化合物半導体装置が得られる。あるいは、高効率な半導体レーザ素子が得られる。
また、1実施例の化合物半導体装置では、上記第3のIII‐V族化合物半導体層は、III族元素中におけるAlの混晶比が0%のInGaPあるいはInGaAsPである。
この実施例によれば、上記第3のIII‐V族化合物半導体層にはAl元素が含まれてはいない。したがって、上記第3のIII‐V族化合物半導体層の成長時に取り込まれた酸素によってAl元素が酸化される等の化合物半導体装置としての特性劣化が防止される。さらに、上記第3のIII‐V族化合物半導体層にはP元素が含まれている。したがって、上記第2のIII‐V族化合物半導体層における上記窓内において、上記少なくともPを含む第1のIII‐V族化合物半導体層上に上記第3のIII‐V族化合物半導体層が再成長される際に、成長中の雰囲気がPリッチとなってP抜けが起こり難くなる。その結果、再成長界面付近における抵抗値をさらに低減することが可能になる。
また、この発明の化合物半導体装置の製造方法は、GaAs基板上に、少なくともPを含む第1のIII‐V族化合物半導体層が形成されており、この第1のIII‐V族化合物半導体層上に、部分的に窓を有する少なくともAlとGaとAsとを含む第2のIII‐V族化合物半導体層が形成されて成る化合物半導体装置の製造方法において、少なくとも上記窓内に、上記第1のIII‐V族化合物半導体層に含まれているP元素が抜けない程度に低温の成長温度によって、III族元素中におけるAlの混晶比が10%以下である第3のIII‐V族化合物半導体層を成長させる工程と、上記第3のIII‐V族化合物半導体層上に、酸素が取り込まれてAl元素が酸化しない程度に高温の成長温度によって、少なくともAlを含む第4のIII‐V族化合物半導体層を成長させる工程を含むことを特徴としている。
上記構成によれば、上記第2のIII‐V族化合物半導体層に設けられた上記窓内に成長される上記第3のIII‐V族化合物半導体層は、上記第1のIII‐V族化合物半導体層に含まれているP元素が抜けない程度に低温の成長温度によって成長される。したがって、上記第1のIII‐V族化合物半導体層からのP抜けが抑制され、上記第1のIII‐V族化合物半導体層に発生する格子定数のずれや表面の荒れが防止される。また、上記第3のIII‐V族化合物半導体層上に成長される第4のIII‐V族化合物半導体層における結晶性の劣化が防止される。
さらに、上記第3のIII‐V族化合物半導体層上に成長される第4のIII‐V族化合物半導体層は、酸素が取り込まれてAl元素が酸化しない程度に高温の成長温度によって成長される。したがって、Alを含む第4のIII‐V族化合物半導体層への酸素の取り込まれによるAl酸化が防止され、素子抵抗が低く保たれると共に、化合物半導体装置としての信頼性が向上される。
また、1実施例の化合物半導体装置の製造方法では、上記第3のIII‐V族化合物半導体層および第4のIII‐V族化合物半導体層の成長を、MOCVD法を用いて行う。
上記構成によれば、量産性に優れたMOCVD法を用いることによって、上記第3,第4のIII‐V族化合物半導体層を再成長させる工程でのスループットが向上し、より安価に化合物半導体装置を製造することができる。尚、上記成長は、MOCVD法に代わってMBE法を用いて行うことも可能である。
また、1実施例の化合物半導体装置の製造方法では、上記第3のIII‐V族化合物半導体層の成長温度は、550℃以上且つ600℃以下である。
この実施例によれば、上記第3のIII‐V族化合物半導体層は550℃以上の成長温度で成長される。したがって、上記第3のIII‐V族化合物半導体層の成長機構が変わって結晶性が低下する恐れはない。また、上記第3のIII‐V族化合物半導体層は600℃以下の成長温度で成長される。したがって、上記第3のIII‐V族化合物半導体層と上記第4のIII‐V族化合物半導体層との界面の抵抗値が急激に悪化することがなく、上記P抜けは発生していないと推測される。
また、1実施例の化合物半導体装置の製造方法では、上記第3のIII‐V族化合物半導体層の成長温度は、当該第3のIII‐V族化合物半導体層の成長中に上昇している。
この実施例によれば、上記第3のIII‐V族化合物半導体層の成長中にその成長温度を上昇させるので、上記第4のIII‐V族化合物半導体層の成長開始までの時間が短縮されて、成長装置のスループットが向上される。
また、1実施例の化合物半導体装置の製造方法では、上記第4のIII‐V族化合物半導体層の成長を開始する際の成長温度は650℃以上である。
この実施例によれば、上記第4のIII‐V族化合物半導体層は650℃以上の成長温度で成長される。したがって、上記Alを含む第4のIII‐V族化合物半導体層への酸素の取り込まれによるAlの酸化が防止され、Alの酸化によって形成された深い準位の部分での光吸収の発生が防止される。その結果、本化合物半導体装置の動作時における信頼性が向上される。
また、1実施例の化合物半導体装置の製造方法では、上記第3のIII‐V族化合物半導体層の成長を開始する直前までPH3ガスをフローさせる。
この実施例によれば、上記第3のIII‐V族化合物半導体層を成長させる前(昇温中)から成長室中がPH3リッチな雰囲気となり、上記P抜けが更に発生し難くなる。
また、1実施例の化合物半導体装置の製造方法では、上記窓内に上記第3のIII‐V族化合物半導体層を成長させるに先立って、上記窓から露出している上記第1のIII‐V族化合物半導体層の表面を硫酸によって洗浄する工程を含んでいる。
この実施例によれば、上記第1のIII‐V族化合物半導体層上に窓を有する第2のIII‐V族化合物半導体層を形成する際に、この第1,第2の両III‐V族化合物半導体層の界面に形成された両半導体層材料のミキシング層が硫酸によって除去されて、上記第3のIII‐V族化合物半導体層が再成長される際における上記第1のIII‐V族化合物半導体層の表面状態が改善される。こうして、素子抵抗が低減される。
また、1実施例の化合物半導体装置の製造方法では、上記GaAs基板上に少なくとも第1クラッド層と活性層と第2クラッド層を形成する工程を備えると共に、上記第1のIII‐V族化合物半導体層は上記第2クラッド層上に形成されたエッチストップ層あるいは光ガイド層であり、上記窓を有する第2のIII‐V族化合物半導体層は電流ブロック層であり、上記第4のIII‐V族化合物半導体層は第3クラッド層であって、半導体レーザ素子が形成される。
この実施例によれば、上記エッチストップ層あるいは光ガイド層からのP抜けが抑制されて、格子定数のずれや表面の荒れが防止される。さらに、上記エッチストップ層あるいは光ガイド層の上に成長される第3クラッド層における結晶性の劣化が防止される。さらに、上記第3クラッド層への酸素の取り込まれによるAl酸化が防止されて、素子抵抗が低く保たれる。こうして、信頼性の高い半導体レーザ素子が形成されるのである。
また、この発明の光伝送システムは、この発明の半導体レーザ素子として機能する化合物半導体装置を用いたことを特徴としている。
上記構成によれば、上記窓領域における成長膜界面付近の抵抗値の悪化が無く、さらに高信頼性を有し、且つ、半導体レーザ素子として機能する化合物半導体装置を用いているため、光伝送システムの消費電力が従来の光伝送システムに比べて低く抑えられ、寿命が長くなる。したがって、本光伝送システムを携帯機器等に搭載した場合には、その動作時間が従来よりも長くなる。
また、この発明の光ディスク装置は、この発明の半導体レーザ素子として機能する化合物半導体装置を用いたことを特徴としている。
上記構成によれば、上記窓領域における成長膜界面付近の抵抗値の悪化が無く、さらに高信頼性を有し、且つ、半導体レーザ素子として機能する化合物半導体装置を用いているため、光ディスク装置の消費電力が従来の光ディスク装置に比べて低く抑えられる。
以上より明らかなように、この発明の化合物半導体装置は、少なくともPを含む第1のIII‐V族化合物半導体層と少なくともAlを含む第4のIII‐V族化合物半導体層との間に、III族元素中におけるAlの混晶比が10%以下である第3のIII‐V族化合物半導体層を挿入しているので、上記第4のIII‐V族化合物半導体層の結晶性を向上することができる。したがって、上記窓領域における成長膜界面付近の抵抗値の悪化を防止できる。
また、この発明の化合物半導体装置の製造方法は、少なくともAlとGaとAsとを含む第2のIII‐V族化合物半導体層に設けられた窓内に成長される第3のIII‐V族化合物半導体層を、III族元素中におけるAlの混晶比を10%以下にすると共に、少なくともPを含む第1のIII‐V族化合物半導体層に含まれているP元素が抜けない程度に低温の成長温度によって成長するので、上記第1のIII‐V族化合物半導体層からのP抜けを抑制することができ、上記第1のIII‐V族化合物半導体層に発生する格子定数のずれや表面の荒れを防止できる。したがって、上記第3のIII‐V族化合物半導体層上に成長される第4のIII‐V族化合物半導体層における結晶性の劣化を防止でき、上記窓領域における成長膜界面付近の抵抗値の悪化を防止できる。
さらに、上記第4のIII‐V族化合物半導体層を、酸素が取り込まれてAl元素が酸化しない程度に高温の成長温度によって成長するので、Alを含む第4のIII‐V族化合物半導体層への酸素の取り込まれによるAl酸化を防止することができる。したがって、素子抵抗を低く保つ共に、化合物半導体装置としての信頼性を向上できる。
すなわち、この発明によれば、低抵抗と高信頼性との両立を図った化合物半導体装置を得ることができるのである。
また、この発明の光伝送システムは、上記窓領域における成長膜界面付近の抵抗値の悪化が無く、さらに高信頼性を有するこの発明の半導体レーザ素子として機能する化合物半導体装置を用いているので、光伝送システムの消費電力を従来の光伝送システムに比べて低く抑えることができ、長寿命化を図ることができる。したがって、本光伝送システムを携帯機器等に搭載した場合には、その動作時間を従来の携帯機器よりも長くできる。
また、この発明の光ディスク装置は、上記窓領域における成長膜界面付近の抵抗値の悪化が無く、さらに高信頼性を有するこの発明の半導体レーザ素子として機能する化合物半導体装置を用いているので、光ディスク装置の消費電力を従来の光ディスク装置に比べて低く抑えることができる。
以下、この発明を図示の実施の形態により詳細に説明する。
・第1実施の形態
図1は、本実施の形態の化合物半導体装置としての半導体レーザ素子における概略構造を示す断面図である。尚、本実施の形態においては、上記第1の導電型はp型であり、上記第2の導電型はn型である。
この半導体レーザ素子では、n型GaAs基板11上に、n型GaAsバッファ層12、n型Ga0.5Al0.5As第1クラッド層13、n型Ga0.642Al0.358As第1光ガイド層14、多重量子井戸活性層15、p型Ga0.6Al0.4As第2光ガイド層16、p型Ga0.5Al0.5As第2クラッド層17、In0.245Ga0.755As0.54P0.46エッチストップ層18、n型のGa0.4Al0.6As電流ブロック層19、および、n型GaAs保護層20が、順に積層して形成されている。そして、n型GaAs保護層20およびn型GaAlAs電流ブロック層19には、電流狭窄のための電流チャンネルとなるストライプ状の窓19aが設けられている。また、n型GaAs保護層20上および窓19a内にはGaAs半導体(低温成長)層21が形成され、GaAs半導体(低温成長)層21上には、p型Ga0.5Al0.5As第3クラッド層22,p型GaAsコンタクト層23およびp型GaAsコンタクト層24が、順次形成されている。
上記n型GaAs基板11の裏面側には、AuGe/Ni/Auが順次積層された多層金属薄膜でなるn型電極25が形成されている。また、p型GaAsコンタクト層24上には、Ti/Pt/Auが順次積層された多層金属薄膜でなるp型電極26が形成されている。
図2〜図4は、図1に示す構成を有する半導体レーザ素子の各製造工程における断面図である。また、図5は、再成長時における成長温度の制御シーケンスを示す。以下、図2〜図5に従って、上記半導体レーザ素子の製造方法について詳細に説明する。
先ず、図2に示すように、(100)面を有するn型GaAs基板11上に、n型GaAsバッファ層12(厚さ:0.5μm,Siドープ:7.2×1017cm-3)、n型Ga0.5Al0.5As第1クラッド層13(厚さ:1.6μm,Siドープ:5.4×1017cm-3)、n型Ga0.642Al0.358As第1光ガイド層14(厚さ:0.1μm,Siドープ:5.4×1017cm-3)、3層のIn0.238Ga0.762As0.5463P0.4537バリア層(各層の厚さ:基板11側から215Å,79Å,215Å)と2層のIn0.1Ga0.9As量子井戸層(各層の厚さ:46Å)とを交互に積層してなる多重量子井戸活性層15、p型Ga0.6Al0.4As第2光ガイド層16(厚さ:0.1μm,Znドープ:1.35×1018cm-3)、p型Ga0.5Al0.5As第2クラッド層17(厚さ:0.13μm,Znドープ:1.35×1018cm-3)、In0.245Ga0.755As0.54P0.46エッチストップ層18(厚さ:250Å)、n型Ga0.4Al0.6As電流ブロック層19(厚さ:0.8μm,Siドープ:3×1018cm-3)、および、n型GaAs保護層20(厚さ:100Å,Siドープ:3×1018cm-3)を、順次MOCVD法によって結晶成長させる。
次に、図3に示すようにして、上記n型GaAs保護層20およびn型GaAlAs電流ブロック層19に、フォトリソグラフィ技術を用いたエッチングによって、ストライプ状の窓19aを形成する。27は上記フォトリソグラフィ技術によって形成されたレジストマスクである。上記エッチングは、H2SO4系エッチャントを使用し、n型GaAs保護層20およびn型GaAlAs電流ブロック層19をストライプ状にエッチングする。InGaAsPエッチストップ層18はH2SO4系エッチャントではエッチングされないので、再現性よくストライプ状の窓19aを形成することが可能である。本実施の形態においては、窓19aの底部の幅を約3μmとしている。尚、レジストマスク27は、エッチング後に除去する。
続いて、図4に示すように、MOCVD法によって、上記n型GaAs保護層20上および窓19a内に、GaAs半導体(低温成長)層21(厚さ:50Å)を再成長させる。引き続き、GaAs半導体(低温成長)層21上に、p型Ga0.5Al0.5As第3クラッド層22(厚さ:1.28μm,Znドープ:2.4×1018cm-3)、p型GaAsコンタクト層23(厚さ:4.45μm,Znドープ:3×1018cm-3)、および、p型GaAsコンタクト層24(厚さ:0.3μm,Znドープ:1×1020cm-3)を、順次MOCVD法によって再成長させる。
上記再成長時における成長温度の制御シーケンスを図5に示す。上記ストライプ状の窓19aを形成した後の基板を、H2SO4に10秒程度浸漬させた後よく水洗しておく。上記基板をMOCVD装置の成長室内に搬送した後、PH3およびAsH3を成長室内に流しながら基板加熱を行う。基板温度が550℃に到達した後PH3の供給を停止し、代わりにTMG(トリメチルガリウム)をフローしてGaAs半導体(低温成長)層21の結晶成長を行う。この成長間においても基板温度の昇温を継続する。こうして、50ÅのGaAs半導体(低温成長)層21の成長が終了した時点でTMGフローを停止し、AsH3だけを流しながら685℃まで基板温度の昇温を続ける。そして、685℃に到達した後に基板温度の昇温を止めて、p型Ga0.5Al0.5As第3クラッド層22の結晶成長を行う。引き続き、p型GaAsコンタクト層23の結晶成長を行い、基板温度を610℃まで下降させた後、1×1020cm-3の濃度でZnがドープされたp型GaAsコンタクト層24を結晶成長させるのである。
こうして、上記再成長が終了した後、上記GaAs基板11の裏面側に、抵抗加熱蒸着法を用いて、n型電極25としてAuGe(厚さ:1500Å)/Ni(厚さ:150Å)/Au(厚さ:3000Å)を順次積層形成し、400℃の窒素雰囲気中で1分間加熱して電極材料の合金化処理を行う。また、p型GaAsコンタクト層24上に、電子ビーム蒸着法を用いて、Ti(厚さ:1500Å)/Pt(厚さ:500Å)/Au(厚さ:3000Å)を順次積層形成させて、p型電極26とする。こうして、本実施の形態における化合物半導体装置としての半導体レーザ素子が完成するのである。
こうして得られた半導体レーザ素子を所望の共振器長を有するチップサイズに分割した後、両端面に反射膜(図示せず)をコーティングすることによって、発振波長890nmの半導体レーザ素子として機能することができるのである。
本発明の実施の形態における半導体レーザ素子の製造方法においては、再成長時に、550℃以上且つ600℃以下の低成長温度でGaAs半導体(低温成長)層21を形成している。その場合、GaAs層21を成長させるまで成長室中にPH3ガスをフローしていることと、比較的低い成長温度で成長させることとから、少なくともPを含む(以下、単にPを含むと言う場合もある)III‐V族化合物半導体層(InGaAsPエッチストップ層18)からのP抜けを抑制することができる。したがって、上記P抜けに伴う、Pを含むIII‐V族化合物半導体層18に発生する格子定数のずれや半導体層表面の荒れ、再成長させる少なくともAlを含む(以下、単にAlを含むと言う場合もある) III‐V族化合物半導体層22における結晶性の劣化、再成長界面付近における電流チャンネルの抵抗の増大等を、抑制することができる。その結果、本半導体レーザ素子を動作させる場合の消費電力の上昇、および、上記電流チャンネルでの発熱増加に伴う寿命の低下を、防止することができるのである。
ここで、成長温度が550℃よりも低い場合には、GaAs半導体層21の成長機構が変わってしまい、結晶性が低下する恐れがあるので好ましくない。また、成長温度が600℃を超える場合には、再成長膜界面の抵抗値が急激に悪化し、P抜けが発生したと推測されるので好ましくない。さらに、GaAs半導体層21を成長させる前(昇温中)から成長室中をPH3リッチな雰囲気にしておくことによって、P抜けを更に発生し難くすることができるのである。
また、本実施の形態における半導体レーザ素子の製造方法によれば、上記GaAs半導体(低温成長)層21を、基板温度を昇温させながら成長させるようにしている。そのため、GaAs半導体(低温成長)層21よりも相対的に高温で成長させる上記Alを含むIII‐V族化合物半導体層(p型GaAlAs第3クラッド層22)の成長開始までの時間を短縮でき、MOCVD装置のスループットを向上させることができる。
また、本実施の形態における半導体レーザ素子の製造方法によれば、上記GaAs半導体(低温成長)層21を550℃〜600℃の成長温度で成長させた後、AsH3のみを流しながら基板加熱を続け、基板温度が685℃になった時点でAlを含むIII‐V族化合物半導体層を結晶成長22させるようにしている。このように、Alを含む半導体層を比較的高い成長温度で成長させることによって、Alを含むIII‐V族化合物半導体層22への酸素の取り込まれによるAlの酸化を防止して、本半導体レーザ素子の動作時における信頼性を向上させることができる。
尚、上記「P抜け」を防止するだけであれば、上記GaAs半導体(低温成長)層21を形成せずに、Alを含むIII‐V族化合物半導体層22をP抜けが発生しないような相対的に低い600℃以下の成長温度で形成すればよい。ところが、その際には、Alの酸化に起因する半導体レーザ素子動作時の信頼性が犠牲となってしまう。化合物半導体装置が半導体レーザ素子として用いられる場合には、Alを含む層が酸化されると深い準位が形成されて、その部分で光吸収が起こってしまう。そのために、上述したように半導体レーザ素子の信頼性が低下するばかりではなく、発振閾値電流値や効率等の半導体レーザ素子の静特性をも悪化させてしまうことになる。尚、Alを含むIII‐V族化合物半導体層22の成長温度が650℃以上であれば、酸素の取り込まれによるAlの酸化を十分に防止することができるのである。
上述したように、本実施の形態における半導体レーザ素子の製造方法においては、上記P抜けを防止するために550℃〜600℃という低い温度でGaAs半導体層21を成長させ、650℃以上に基板温度を昇温した後にAlを含むIII‐V族化合物半導体層22を成長させるようにしている。そのために、Alを含む半導体層22への酸素の取り込まれによるAl酸化の問題が無くなり、素子抵抗を低く保ちつつ、化合物半導体装置としての信頼性を向上させることができるのである。
すなわち、本実施の形態においては、Pを含むIII‐V族化合物半導体層に対してAlを含むIII‐V族化合物半導体層を再成長させる際に、先ずAlをあまり含まない(III族元素中におけるAlの混晶比が10%以下)の半導体層を低温(550℃〜600℃)で成長させて、Pを含む半導体層の表面をPを含まない半導体層で被覆した後、Alを含む半導体層を成長させることによって、P抜け防止とAlを含む半導体層への酸素の取り込まれ防止との両立を図ることができるのである。
さらに、本実施の形態における半導体レーザ素子は、上記Pを含むIII‐V族化合物半導体層(InGaAsPエッチストップ層18)と、このIII‐V族化合物半導体層の上に形成された上記Alを含む再成長半導体層(p型GaAlAs第3クラッド層22)との界面に、層厚が30Å以上且つ100Å以下であってIII族元素中におけるAlの混晶比(以下、AlのIII族混晶比と言う)が10%以下であるIII‐V族化合物半導体層(GaAs半導体(低温成長)層21)を形成したことを特徴の一つとしている。ここで、上記「AlのIII族混晶比が10%以下」とは、上記GaAs半導体(低温成長)層21のごとく「AlのIII族混晶比が0%」をも含む概念である。
上述のように、上記Pを含むIII‐V族化合物半導体層18とAlを含む再成長半導体層22との界面に、AlのIII族混晶比が10%以下である薄膜のIII‐V族化合物半導体層21を挿入することによって、Pを含むIII‐V族化合物半導体層18上に形成されるAlを含む再成長半導体層22の結晶性を向上させることができる。その結果、再成長膜界面付近の抵抗値の悪化を防止できるという効果がある。さらに、半導体レーザ素子の場合には、界面のラフネス低減によって内部損失が減るために、発振閾値電流値の低下や効率の改善を行うことができるという効果もある。
この場合、上記AlのIII族混晶比が10%以下のIII‐V族化合物半導体層21の膜厚が30Åを下回ると、下地となるPを含むIII‐V族化合物半導体層18の表面を完全に被覆することができなくなり(つまり、部分的にPを含むIII‐V族化合物半導体層18が露出し)、再成長界面の改善効果が小さくなる。また、上記膜厚が100Åを超えると、発振レーザ光の吸収成分となって半導体レーザ素子の特性を低下させる恐れがあるので好ましくない。したがって、AlのIII族混晶比が10%以下のIII‐V族化合物半導体層21の膜厚としては、30Å以上且つ100Å以下である必要がある。また、上記再成長界面に形成されるIII‐V族化合物半導体層としては、本実施の形態における「GaAs半導体層」のごとくAlを含まないことが好ましい。しかしながら、例えば、AlのIII族混晶比が10%以下であれば特性値の大きな低下は無く、さらにAlのIII族混晶比が5%以下であればAlのIII族混晶比が0%であるGaAs半導体層21の場合と略同一の特性値を得ることができる。したがって、AlのIII族混晶比としては、10%以下且つ0%以上である必要がある。
上述の効果は、本実施の形態のように、第1導電型の半導体層の一部に窓を設け、この窓部分を電流チャンネルとして、上記第1導電型の半導体層の上下を第2導電型の半導体層で挟んだ構成であって、基板側の第2導電型(あるいは真性)の半導体層が上記少なくともPを含むIII‐V族化合物半導体層であるような化合物半導体装置において、特に有効である。その理由は、上述のように、ある領域に電流チャンネルが制限される構造の場合には、電流チャンネルを形成する半導体層界面の抵抗の影響が、上記電流チャンネルの構造以外の構造に比べて非常に大きく寄与するためである。そして、上記化合物半導体装置を本実施の形態のような半導体レーザ素子とした場合には、上記電流チャンネルの幅は数μm程度であるので、上述したような素子抵抗値の改善効果は特に大きくなるのである。
また、本実施の形態における半導体レーザ素子の製造方法によれば、少なくともPを含むIII‐V族化合物半導体層(InGaAsPエッチストップ層18)上に形成された逆導電型の少なくともAlとGaとAsとから成る(以下、単にAlとGaとAsとから成ると言う場合もある)III‐V族化合物半導体層(n型GaAlAs電流ブロック層19)に部分的な窓19aを形成した後であって、上記再成長を行う前に、H2SO4を用いて窓19aの領域から露出しているPを含むIII‐V族化合物半導体層18の表面を洗浄するようにしている。したがって、素子抵抗をさらに低減することができる。尚、この理由は、厳密には分からないが、次のように推定される。すなわち、最初の結晶成長時に、上記AlとGaとAsとから成るIII‐V族化合物半導体層19とPを含むIII‐V族化合物半導体層18との界面に両半導体層の材料がミキシングされた層が形成される。そして、この界面半導体層が、窓19aの形成時に用いたH2SO4系エッチャント(H2SO4を過酸化水素水および水で希釈したもの)では除去しきれないのであるが、H2SO4原液を用いることで除去されて、上記再成長を行う際におけるPを含むIII‐V族化合物半導体層18の表面状態が改善されたためと考えられる。
尚、本実施の形態においては、この発明を発振波長890nm帯の半導体レーザ素子に適用した場合を例に挙げて説明しているが、これに限られるものではない。例えば、780nm帯や650nm帯等の他の発振波長帯の半導体レーザ素子に適用できることは言うまでも無い。さらに、上記少なくともPを含むIII‐V族化合物半導体層上に、上記少なくともAlを含むIII‐V族化合物半導体層を結晶再成長させる工程を含む化合物半導体装置、例えば、HBT(ヘテロ接合バイポーラトランジスタ)やFET(電界効果トランジスタ)やLED(発光ダイオード)等とその製造方法にも好適に適用することができる。
尚、上記実施の形態においては、上記n型GaAsバッファ層12からn型GaAs保護層20までの結晶成長、および、GaAs半導体(低温成長)層21からp型GaAsコンタクト層24までの再成長を、MOCVD法によって行っている。しかしながら、この発明はこれに限定されるものではなく、MBE法によって行っても構わない。
・第2実施の形態
本実施の形態は、この発明を、高周波信号を増幅して高出力動作する際に好適に用いられる上記HBTに適用した場合に関するものである。図6は、本実施の形態の化合物半導体装置としてのHBTにおける概略構造を示す断面図である。尚、以下の説明において、「n‐」および「n+‐」は上記第2の導電型としてのn型を表し、「p‐」および「p+‐」は上記第1の導電型としてのp型を表す。
本HBTは、半絶縁性GaAs基板31上に、n+‐GaAsサブコレクタ層32、n‐GaAsコレクタ層33、p+‐GaAsベース層34、In0.5Ga0.5Pエッチストップ層35、および、n‐Al0.3Ga0.7Asエミッタ層36が、順次形成されている。そして、n‐AlGaAsエミッタ層36の一部には、p+‐GaAsベース層34へのコンタクトを行うための窓が設けられている。
さらに、上記n‐AlGaAsエミッタ層36上には、n+‐GaAsエミッタ第1コンタクト層37、および、n+‐In0.5Ga0.5Asエミッタ第2コンタクト層38が、順次形成されている。
また、上記n‐AlGaAsエミッタ層36の一部に設けられた上記窓内から上記窓の縁に掛けてIn0.5Ga0.5P半導体層39が形成され、このInGaP半導体層39上には、p‐Al0.35Ga0.65Asバラスト抵抗層40、および、p+‐GaAsベースコンタクト層41が順に積層形成されている。
そして、上記n+‐GaAsサブコレクタ層32上におけるn‐GaAsコレクタ層33が形成されていない領域にはコレクタ電極42が設けられ、p+‐GaAsベースコンタクト層41上にはベース電極43が設けられ、n+‐InGaAsエミッタ第2コンタクト層38上にはエミッタ電極44が設けられている。
図7〜図11は、図6に示す構成を有するHBTの各製造工程における断面図である。以下、図7〜図11に従って、上記HBTの製造方法について詳細に説明する。
先ず、図7に示すように、半絶縁性GaAs基板31上に、MOCVD法によって、n+‐GaAsサブコレクタ層32(厚さ:5000Å,Siドープ:5×1018cm-3)、n‐GaAsコレクタ層33(厚さ:5000Å,Siドープ:5×1016cm-3)、p+‐GaAsベース層34(厚さ:700Å,Cドープ:4×1019cm-3)、In0.5Ga0.5Pエッチストップ層35(厚さ:250Å)、n‐Al0.3Ga0.7Asエミッタ層36(厚さ:800Å,Siドープ:5×1017cm-3)、n+‐GaAsエミッタ第1コンタクト層37(厚さ:500Å,Siドープ:5×1018cm-3)、および、n+‐In0.5Ga0.5Asエミッタ第2コンタクト層38(厚さ1000Å,Siドープ:1×1019cm-3)を、順次エピタキシャル成長させる。
ここで、本実施の形態においては明示していないが、上記n+‐GaAsエミッタ第1コンタクト層37とn+‐InGaAsエミッタ第2コンタクト層38との界面に、In組成が徐々に変化するグレーディッド層を設けても勿論構わない。
次に、プラズマCVD法によって、SiNx(窒化珪素)膜(図示せず)を基板上全面に形成する。そうした後に、エミッタ第2コンタクト層38におけるエミッタとなる領域上にのみ、フォトリソグラフィ法によって上記SiNx膜を残す。そして、上記SiNx膜をマスクとし、アンモニアと過酸化水素水との混合水溶液をエッチャントに使用して、図8に示すように、n+‐In0.5Ga0.5Asエミッタ第2コンタクト層38およびn+‐GaAsエミッタ第1コンタクト層37を除去して、エミッタメサを形成する。その後、再度プラズマCVD法によって、基板全体にSiNx膜(図示せず)を形成し、p+‐GaAsベース層34へのコンタクトを行うための上記窓を形成する部分のSiNx膜をフォトリソグラフィ法によって除去する。そして、上記SiNx膜をマスクとして、図8に示すように、ベースコンタクト形成部分のn‐AlGaAsエミッタ層36を除去する。こうして、上記エミッタメサ領域外であり且つベースコンタクト形成領域外に形成されたn‐AlGaAsエミッタ層36は、ヘテロガードリングとして作用するのである。
そうした後に、MOCVD法によって、図9に示すように、ベースコンタクト形成領域に、In0.5Ga0.5P半導体層39(厚さ:50Å)、p‐Al0.35Ga0.65Asバラスト抵抗層40(厚さ:500Å,Cドープ:1×1017cm-3)、および、p+‐GaAsベースコンタクト層41(厚さ:1000Å,Cドープ:7×1019cm-3)を、順次再成長させる。
その際に、上記InGaP半導体層39は、550℃から成長を開始させ、基板温度が675℃に到達した後、p‐AlGaAsバラスト抵抗層40を成長させる。その後に、基板温度を600℃にまで下げた後、p+‐GaAsベースコンタクト層41を成長させるのである。
次に、図10に示すように、上記n+‐InGaAsエミッタ第2コンタクト層38上に、フォトリソグラフィ法によって、膜厚1000ÅのWNx(窒化タングステン)とTi(500Å)/Pt(500Å)/Au(1000Å)とを積層形成し、エミッタ電極44とする。同様に、p+‐GaAsベースコンタクト層41上に、フォトリソグラフィ法によって、Pt(500Å)/Ti(500Å)/Pt(500Å)/Au(1000Å)を積層形成し、ベース電極43とする。さらに、ベース領域を規定するベースメサエッチングを実施して、n+‐GaAsサブコレクタ層32を部分的に露出させる。
そして、図11に示すように、上記n+‐GaAsサブコレクタ層32における露出領域に、AuGe(1500Å)/Ni(150Å)/Au(1500Å)を積層形成し、コレクタ電極42とする。そうした後、素子間分離となるコレクタメサエッチングを行って、本実施の形態における化合物半導体装置としてのHBTが完成するのである。
こうして得られたHBTにおいては、MOCVD法を用いた結晶再成長構造をベースコンタクト領域に形成することによって、p+‐GaAsベース層34へのコンタクト抵抗を低減している。その際に、本実施の形態のHBTにおいても、Pを含むIII‐V族化合物半導体層であるInGaPエッチストップ層35上に再成長を行っている。しかしながら、上記第1実施の形態の場合と同様に、InGaP半導体層39の再成長を550℃〜600℃の基板温度で開始しているため、InGaPエッチストップ層35からのP抜けは防止されるのである。また、高出力動作時の熱安定性を向上させる目的で形成されるp‐AlGaAsバラスト抵抗層40(Alを含むIII‐V族化合物半導体層)は、650℃以上の温度で結晶成長される。したがって、Alの酸化に起因する信頼性の低下の問題も防止できるのである。
一般に、上記HBTの特性向上には、ベース抵抗を低減させることが有効である。一方において、キャリアである電子のベース内走行時間をなるべく小さくしたいという要求から、ベース層厚はできるだけ薄く形成される。その場合、ドーパントの拡散を考慮するとベースのドーピング濃度には自ずと上限があり、さらに上述のようにベース層自体が薄く形成されているために、突き抜けの問題からアロイ型の電極材料を使用できなくなる。したがって、低コンタクト抵抗を有する良好なベースオーミック電極を形成することが困難であり、ベース抵抗を低減させることができなくなる。
ところが、本実施の形態におけるHBTでは、薄いベース層に対して結晶再成長を用いた外部ベースコンタクト構造を形成している。そして、その際に、P抜けのない再成長を行っている。そのために、再成長界面における抵抗の悪化が無く、通常のHBTの構造に比べて非常に低い1×10-7Ωcm2程度のベースコンタクト抵抗を安定的に実現することができるのである。
さらに、本実施の形態におけるHBTでは、高出力用増幅動作時の熱暴走による正帰還を防止するためのバラスト抵抗(p‐AlGaAsバラスト抵抗層40)を、再成長ベースコンタクト層中に一体に形成している。その場合、エピタキシャル成長によってバラスト抵抗層40を形成することによりその抵抗値の制御性が向上し、更には、バラスト抵抗を外付けする場合よりも回路の小型化が実現可能になる。
勿論、上記p‐AlGaAsバラスト抵抗層40を必要としない場合には、厚さが50ÅであるInGaP半導体層39上に直接p+‐GaAsベースコンタクト層41を積層形成すればよい。また、ベース電極43とのコンタクト抵抗をより低減させるために、p+‐GaAsベースコンタクト層41上にp+‐InGaAs層を形成することも有効である。その場合におけるIII族元素中におけるInの混晶比は、0.5程度あればよい。
また、本実施の形態においては、再成長開始時にPを含む半導体層であるIn0.5Ga0.5P半導体層39を成長させている。したがって、再成長中の雰囲気がPリッチとなっており、そのために下地となるIn0.5Ga0.5Pエッチストップ層35からのP抜けを抑制することができる。また、In0.5Ga0.5P半導体層39にはAlは含まれてはいない。したがって、成長中における酸素の取り込まれによる上記Alの酸化の問題は発生せず、信頼性を向上させることができる。このような効果は、In0.5Ga0.5P半導体層39の代わりにV族にAsを含んだInGaAsP半導体層を成長させた場合でも同様に得ることができる。
尚、本実施の形態においては、再成長開始時にIn0.5Ga0.5P半導体層39を成長させているが、上記第1実施の形態の場合と同様に、GaAs半導体層を成長させてもよい。さらに、III族元素中における混晶比で10%未満のAlを含んでいても、界面抵抗値および信頼性には影響がない。
また、本実施の形態においては、上記n+‐GaAsサブコレクタ層32からn+‐InGaAsエミッタ第2コンタクト層38までの結晶成長、および、InGaP半導体層39からp+‐GaAsベースコンタクト層41までの再成長を、上記MOCVD法によって行っている。しかしながら、この発明はこれに限定されるものではなく、MBE法によって行っても構わない。
・第3実施の形態
本実施の形態は、上記第1実施の形態における半導体レーザ素子を用いた光伝送モジュールおよびこの光伝送モジュールを用いた光伝送システムに関する。図12は、光伝送モジュール51を示す断面図である。また、図13は、図12における光源の部分を示す斜視図である。
本光伝送モジュール51では、光源として、上記第1実施の形態において説明した発振波長890nmのInGaAs系半導体レーザ素子(レーザチップ)52を用いている。また、受光素子53として、シリコン(Si)のpinフォトダイオードを用いている。尚、上記光伝送システムにおいては、信号を送受信する相手側も同じ光伝送モジュール51を備えていることを前提としている。
図12において、回路基板54上には半導体レーザ駆動用の正負両電極のパターン(図示せず)が形成されており、レーザチップ52を搭載する部分には深さ300μmの凹部54aが設けられている。この凹部54aの底部は平坦になっており、この平坦部上にレーザチップ52が搭載されたレーザマウント(マウント材)55を半田で固定する。レーザマウント55の正電極56の平坦部57(図13参照)は、回路基板54上のレーザ駆動用正電極部(図示せず)とワイヤ58aによって電気的に接続されている。また、凹部54aはレーザ光の放射を妨げない程度の深さになっており、表面の粗さが放射角に影響を与えないようになっている。
上記受光素子53は、上記レーザマウント55と同様に回路基板54に実装されて、ワイヤ58bによって電気信号が取り出されるようになっている。この他に、回路基板54上には、レーザ駆動用や受信信号処理用のIC回路(集積回路)59が実装されている。
また、上記回路基板54の凹部54aに搭載されたレーザマウント55は、シリコン樹脂60によって封止されている。この樹脂封止は、回路基板54におけるレーザマウント55が固定された凹部54aの部分に液状のシリコン樹脂60を適量滴下し、80℃で約5分間加熱してゼリー状になるまで硬化させることによって行われる。上述のように滴下されたシリコン樹脂60は、表面張力のために凹部54a内に留まり、レーザマウント55を覆い且つ凹部54aに固定するのである。尚、本実施の形態においては、回路基板54上に凹部54aを設け、この凹部54a内にレーザマウント55を実装しているが、シリコン樹脂60は表面張力によってレーザチップ52の表面およびその近傍に留まるので、凹部54aは必ずしも設ける必要はない。
さらに、上記回路基板54上全体が、透明なエポキシ樹脂モールド61によって被覆されている。その際に、レーザチップ52の上面には、放射角制御のためのレンズ部62が形成され、受光素子53の上面には信号光を集光するためのレンズ部63が形成されている。このレンズ部62とレンズ部63とは一体と成ってモールドレンズを構成している。
次に、図13に従って、上記レーザマウント55について詳細に説明する。図13において、レーザチップ52は、L字型のヒートシンク64の垂直部64aにIn糊剤を用いてダイボンドされている。ここで、レーザチップ52は、上記第1実施の形態におけるInGaAs系半導体レーザ素子であり、そのチップ下面52bには高反射膜(図示せず)がコーティングされる一方、チップ上面52aには低反射膜(図示せず)がコーティングされている。これらの反射膜は、レーザチップ52端面の保護も兼ねている。
上記ヒートシンク64の基部64bには、正電極56がヒートシンク64と導通しないように絶縁物によって固着されている。この正電極56とレーザチップ52表面のp型電極52cとは、金ワイヤ58cによって接続されている。上記構成を有するレーザマウント55は、図12に示すように、回路基板54の凹部54aにおける平坦部に形成された負電極(図示せず)に半田で固定される一方、正電極56上部の平坦部57と回路基板54上のレーザ駆動用正電極部(図示せず)とがワイヤ58aで接続される。このように配線されることによって、発振によってレーザビーム65を得ることが可能な光伝送モジュール51が完成する。
図14は、上記光伝送モジュール51を用いた光伝送システムの概観図である。上述したように、この光伝送システムでは、相手側が同じ光伝送モジュール51を保持して、光信号の送受信を行うことを前提としている。図14に示す光伝送システムは、パーソナルコンピュータ71と基地局72とにおいて、光(赤外線)によるデータ通信を行うものである。
上記パーソナルコンピュータ71における操作面には、図12および図13に示す構成を有する光伝送モジュール51が光出射面および受光面を上方に向けて搭載されている。また、基地局72は、部屋の天井に設置されており、図12および図13に示す構成を有する光伝送モジュール(図示せず)51が光出射面および受光面を下方に向けて搭載されている。そして、パーソナルコンピュータ71を端末として使用し、基地局72サーバとして使用することによって、光(赤外線)によるデータ通信を行うのである。
例えば、上記パーソナルコンピュータ71に搭載されている光伝送モジュール51の光源(レーザチップ52)から、特定の情報を表す信号光(データ信号が重畳されたレーザ光)が出射される。そうすると、この信号光は、基地局72に搭載されている光伝送モジュール51の受光素子53によって受信される。同様にして、基地局72から発信された信号光はパーソナルコンピュータ71側の受光素子53によって受信されるのである。
その場合において、本実施の形態における光伝送モジュール51は、上述したように再成長膜界面部分の抵抗値の悪化が無く、さらに高信頼性を有する半導体レーザ素子を使用しているため、光伝送モジュール51の消費電力を従来の光伝送モジュールに比べて低く抑えることができる。すなわち、本実施の形態によれば、省エネルギーで環境に与える負荷がより小さく、長寿命な光伝送システムを提供することができるのである。さらに、本光伝送システムを携帯機器等に搭載した場合には、その動作時間を従来の光伝送システムよりも延長させることができるのである。
・第4実施の形態
本実施の形態は、上記第1実施の形態における半導体レーザ素子を用いた光ディスク装置に関する。図15は、本実施の形態における光ディスク装置の構成図である。この光ディスク装置は、光ディスク81にデータを書き込んだり、光ディスク81に書き込まれたデータを再生したりするものであり、その際に用いる発光素子として、上記第1実施の形態における半導体レーザ素子82を備えている。
以下、本光ディスク装置の構成および動作について説明する。本光ディスク装置は、書き込みの際には、半導体レーザ素子82から出射された信号光(データ信号が重畳されたレーザ光)はコリメートレンズ83を通過して平行光となり、ビームスプリッタ84を透過する。そして、λ/4偏光板85によって偏光状態が調節された後に、レーザ光照射用対物レンズ86によって集光されて光ディスク81を照射する。こうして、データ信号が重畳されたレーザ光によって、光ディスク81にデータが書き込まれる。
一方、読み出しの際には、上記半導体レーザ素子82から出射されたデータ信号が重畳されていないレーザ光が、上記書き込みの場合と同じ経路を辿って光ディスク81を照射する。そして、データが記録された光ディスク81の表面で反射されたレーザ光は、レーザ光照射用対物レンズ86およびλ/4偏光板85を経た後、ビームスプリッタ84で反射されて進行方向が90°変更される。その後、再生光用対物レンズ87によって集光され、信号検出用受光素子88に入射される。そして、こうして信号検出用受光素子88内で、入射したレーザ光の強弱に応じて光ディスク81から読み出されたデータ信号が電気信号に変換され、信号光再生回路89によって元の情報信号に再生されるのである。
本実施の形態における光ディスク装置においては、上述したように、再成長膜界面部分の抵抗値の悪化が無く、さらに高信頼性を有する半導体レーザ素子82を使用している。したがって、光ディスク装置の消費電力を、従来の光ディスク装置に比べて低く抑えることができるのである。
尚、この発明の化合物半導体装置、化合物半導体装置の製造方法、光伝送システム、および、光ディスク装置は、上記第1,第2の実施の形態における化合物半導体装置およびその製造方法、上記第3実施の形態における光伝送システム、および、上記第4実施の形態における光ディスク装置に、限定されるものではない。例えば、井戸層・障壁層の層厚や層数等、この発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論のことである。