JP2005158947A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005158947A JP2005158947A JP2003394187A JP2003394187A JP2005158947A JP 2005158947 A JP2005158947 A JP 2005158947A JP 2003394187 A JP2003394187 A JP 2003394187A JP 2003394187 A JP2003394187 A JP 2003394187A JP 2005158947 A JP2005158947 A JP 2005158947A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- hole
- deposited
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 微細及び高アスペクト比孔に対して原子層堆積(ALD法)によってタングステン電極を形成する際の密着性の低下、及び後工程におけるウエハベベル部からのパーティクルの発生を抑制する。
【解決手段】 密着層の窒化チタン103上にALD法によって第1のタングステン104を堆積した後、孔の底部及び壁面の上以外の第1のタングステン104を除去する。次に第1のタングステン104を除去した部分にCVD法によって第2のタングステン105を堆積する。次に孔の中の第1のタングステン104及び絶縁膜102上の第2のタングステン105の上に第3のタングステン106を堆積する。この構成により、窒化チタン103と第3のタングステン106との密着性が向上する。また第1のタングステン104はウエハベベル部に堆積されないため、後工程におけるパーティクルの発生を抑制することができる。
【選択図】 図1
【解決手段】 密着層の窒化チタン103上にALD法によって第1のタングステン104を堆積した後、孔の底部及び壁面の上以外の第1のタングステン104を除去する。次に第1のタングステン104を除去した部分にCVD法によって第2のタングステン105を堆積する。次に孔の中の第1のタングステン104及び絶縁膜102上の第2のタングステン105の上に第3のタングステン106を堆積する。この構成により、窒化チタン103と第3のタングステン106との密着性が向上する。また第1のタングステン104はウエハベベル部に堆積されないため、後工程におけるパーティクルの発生を抑制することができる。
【選択図】 図1
Description
本発明は半導体装置の製造方法に関し、特に半導体基板上の絶縁性または導電性の膜の上にタングステンからなる電極を形成する電極形成方法に関するものである。
昨今半導体集積回路の微細化が加速し、それに伴いコンタクト及びヴィアの微細化、高アスペクト比化も加速している。従来よりタングステンを電極に用いた半導体集積回路が実用化されている。微細化、高アスペクト比化の進んだコンタクト及びヴィアに対しては、原子層堆積法(ALD法)を用いたタングステン電極の形成方法が開発されている(例えば、特許文献1を参照)。
以下図5を参照しながら、ALD法を用いて形成したタングステン電極を有する従来の半導体装置の製造方法について説明する。図5(a)、(b)、(c)において、左図は半導体装置の断面図を示し、右図はウエハの斜視図を示している。
まず図5(a)に示すように、シリコンよりなる半導体基板200の上に、電極用の孔を有する絶縁膜201を形成した後、該絶縁膜201の上部、及び孔の底面及び壁面に密着層となるチタン膜(高融点金属膜)202を堆積し、その上に密着層となる窒化チタン膜(高融点金属膜)203を堆積する。次に、第1のタングステン204を、フッ化タングステンと水素化ホウ素(または水素化シリコン)を用いたALD法により窒化チタン膜203上に堆積する。
その後、図5(b)に示すように、第2のタングステン膜205を、フッ化タングステンの水素還元反応を用いたCVD法により第1のタングステン204上に堆積させる。
次に、図5(c)に示すように、化学的機械的研磨(CMP)技術を用いて、絶縁膜201の上に存在する部分(孔の底部及び壁面上以外の絶縁膜上面の導電膜)を除去して、タングステン電極を形成する。
特開2002−38271号公報
しかしながら、上記従来の製造方法では、上記密着層窒化チタン膜203とALD法により堆積した第1のタングステン204との密着性が悪いため、孔の底部及び壁面上以外の絶縁膜上面に膜剥がれが発生する。
また、上記絶縁膜201上に存在する導電膜部分をCMP法により正常に除去することができない。すなわち、従来の手法で成膜した導電膜は膜の上面より順次研磨されていくが、ALD法で成膜した膜は研磨時に膜はがれが発生し、研磨が均一に進行しない、またはがれた膜がウエハ表面を傷つけるなどの弊害が発生するおそれがある。
また、ALD法により堆積した第1のタングステン204はウエハベベル部まで堆積されるため、絶縁膜201上に存在する導電体部分をCMP法により除去した後もウエハベベル部では第1のタングステン204が残り、後工程におけるパーティクルの発生源となる。
本発明は上記の課題を解決するもので、ALD法を用いたタングステン電極形成において、タングステン電極と密着層窒化チタン等の高融点金属膜との密着性を向上させ、かつウエハベベル部のタングステン残りを防止することができる半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る半導体装置の製造方法は、半導体基板上に絶縁膜を堆積する工程と、絶縁膜上に孔を形成する工程と、孔の中に高融点金属膜を堆積する工程と、高融点金属膜上に原子層堆積法を用いて第1のタングステンを堆積する工程と、孔の底部及び壁面上以外の第1のタングステンを除去する工程と、第1のタングステンを除去した部分にCVD法を用いて第2のタングステンを堆積する工程と、孔の中の第1のタングステン、及び孔の底部及び壁面上以外の第2のタングステンの上にCVD法を用いて第3のタングステンを堆積することを特徴とする。
この方法により、上記高融点金属膜と第3のタングステンとの密着性が向上し、また上記第1のタングステンはウエハベベル部に堆積されないため、後工程におけるパーティクルの発生も抑制することができる。すなわち、この発明によると、後工程で、絶縁膜上に存在する部分をCMP法により正常に除去することができる。なぜなら、孔の底部及び壁面上以外の絶縁膜表面の第1のタングステンは取り除かれることになり、CMPの際、研磨する部分には第1のタングステンが存在しないということになるからである。
上記の半導体装置の製造方法においては、上記孔の底部及び壁面上以外の第1のタングステンを除去する方法として、フッ化炭素を用いたタングステンCVD装置におけるチャンバクリーニング法を使用することが好ましい。上記の半導体装置の製造方法においては、タングステンとフッ化炭素の化学反応において、フッ化炭素の供給律速領域を使用することが好ましい。
上記の半導体装置の製造方法においては、上記孔の底部及び壁面上以外の第1のタングステンを除去する方法として、フッ化硫黄を用いたタングステンエッチバック法を使用することが好ましい。上記の半導体装置の製造方法においては、タングステンとフッ化硫黄の化学反応において、フッ化硫黄の供給律速領域を使用することが好ましい。
上記の半導体装置の製造方法においては、上記孔の底部及び壁面の上以外の第1のタングステンを除去した後、第1のタングステンを除去した部分にCVD法を用いて第2のタングステンを堆積する際、フッ化タングステンの水素化シリコン還元反応におけるフッ化タングステンの供給律速領域を使用することが好ましい。
以上のように、本発明によれば、高融点金属膜と第3のタングステンとの密着性が向上し、また第1のタングステンはウエハベベル部に堆積されないため、後工程におけるパーティクルの発生も抑制することができる。
したがって、ALD法を用いたタングステン電極形成において、タングステン電極と高融点金属膜との密着性を向上させ、かつウエハベベル部のタングステン残りを防止する半導体装置の製造方法を実現することができる。
以下、本発明の実施の形態に係る半導体装置の製造方法について、図1を参照しながら説明する。図1(a)、(b)、(c)、(d)において、左図は半導体装置の断面図を示し、右図はウエハの斜視図を示している。
まず図1(a)に示すように、シリコンよりなる半導体基板100の上にコンタクト用の孔を有する絶縁膜101を形成した後、該絶縁膜101の上部及び孔の底面及び壁面に密着層となるチタン膜(第1の高融点金属膜)102、その上に密着層となる窒化チタン膜(第2の高融点金属膜)103を堆積する。次に、第1のタングステン104を300℃、5torr(≒665Pa)、WF6流量20sccm、B2H6流量150sccmで原子層堆積(ALD法)の手法を用いて、5nm堆積する。
次に、図1(b)に示すように、上記孔の底部及び壁面の上以外の第1のタングステン104を、チャンバ温度が450℃のタングステンCVD装置において、C2F6を用いたプラズマドライエッチングによるチャンバクリーニングにより除去する。この際、タングステンとC2F6の化学反応において、C2F6の供給律速領域を使用する。こうすることにより、上記孔の底部及び壁面の上以外の第1のタングステン104だけを選択的に除去することができる。
ここで、供給律速領域を使用することによる作用について説明する。供給律速領域では、反応が供給されるガス供給量に律速されるため、供給されたガスが次々に反応に寄与される。よって孔の内部にガスが供給される前に、絶縁膜表面で反応が起こり、その結果、孔の底部及び壁面の上以外の第1のタングステン104だけを選択的に除去することができる。
なお、C2F6を用いたが、これに代えてSF6を用いてもよい。その際は、上記孔の底部及び壁面の上以外の第1のタングステン104を、チャンバ圧力が170mtorr(≒22610mPa)のタングステンエッチバック装置において、SF6を用いたプラズマドライエッチングによるチャンバクリーニングにより除去する。この際、SF6流量140sccm、プラズマパワー250Wとし、タングステンとSF6の化学反応におけるSF6の供給律速領域で処理を行う。こうすることにより、上記孔の底部及び壁面の上以外の第1のタングステン104だけを選択的に除去することができる。
次に、図1(c)に示すように、上記第1のタングステン104を除去した部分に第2のタングステンを450℃、30torr(≒3990Pa)、WF6流量10sccm、SiH4流量10sccmでCVDの手法を用いて、5nm堆積する。この際、WF6のSiH4還元反応において、WF6の供給律速領域を使用しているため、上記第1のタングステン104を除去した部分に第2のタングステン105を選択的に堆積させることができる。
ここで、供給律速領域を使用することによる作用について説明する。供給律速領域では、反応が供給されるガス供給量に律速されるため、供給されたガスが次々に反応に寄与される。よって、孔の内部にガスが供給される前に、絶縁膜表面で反応が起こり、その結果、孔の底部及び壁面の上以外の部分にだけ第2のタングステン105を選択的に成膜することができる。
次に、第3のタングステン106を450℃、90torr(≒11970Pa)、WF6流量120sccm、H2流量500sccmで195nm堆積する。
次に、図1(d)に示すように、化学的機械的研磨(CMP)法により上記絶縁膜101の上に存在する部分を除去して、タングステン電極を形成する。
この実施の形態によれば、CMPで研磨される部分には第1のタングステン104は存在しないので、上記絶縁膜201上に存在する導電膜部分をCMP法により正常に除去することができる。
図2(a)に密着層窒化チタン膜103とALD法で堆積した第1のタングステン104との密着性を評価した結果を示し、図2(b)に密着層窒化チタン103とCVD法で堆積した第2のタングステン105との密着性を評価した結果を示す。図2(a)は剥離テスト実施後のウエハ表面を走査型電子顕微鏡で観測した結果を示す。また、図2(b)はダイヤモンドペンによるけがき、および剥離テスト実施後のウエハ表面を光学顕微鏡で観測した結果を示す。この結果より、ALD法によって堆積したタングステンは密着層窒化チタンとの密着性が悪く、CVD法によって堆積したタングステンは密着層窒化チタンとの密着性が良いことが分かる。
本発明の構造では、孔の内部のみ、ALD法によって堆積したタングステンを使用し、孔の外部ではCVD法によって堆積したタングステンを使用しているので、従来の技術と比較して密着層窒化チタン103と第3のタングステン106との密着性は向上する。
この実施の形態による利点は以下のとおりである。利点は研磨時に膜はがれが発生し、研磨が均一に進行しない、またはがれた膜がウエハ表面を傷つけるなどの弊害が発生するおそれがなくなることである。すなわち、密着性が高いと膜の上面より順次研磨されていき、上記弊害が発生しない。
図3にウエハベベル部におけるALD法、CVD法それぞれで堆積したタングステンの成膜状態を比較した結果を示す。図3では、横軸にウエハエッジからの距離をとり、縦軸にウエハエッジから3mmの位置のタングステン膜厚を基準にしたウエハ表面のタングステン膜厚の比をとっている。グラフよりALD法で堆積したタングステンはウエハエッジまで成膜されるが、CVD法で堆積したタングステンはウエハエッジより1mmの部分は成膜されないことがわかる。これは、成膜設備上の構造の違いによるものである。
本発明の構造では孔の内部のみ、ALD法によって堆積したタングステンを使用し、孔の外部ではCVD法によって堆積したタングステンを使用しており、ウエハエッジより1mmの部分はタングステンが成膜されない。したがって、ウエハベベル部のタングステン残りによる後工程におけるパーティクルの発生は抑制される。
図4に第2のタングステン105の堆積における成膜レートのWF6流量依存性結果を示す。図4では、横軸にWF6の流量をとり、縦軸にはタングステン(Nucleation膜)の堆積比(成膜レート)をとっている。グラフより、WF6流量を低下させるとWF6の供給律速領域となることが分かる。本実施の形態では、WF6流量を10sccmとし、WF6の供給律速領域で第2のタングステン105を堆積することにより、第1のタングステン104を除去した部分に第2のタングステン105を選択的に堆積させている。
以上、本発明者によってなされた発明を実施例に基づき具体例を説明したが、本発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で変更可能であることはいうまでもない。前記実施例では、半導体集積回路の製造方法に適用した場合について説明したが、本発明はタングステンを利用した電極形成プロセスを伴うすべての半導体集積回路の製造方法に適用可能である。
本発明における半導体装置の製造方法は、Wプラグ表面にボイドの開口穴の発生を抑制するものであり、半導体装置の信頼性等の向上に有用である。
100 半導体基板
101 電極用の孔を有する絶縁膜
102 チタン膜(第1の高融点金属膜)
103 窒化チタン膜(第2の高融点金属膜)
104 第1のタングステン
105 第2のタングステン
106 第3のタングステン
101 電極用の孔を有する絶縁膜
102 チタン膜(第1の高融点金属膜)
103 窒化チタン膜(第2の高融点金属膜)
104 第1のタングステン
105 第2のタングステン
106 第3のタングステン
Claims (6)
- 半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜上に孔を形成する工程と、前記孔の中に高融点金属膜を堆積する工程と、前記高融点金属膜上に原子層堆積法を用いて第1のタングステンを堆積する工程と、前記孔の底部及び壁面上以外の前記第1のタングステンを除去する工程と、前記第1のタングステンを除去した部分にCVD法を用いて第2のタングステンを堆積する工程と、前記孔の中の第1のタングステン、及び前記孔の底部及び壁面上以外の第2のタングステンの上にCVD法を用いて第3のタングステンを堆積する工程とを含むことを特徴とする半導体装置の製造方法。
- 前記孔の底部及び壁面上以外の前記第1のタングステンを除去する方法として、フッ化炭素を用いたタングステンCVD装置におけるチャンバクリーニングを使用することを特徴とする請求項1記載の半導体装置の製造方法。
- タングステンとフッ化炭素の化学反応において、フッ化炭素の供給律速領域を使用することを特徴とする請求項2記載の半導体装置の製造方法。
- 前記孔の底部及び壁面上以外の前記第1のタングステンを除去する方法として、フッ化硫黄を用いたタングステンエッチバック法を使用することを特徴とする請求項1記載の半導体装置の製造方法。
- タングステンとフッ化硫黄の化学反応において、フッ化硫黄の供給律速領域を使用することを特徴とする請求項4記載の半導体装置の製造方法。
- 前記孔の底部及び壁面の上以外の前記第1のタングステンを除去した後、前記第1のタングステンを除去した部分にCVD法を用いて第2のタングステンを堆積する際、フッ化タングステンの水素化シリコン還元反応におけるフッ化タングステンの供給律速領域を使用することを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003394187A JP2005158947A (ja) | 2003-11-25 | 2003-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003394187A JP2005158947A (ja) | 2003-11-25 | 2003-11-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005158947A true JP2005158947A (ja) | 2005-06-16 |
Family
ID=34720334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003394187A Pending JP2005158947A (ja) | 2003-11-25 | 2003-11-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005158947A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007018003A1 (ja) * | 2005-08-11 | 2007-02-15 | Tokyo Electron Limited | 金属系膜形成方法及びプログラムを記録した記録媒体 |
JP2008016803A (ja) * | 2006-06-30 | 2008-01-24 | Hynix Semiconductor Inc | 半導体素子のビットライン形成方法 |
WO2015145750A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社日立国際電気 | 半導体デバイスの製造方法及び基板処理装置 |
JP2020059911A (ja) * | 2018-10-12 | 2020-04-16 | 東京エレクトロン株式会社 | 成膜方法及び基板処理システム |
-
2003
- 2003-11-25 JP JP2003394187A patent/JP2005158947A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007018003A1 (ja) * | 2005-08-11 | 2007-02-15 | Tokyo Electron Limited | 金属系膜形成方法及びプログラムを記録した記録媒体 |
JP2008016803A (ja) * | 2006-06-30 | 2008-01-24 | Hynix Semiconductor Inc | 半導体素子のビットライン形成方法 |
WO2015145750A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社日立国際電気 | 半導体デバイスの製造方法及び基板処理装置 |
JPWO2015145750A1 (ja) * | 2014-03-28 | 2017-04-13 | 株式会社日立国際電気 | 半導体デバイスの製造方法、基板処理装置およびプログラム |
JP2020059911A (ja) * | 2018-10-12 | 2020-04-16 | 東京エレクトロン株式会社 | 成膜方法及び基板処理システム |
JP7195106B2 (ja) | 2018-10-12 | 2022-12-23 | 東京エレクトロン株式会社 | 成膜方法及び基板処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
JP2010225697A (ja) | 半導体装置の製造方法 | |
KR20020068746A (ko) | 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법 | |
JP2006041039A (ja) | 半導体装置の製造方法 | |
JPH10223608A (ja) | 半導体装置の製造方法 | |
TWI475612B (zh) | 電漿蝕刻方法 | |
US6825124B2 (en) | Method of forming metal line in semiconductor device | |
US6048788A (en) | Method of fabricating metal plug | |
CN113841225A (zh) | 用于高深宽比特征蚀刻期间的关键尺寸控制和形成保护层的碳基沉积物 | |
JP2009026864A (ja) | 半導体装置の製造方法及び半導体装置 | |
US6573181B1 (en) | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step | |
JP2004247675A (ja) | 半導体装置の製造方法 | |
US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
KR100523618B1 (ko) | 반도체 장치의 콘택트 홀 형성 방법 | |
JP4508607B2 (ja) | 半導体素子の製造方法 | |
US6881661B2 (en) | Manufacturing method of semiconductor device | |
JP2005158947A (ja) | 半導体装置の製造方法 | |
TW202035775A (zh) | 清潔處理腔室的方法 | |
TWI564422B (zh) | 釕薄膜的化學氣相沉積及其應用 | |
JP2008305921A (ja) | 半導体装置及びその製造方法 | |
JP2008047810A (ja) | 半導体装置の製造方法 | |
US7531455B2 (en) | Method for forming storage node contact in semiconductor device using nitride-based hard mask | |
JPH0714836A (ja) | 多層配線構造の半導体装置 | |
JP4948278B2 (ja) | 半導体装置の製造方法 | |
CN104051322B (zh) | 一种制作半导体器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Effective date: 20060310 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |