JP2005141864A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP2005141864A JP2005141864A JP2003379049A JP2003379049A JP2005141864A JP 2005141864 A JP2005141864 A JP 2005141864A JP 2003379049 A JP2003379049 A JP 2003379049A JP 2003379049 A JP2003379049 A JP 2003379049A JP 2005141864 A JP2005141864 A JP 2005141864A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory area
- determination unit
- level
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】バイナリデータ判定部は26、アクセス判定部20による判定結果に基づいて、当該読み出しアクセスが、第一のメモリ領域16aからの読み出しであるときには、H/Lレベルの中央値から上または下にオフセットしたレベルを閾値としてH/Lレベル判定を行い、他方、第二のメモリ領域16bからの読み出しであるときには、H/Lレベルのほぼ中央値を閾値としてH/Lレベル判定を行う。
【選択図】図2
Description
Claims (7)
- それぞれ複数のメモリセルからなる第一のメモリ領域および第二のメモリ領域を含み、各メモリセルにH/Lバイナリデータとしてデータを格納する不揮発性メモリ部と、
前記不揮発性メモリ部から読み出されたバイナリデータのH/Lレベル判定を行うバイナリデータ判定部と、
読み出すデータのアクセス先のアドレスデータに基づいて、その読み出しアクセスが第一のメモリ領域からの読み出しかあるいは第二のメモリ領域からの読み出しかを判定するアクセス判定部と、
を備え、
前記バイナリデータ判定部は、前記アクセス判定部による判定結果に基づいて、第一のメモリ領域からの読み出しであるときには、H/Lレベルの中央値から上または下にオフセットしたレベルを閾値としてH/Lレベル判定を行うことを特徴とする不揮発性メモリ装置。 - 前記バイナリデータ判定部は、前記アクセス判定部による判定結果に基づいて、第二のメモリ領域からの読み出しであるときには、H/Lレベルのほぼ中央値を閾値としてバイナリデータのH/Lレベル判定を行うことを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記バイナリデータ判定部は、前記アクセス判定部による判定結果に基づいて、第一のメモリ領域からの読み出しであるときには、さらに、H/Lレベルのほぼ中央値を閾値としてバイナリデータのH/Lレベル判定を行うことを特徴とする請求項1または2に記載の不揮発性メモリ装置。
- 入力されたコマンドに基づいて、前記バイナリデータ判定部の閾値を切り替える閾値制御信号を出力するコマンドデコーダと、
前記アクセス判定部における判定結果に基づいて前記閾値制御信号の値を切り替える信号切替部と、
を備え、
前記バイナリデータ判定部は、前記信号切替部を経て入力された閾値制御信号に基づいて閾値を変更することを特徴とする請求項2または3に記載の不揮発性メモリ装置。 - 前記バイナリデータ判定部でのH/Lレベル判定用のプログラムデータが、前記第二のメモリ領域に格納されていることを特徴とする請求項1〜4のうちいずれか一つに記載の不揮発性メモリ装置。
- 前記第二のメモリ領域は、不揮発性メモリ部においてアドレスが最大値となる位置から連続する領域として設けられ、
前記アクセス判定部は、バイナリのアドレスデータの最上位ビットから連続するMビット(ただしM<N;ここに、N:アドレスデータの全ビット数)の値に基づいて、第一のメモリ領域からの読み出しかあるいは第二のメモリ領域からの読み出しかを判定することを特徴とする請求項1〜5のうちいずれか一つに記載の不揮発性メモリ装置。 - 請求項1〜6のうちいずれか一つに記載の不揮発性メモリ装置と、
前記第一のメモリ領域に書き込むべきデータと、前記第一のメモリ領域に書き込まれた後に当該第一のメモリ領域から読み出され前記バイナリデータ判定部によってH/Lレベル判定されたデータと、を比較する比較部と、
を備えるマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003379049A JP4349886B2 (ja) | 2003-11-07 | 2003-11-07 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003379049A JP4349886B2 (ja) | 2003-11-07 | 2003-11-07 | 不揮発性メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005141864A true JP2005141864A (ja) | 2005-06-02 |
JP4349886B2 JP4349886B2 (ja) | 2009-10-21 |
Family
ID=34689254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003379049A Expired - Fee Related JP4349886B2 (ja) | 2003-11-07 | 2003-11-07 | 不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4349886B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022545740A (ja) * | 2019-09-03 | 2022-10-28 | シリコン ストーリッジ テクノロージー インコーポレイテッド | メモリセルのスクリーニングによる、アナログ不揮発性メモリにおける読み出し電流の安定性を改善する方法 |
-
2003
- 2003-11-07 JP JP2003379049A patent/JP4349886B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022545740A (ja) * | 2019-09-03 | 2022-10-28 | シリコン ストーリッジ テクノロージー インコーポレイテッド | メモリセルのスクリーニングによる、アナログ不揮発性メモリにおける読み出し電流の安定性を改善する方法 |
JP7236592B2 (ja) | 2019-09-03 | 2023-03-09 | シリコン ストーリッジ テクノロージー インコーポレイテッド | メモリセルのスクリーニングによる、アナログ不揮発性メモリにおける読み出し電流の安定性を改善する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4349886B2 (ja) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100933859B1 (ko) | 플래시 메모리 소자 및 그것의 프로그램 방법 | |
US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
US20090070523A1 (en) | Flash memory device storing data with multi-bit and single-bit forms and programming method thereof | |
KR20160005570A (ko) | 메모리 장치를 제조하는 방법과 작동 방법, 및 이를 포함하는 시스템의 작동 방법 | |
JPH10161988A (ja) | フラッシュeeprom内蔵マイクロコンピュータ | |
JP2006059355A (ja) | マイクロコントローラーによって制御される不揮発性記憶装置 | |
JP2835107B2 (ja) | 不揮発性半導体記憶装置のエラー訂正回路及びそのエラー訂正方法 | |
US20050188148A1 (en) | Data access controlling method in flash memory and data access controlling program | |
JP4349886B2 (ja) | 不揮発性メモリ装置 | |
JPWO2006040798A1 (ja) | 半導体集積回路装置および電子システム | |
JP2001075941A (ja) | フラッシュメモリ内蔵マイクロコンピュータおよびその動作方法 | |
US20120246422A1 (en) | Semiconductor memory device which includes memory cell having charge accumulation layer and control gate | |
JPH10161899A (ja) | シーケンス制御回路 | |
JP2005259291A (ja) | 不揮発性半導体記憶装置 | |
US6842371B2 (en) | Permanent master block lock in a memory device | |
JP3998452B2 (ja) | 不揮発性メモリの制御回路 | |
JP3197865B2 (ja) | マイクロコンピュータ | |
JP4118023B2 (ja) | メモリ制御回路 | |
JP2010079686A (ja) | データ処理装置、メモリ制御回路およびメモリ制御方法 | |
JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 | |
JP2005302134A (ja) | 不揮発性半導体記憶装置 | |
JP4848126B2 (ja) | マイクロコンピュータ、マイクロコンピュータにおける不揮発性メモリのデータ保護方法 | |
JP4580219B2 (ja) | 半導体装置 | |
US8751730B2 (en) | Serial interface flash memory apparatus and writing method for status register thereof | |
KR20120005820A (ko) | 반도체 장치 및 이의 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090721 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |