JP2005136848A - ディジタル信号処理回路，及び妨害波除去装置 - Google Patents
ディジタル信号処理回路，及び妨害波除去装置 Download PDFInfo
- Publication number
- JP2005136848A JP2005136848A JP2003372697A JP2003372697A JP2005136848A JP 2005136848 A JP2005136848 A JP 2005136848A JP 2003372697 A JP2003372697 A JP 2003372697A JP 2003372697 A JP2003372697 A JP 2003372697A JP 2005136848 A JP2005136848 A JP 2005136848A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- digital signal
- television broadcast
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Picture Signal Circuits (AREA)
Abstract
【課題】受信アンテナにて受信したテレビ放送信号の中から，希望波に対して送信周波数が所定周波数オフセットされた妨害波信号成分を除去する。
【解決手段】複数のチャンネルからなるアナログのテレビ放送信号の中から，希望波に対して送信周波数が所定周波数オフセットされた妨害波を含む所定放送チャンネルのテレビ放送信号を選局して信号処理すると共に，この信号処理によって生成されたテレビ放送信号を出力するように構成された受信装置において，当該受信装置は，少なくとも選局手段と，当該選局手段の出力信号を直交検波することで得られた信号を処理する信号処理手段と，当該信号処理手段にて生成された信号から所定放送チャンネルのアナログのテレビ放送信号を生成するテレビ放送信号生成手段とを具備してなり，テレビ放送信号は前記信号処理手段においてディジタル処理される。
【選択図】 図１
【解決手段】複数のチャンネルからなるアナログのテレビ放送信号の中から，希望波に対して送信周波数が所定周波数オフセットされた妨害波を含む所定放送チャンネルのテレビ放送信号を選局して信号処理すると共に，この信号処理によって生成されたテレビ放送信号を出力するように構成された受信装置において，当該受信装置は，少なくとも選局手段と，当該選局手段の出力信号を直交検波することで得られた信号を処理する信号処理手段と，当該信号処理手段にて生成された信号から所定放送チャンネルのアナログのテレビ放送信号を生成するテレビ放送信号生成手段とを具備してなり，テレビ放送信号は前記信号処理手段においてディジタル処理される。
【選択図】 図１
Description
本発明は，ディジタル信号処理回路に関し，詳しくは該ディジタル信号処理回路の安定的動作を行うための回路に関する。また，当該ディジタル信号処理回路を用いた妨害波除去装置に関する。
従来の受信装置に示すように，例えばアナログ信号を直交検波する直交検波部から出力されたＩ信号及びＱ信号のアナログ信号は，Ａ／Ｄ変換器を用いてディジタル信号に変換されてディジタル処理部に入力される。更に該ディジタル処理部において処理された信号はＤ／Ａ変換されてアナログ信号として出力されていた。
（例えば，特許文献１参照）
（例えば，特許文献１参照）
しかし，従来のディジタル信号処理回路によると，ディジタル処理部の出力信号が，当該ディジタル処理部とＤ／Ａ変換器とを接続する接続線，即ちプリント配線板に印刷されたパターン線の長さや線幅によって，オーバーシュートやアンダーシュートが生じ，Ｄ／Ａ変換器入力において過電圧となるといった問題が有った。
そこで本願においては，こうした問題点を解決するためになされたものであり，
その目的は，安定的の動作して信頼性に高いディジタル信号処理回路を提供することにある。
他の目的は，安定的に動作して信頼性の高いディジタル信号処理回路を具備した妨害波除去装置を提供することにある。
そこで本願においては，こうした問題点を解決するためになされたものであり，
その目的は，安定的の動作して信頼性に高いディジタル信号処理回路を提供することにある。
他の目的は，安定的に動作して信頼性の高いディジタル信号処理回路を具備した妨害波除去装置を提供することにある。
上記課題を解決するために，請求項１の発明はアナログ信号をディジタル信号に変換するＡ／Ｄ変換器と，該生成したディジタル信号を処理するディジタル処理部と，該ディジタル処理部において処理された信号をＤ／Ａ変換してアナログ信号として出力するＤ／Ａ変換器とを具備したディジタル信号処理回路において，
前記ディジタル信号処理部と前記Ｄ／Ａ変換器とを抵抗を介して接続するように構成される。
前記ディジタル信号処理部と前記Ｄ／Ａ変換器とを抵抗を介して接続するように構成される。
請求項２の発明は，前記ディジタル処理部はＡＳＩＣで構成される。
請求項３の発明は，請求項１又は請求項２に記載のディジタル信号処理回路を具備するように妨害波除去装置を構成する。
以上詳述したように，請求項１又は請求項２の発明によれば，アナログ信号をディジタル信号に変換するＡ／Ｄ変換器と，該生成したディジタル信号を処理するディジタル処理部と，該ディジタル処理部において処理された信号をＤ／Ａ変換してアナログ信号として出力するＤ／Ａ変換器とを具備したディジタル信号処理回路において，前記ディジタル信号処理部と前記Ｄ／Ａ変換器とを抵抗を介して接続するように構成したので小型で安価で，安定的に動作する信頼性の高いディジタル信号処理回路を提供することができる。
請求項４の発明によれば，前記受信装置は妨害波除去装置である様に構成したので，小型且つ安価で，安定的に動作する信頼性の高いディジタル信号処理回路を具備した妨害波除去装置を提供することができる。
以下に，本発明を具体化した実施形態の例を，図面を基に詳細に説明する。
図１は本願に示すディジタル信号処理回路の出力波形を示す図であり，（ａ）は抵抗の無い場合を示し，（ｂ）は抵抗を具備した時の波形の概略図を示す。図２は本願に係る妨害波除去装置の概略説明図である。
図１は本願に示すディジタル信号処理回路の出力波形を示す図であり，（ａ）は抵抗の無い場合を示し，（ｂ）は抵抗を具備した時の波形の概略図を示す。図２は本願に係る妨害波除去装置の概略説明図である。
図１に本願に係る発明のディジタル信号処理回路の概略図を示す。この図において１４，１５はアナログ信号をディジタル信号に変換するＡ／Ｄ変換器である。１はディジタル信号処理部であり，本願の実施例ではＡＳＩＣを用いて構成されている。１８はディジタル信号処理部１の出力を伝送する信号線に介在させた抵抗である。１６は該ディジタル信号処理部において生成されたディジタル信号をアナログ信号に変換するＤ／Ａ変換器である。このように構成されたディジタル信号処理回路において，ディジタル処理部１における接続端子の相互間のピッチは０．２５ｍｍであり，Ｄ／Ａ変換器とを接続する接続線は，実装密度を上げるためにも幅を０．１ｍｍ程度となるように細く，さらにはその線路長は例えばおよそ３０ｍｍ程度の長さとなっている。これによって，ディジタル信号回路の出力パルスは，図の（ａ）に示すようにオーバーシュート，アンダーシュートが生じ，Ｄ／Ａ変換器の入力において過電圧になる場合がある。そこで本願においてはディジタル処理回路とＤ／Ａ変換器とを接続する接続線に抵抗１８を介在させることによって，図１の（ｂ）に示すようにＤ／Ａ変換器に対する過電圧保護をするように構成されている。尚，本願の実施例では抵抗１８は１５０Ωを使用している。
図２に本願に係る妨害波除去装置の概略説明図を示す。
この図において１は集積回路であり，本願の実施例では集積回路の代表例としてＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を使用している。
２はリセット集積回路であり，本願の実施例では電源リセット用の集積回路である。３はスイッチング電源であり，本願の実施例においては入力電圧を少なくとも２つの異なる電源電圧に変換して出力するように構成されているものであり，例えば入力電圧が１５Ｖ，出力電圧はリセット集積回路用に５Ｖ，ＡＳＩＣ用として出力電圧の高い方の電源電圧が３．３Ｖ，低い方の電源電圧が１．８Ｖの時の場合を示している。
この回路において，低い電圧の電源電圧である出力はＡＳＩＣの低い電圧用の電源端子に接続されている。次に高い電圧の電源電圧は，１つはＡＳＩＣの高い電圧用の電源端子に接続されていると共に，リセット集積回路にも端子に接続されている。
この図において１は集積回路であり，本願の実施例では集積回路の代表例としてＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を使用している。
２はリセット集積回路であり，本願の実施例では電源リセット用の集積回路である。３はスイッチング電源であり，本願の実施例においては入力電圧を少なくとも２つの異なる電源電圧に変換して出力するように構成されているものであり，例えば入力電圧が１５Ｖ，出力電圧はリセット集積回路用に５Ｖ，ＡＳＩＣ用として出力電圧の高い方の電源電圧が３．３Ｖ，低い方の電源電圧が１．８Ｖの時の場合を示している。
この回路において，低い電圧の電源電圧である出力はＡＳＩＣの低い電圧用の電源端子に接続されている。次に高い電圧の電源電圧は，１つはＡＳＩＣの高い電圧用の電源端子に接続されていると共に，リセット集積回路にも端子に接続されている。
次に本願の集積回路１の駆動回路を用いた妨害波除去装置１０について更に説明する。この妨害波除去装置（例えばオフセットビートキャンセラーを代表例として含まれる妨害波除去装置）１０は，受信アンテナ１１から入力端子１０ａを介して入力される受信信号の中から，希望波に対して送信周波数が所定周波数オフセットされた妨害波を含む所定放送チャンネルのテレビ放送信号を選局して，当該テレビ信号の映像中間周波周波数信号及び音声中間周波信号を出力するチューナ１２と，
当該チューナ１２から出力される映像中間周波信号を直交検波部１３において直交検波することによりＩ信号とＱ信号とを生成し，当該生成したI信号とＱ信号をＡ／Ｄ変換器１４，１５において変換したディジタル信号を， ディジタル処理部１においてディジタル処理することにより前記Ｉ信号に含まれる妨害波信号成分を生成し，当該生成した妨害波信号成分を前記Ｉ信号から除去し， 更にＤ／Ａ変換器１６によって変換することにより，前記妨害波信号成分を除去した映像信号を生成し，この映像信号と前記チューナ１２から出力される音声中間周波信号とに基づき，所定放送チャンネルのテレビ放送信号を生成する変調部１８とを備え，当該生成されたテレビ放送信号を受信信号として出力端子１０ｂから出力するように構成されている。
尚，この実施例に示すディジタル処理部はＡＳＩＣで構成されている。
このように，複数の電源電圧によって駆動される集積回路（例えばＡＳＩＣ）において，
供給される低い電圧の電源電圧と高い電圧の電源電圧とが入力されるタイミングに時間差が出来たとしても，ＡＳＩＣ１を強制的にリセットさせることで，ＡＳＩＣの誤動作を防止するＡＳＩＣ１の駆動回路であり，本発明の実施例では，高い電圧の電源電圧のＯＮ後に，所定時間を経てからＡＳＩＣ１のリセット端子にリセット集積回路２からリセット信号を出力（本願の場合，リセット集積回路２からＬｏｗ信号が出力されるように構成されている。）をさせて，ＡＳＩＣ１を強制リセットするように構成したので，少なくとも２つの電源電圧を必用とする集積回路１において電源投入に時間差が生じて集積回路が誤動作しても，僅かな時間の内に集積回路をリセットして動作を安定的に駆動することができるのである。
以上のように本願の実施例によれば，ディジタル信号処理部の主たる構成要素をＡＳＩＣで構成したので小型でコストの安い妨害波除去装置を提供できるのである。
尚，本発明は上記実施の形態に限定されるものではなく，本発明の趣旨を逸脱しない範囲で各部の構成等を適宜に変更して実施することも可能である。
当該チューナ１２から出力される映像中間周波信号を直交検波部１３において直交検波することによりＩ信号とＱ信号とを生成し，当該生成したI信号とＱ信号をＡ／Ｄ変換器１４，１５において変換したディジタル信号を， ディジタル処理部１においてディジタル処理することにより前記Ｉ信号に含まれる妨害波信号成分を生成し，当該生成した妨害波信号成分を前記Ｉ信号から除去し， 更にＤ／Ａ変換器１６によって変換することにより，前記妨害波信号成分を除去した映像信号を生成し，この映像信号と前記チューナ１２から出力される音声中間周波信号とに基づき，所定放送チャンネルのテレビ放送信号を生成する変調部１８とを備え，当該生成されたテレビ放送信号を受信信号として出力端子１０ｂから出力するように構成されている。
尚，この実施例に示すディジタル処理部はＡＳＩＣで構成されている。
このように，複数の電源電圧によって駆動される集積回路（例えばＡＳＩＣ）において，
供給される低い電圧の電源電圧と高い電圧の電源電圧とが入力されるタイミングに時間差が出来たとしても，ＡＳＩＣ１を強制的にリセットさせることで，ＡＳＩＣの誤動作を防止するＡＳＩＣ１の駆動回路であり，本発明の実施例では，高い電圧の電源電圧のＯＮ後に，所定時間を経てからＡＳＩＣ１のリセット端子にリセット集積回路２からリセット信号を出力（本願の場合，リセット集積回路２からＬｏｗ信号が出力されるように構成されている。）をさせて，ＡＳＩＣ１を強制リセットするように構成したので，少なくとも２つの電源電圧を必用とする集積回路１において電源投入に時間差が生じて集積回路が誤動作しても，僅かな時間の内に集積回路をリセットして動作を安定的に駆動することができるのである。
以上のように本願の実施例によれば，ディジタル信号処理部の主たる構成要素をＡＳＩＣで構成したので小型でコストの安い妨害波除去装置を提供できるのである。
尚，本発明は上記実施の形態に限定されるものではなく，本発明の趣旨を逸脱しない範囲で各部の構成等を適宜に変更して実施することも可能である。
１…ディジタル信号処理部（ＡＳＩＣ），２…リセット集積回路，３…スイッチング電源，１０…妨害波除去装置，１０ａ…入力端子， １０ｂ…出力端子， １１…受信アンテナ，１２…チューナ，１３…直交検波部，１４…Ａ／Ｄ変換器，１５…Ａ／Ｄ変換器，１６…Ｄ／Ａ変換器，１７…変調部
Claims (3)
- アナログ信号をディジタル信号に変換するＡ／Ｄ変換器と，該生成したディジタル信号を処理するディジタル処理部と，該ディジタル処理部において処理された信号をＤ／Ａ変換してアナログ信号として出力するＤ／Ａ変換器とを具備したディジタル信号処理回路において，
前記ディジタル信号処理部と前記Ｄ／Ａ変換器とを抵抗を介して接続したことを特徴としたディジタル信号処理回路。
- 前記ディジタル処理部はＡＳＩＣで構成されたことを特徴とした請求項１に記載のディジタル信号処理回路。
- 請求項１又は請求項２に記載のディジタル信号処理回路を具備したことを特徴とした妨害波除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003372697A JP2005136848A (ja) | 2003-10-31 | 2003-10-31 | ディジタル信号処理回路，及び妨害波除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003372697A JP2005136848A (ja) | 2003-10-31 | 2003-10-31 | ディジタル信号処理回路，及び妨害波除去装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005136848A true JP2005136848A (ja) | 2005-05-26 |
Family
ID=34648999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003372697A Pending JP2005136848A (ja) | 2003-10-31 | 2003-10-31 | ディジタル信号処理回路，及び妨害波除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005136848A (ja) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03195120A (ja) * | 1989-12-22 | 1991-08-26 | Sharp Corp | 半導体出力回路 |
| JPH05102826A (ja) * | 1991-10-04 | 1993-04-23 | Nec Corp | 半導体集積回路装置 |
| JPH05327534A (ja) * | 1992-05-22 | 1993-12-10 | Nippon Hoso Kyokai <Nhk> | 信号処理装置 |
| JPH0779390A (ja) * | 1993-06-15 | 1995-03-20 | Matsushita Electric Ind Co Ltd | 受信装置 |
| JPH0955671A (ja) * | 1995-08-15 | 1997-02-25 | Japan Radio Co Ltd | オフセットビートキャンセラ |
| JPH09162711A (ja) * | 1995-12-01 | 1997-06-20 | At & T Corp | 移行時間制御ドライバ回路 |
| JPH10150583A (ja) * | 1996-11-20 | 1998-06-02 | Nippon Hoso Kyokai <Nhk> | 画質改善装置 |
| JPH10200886A (ja) * | 1997-01-13 | 1998-07-31 | Maspro Denkoh Corp | Ｃａｔｖシステム及び受信端末装置 |
| JP2000175080A (ja) * | 1998-12-02 | 2000-06-23 | Kokusai Electric Co Ltd | 混信妨害除去回路 |
| JP2001102913A (ja) * | 1999-09-27 | 2001-04-13 | Ricoh Co Ltd | 出力バッファ及び該出力バッファを備えた情報処理装置 |
| JP2001244815A (ja) * | 2000-02-29 | 2001-09-07 | Sony Corp | Ｄ／ａ変換装置および方法 |
| JP2005136523A (ja) * | 2003-10-28 | 2005-05-26 | Maspro Denkoh Corp | テレビ信号処理装置 |
-
2003
- 2003-10-31 JP JP2003372697A patent/JP2005136848A/ja active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03195120A (ja) * | 1989-12-22 | 1991-08-26 | Sharp Corp | 半導体出力回路 |
| JPH05102826A (ja) * | 1991-10-04 | 1993-04-23 | Nec Corp | 半導体集積回路装置 |
| JPH05327534A (ja) * | 1992-05-22 | 1993-12-10 | Nippon Hoso Kyokai <Nhk> | 信号処理装置 |
| JPH0779390A (ja) * | 1993-06-15 | 1995-03-20 | Matsushita Electric Ind Co Ltd | 受信装置 |
| JPH0955671A (ja) * | 1995-08-15 | 1997-02-25 | Japan Radio Co Ltd | オフセットビートキャンセラ |
| JPH09162711A (ja) * | 1995-12-01 | 1997-06-20 | At & T Corp | 移行時間制御ドライバ回路 |
| JPH10150583A (ja) * | 1996-11-20 | 1998-06-02 | Nippon Hoso Kyokai <Nhk> | 画質改善装置 |
| JPH10200886A (ja) * | 1997-01-13 | 1998-07-31 | Maspro Denkoh Corp | Ｃａｔｖシステム及び受信端末装置 |
| JP2000175080A (ja) * | 1998-12-02 | 2000-06-23 | Kokusai Electric Co Ltd | 混信妨害除去回路 |
| JP2001102913A (ja) * | 1999-09-27 | 2001-04-13 | Ricoh Co Ltd | 出力バッファ及び該出力バッファを備えた情報処理装置 |
| JP2001244815A (ja) * | 2000-02-29 | 2001-09-07 | Sony Corp | Ｄ／ａ変換装置および方法 |
| JP2005136523A (ja) * | 2003-10-28 | 2005-05-26 | Maspro Denkoh Corp | テレビ信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160373604A1 (en) | Photoelectric conversion device, image reading apparatus, image forming apparatus, and method of photoeletric conversion | |
| EP1024613A3 (en) | Converter for satellite broadcast signals comprising a plurality of output terminals | |
| US7012936B2 (en) | Initializing method and data transmitter | |
| US7656329B2 (en) | Time-interleaved analog-to-digital conversion apparatus | |
| US7142808B2 (en) | Satellite broadcast receiver apparatus intended to reduce power consumption | |
| US7592942B2 (en) | Circuit and method for A/D conversion processing and demodulation device | |
| JP2004214918A (ja) | Ａ／ｄ変換回路装置及びクランプ回路装置並びに電子回路システム | |
| JP2005136848A (ja) | ディジタル信号処理回路，及び妨害波除去装置 | |
| WO2006119662A3 (en) | Electronic circuit arrangement for control purposes | |
| US5528241A (en) | Digital-to-analog converter | |
| JP2007235296A (ja) | Ｏｆｄｍ信号受信装置、ｏｆｄｍ信号受信方法及び地上波デジタル放送受信装置 | |
| FI67284C (fi) | Omvandlare foer kabel-tv | |
| JP2005136849A (ja) | 受信装置，及び妨害波除去装置 | |
| JP2005142956A (ja) | 信号処理回路，及び妨害波除去装置 | |
| JP2005136850A (ja) | 集積回路の駆動回路，及び妨害波除去装置 | |
| KR19980028843A (ko) | 디지탈/펄스 폭 변조(pwm)신호 변환기 | |
| JP2005136523A (ja) | テレビ信号処理装置 | |
| JP2008154135A (ja) | Ｄ級増幅装置 | |
| JP4321442B2 (ja) | マイクシステム及びその信号伝送方法 | |
| JP2957866B2 (ja) | マイクロコンピュータを用いたアナログ回路の制御装置 | |
| JP2005136522A (ja) | 水晶発振器の出力波形整形回路 | |
| JPH07297808A (ja) | 赤外線多重伝送方式および該方式に用いる赤外線多重信号送信装置、赤外線多重信号受信装置並びに赤外線多重伝送装置 | |
| KR101158410B1 (ko) | 음성 라인을 이용한 디지털 데이터 통신 시스템, 디지털 데이터 송신 장치 및 디지털 데이터 수신 장치 | |
| JPH07327276A (ja) | 電子機器装置 | |
| US20070096800A1 (en) | Analog signal processing circuit for ccd camera, and analog signal processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100106 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |