JP2005128688A

JP2005128688A - 電子機器

Info

Publication number: JP2005128688A
Application number: JP2003361778A
Authority: JP
Inventors: Tetsuji Yamamoto; 鉄二山本; Kazuya Hamaguchi; 和也濱口; Masanori Nakazawa; 昌典中澤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-10-22
Filing date: 2003-10-22
Publication date: 2005-05-19
Anticipated expiration: 2023-10-22
Also published as: JP4246031B2

Abstract

【課題】電子機器において、メインスイッチＯＦＦまたはＡＣ電源コード抜け状態とＡＣ電源異常状態の２状態の判別処理を簡素に行えるようにする。
【解決手段】ゼロクロス信号のゼロクロス点以外の電圧がＤＣ電圧の電圧変動に連動して変化する。そして「ゼロクロス信号がスレッシュレベルより小さい」という条件が成り立つ時間が緩慢時用基準値より長いと、処理データが処理データ退避部に退避される。ゼロクロス信号が、ＤＣ電圧の電圧変動に連動させることで、観察するのはゼロクロス信号だけに絞られる。一方、ＡＣ電源電圧の供給が停止した場合にも問題なく処理データを処理データ退避部に退避できる。
【選択図】図３

Description

本発明は、ＡＣ入力電圧より複数のＤＣ電圧を出力するＤＣ電源とＡＣ入力波形のゼロクロス信号をＣＰＵに入力するために電圧変換を行う電子機器に関するものである。

例えば、着脱可能なプロセスカートリッジを備えた画像形成装置において、画像記憶装置の状態、使用状況、そのプロセスカートリッジで印字した全プリント枚数、トナーの残量等を表す情報を、適宜、ＣＰＵがＥＥＰＲＯＭに記憶させることで情報を退避することが行われている。

その場合、ＥＥＰＲＯＭへの記憶時にプロセスカートリッジを抜かれたり、電源がＯＦＦされたりされると、そのデータが破壊される可能性がある。また、一度破壊されたデータを修復することは困難である。そこで、記憶処理は、適切な時期を選ぶ必要がある。特許文献１に記載の技術では、ＡＣ電源電圧の低下を検出してから所定の時間が経過した後に生じるタイミングで記憶させることを提案している。

特許文献１に記載の技術では、ＡＣ電源電圧のゼロクロスを検知する回路とＤＣ電圧の降下を検知する回路とが分かれており、２系統からの出力信号を判別することによって、ＣＰＵ（中央演算処理部）がＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）に記憶内容を退避するようになっている。
特開平１０−２６９１７号公報（公開日平成１０年１月２７日）

しかしながら、特許文献１では、ＣＰＵにおいてＡＣ電源電圧のゼロクロスを検知する回路からの信号と、ＤＣ電圧の降下を検知する回路からの２系統の信号とによって電源状態を判別するため、判別処理が複雑になる。

本発明は、上記問題点に鑑みなされたものであり、その目的は、ＣＰＵにおいて、メインスイッチＯＦＦまたはＡＣ電源コード抜け状態とＡＣ電源異常状態の２状態の判別処理を簡素に行うことができる電子機器を提供することにある。

上記の課題を解決するため、本発明に係る電子機器は、ＡＣ電源電圧より複数のＤＣ電圧を出力するＤＣ電源部と、ＡＣ電源電圧からゼロクロス信号を生成するゼロクロス信号生成回路と、ゼロクロス信号が一度ゼロクロス点を迎えてから、急峻時用基準値が経過するまでに次のゼロクロス点を迎えないことを検知すると、ＡＣ電源電圧の供給が停止されたと判断し、現在使用中で次回のＡＣ電源電圧供給開始後にも使用する処理データを処理データ退避部に退避させる制御部とを備えた電子機器において、上記ゼロクロス信号生成回路が、ゼロクロス信号のゼロクロス点以外の電圧をＤＣ電圧の電圧変動に連動して変化させるようになっており、上記制御部が、上記ゼロクロス信号を、ゼロクロス信号のハイレベルとゼロクロス点との間の電圧であるスレッシュレベルと比較し、「ゼロクロス信号がスレッシュレベルより小さい」という条件が成り立つ時間が緩慢時用基準値より長いことを検知すると、処理データを処理データ退避部に退避させることを特徴としている。

また、本発明に係る電子機器は、上記の構成に加えて、上記ゼロクロス信号生成回路が、ＡＣ電源電圧より出力される複数の上記ＤＣ電圧のうちで最も高電圧のＤＣ電圧に、上記ゼロクロス信号をプルアップさせることを特徴としている。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、緩慢時用基準値として、ゼロクロス信号をプルアップした電圧より低いＤＣ電圧を分圧したものを用いることを特徴としている。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部が、上記ゼロクロス信号とスレッシュレベルとの大小関係を示す制御信号を生成し、ＡＣ電源電圧がＯＦＦされる場合には、上記ゼロクロス信号生成回路は、ゼロクロス信号をハイレベル固定にし、その結果上記制御部は制御信号をローレベル固定にし、ゼロクロス信号がスレッシュレベルより低い場合には、上記制御部は制御信号をハイレベル固定にすることを特徴としている。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、上記制御信号がローレベルになり、上記急峻時用基準値として、ＡＣ電源電圧の半周期の３倍以上の時間が経過したら処理データ退避を開始することを特徴としている。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、上記制御信号がハイレベルになり、上記緩慢時用基準値として、ゼロクロス信号のパルス幅分の時間が経過したら処理データ退避を開始することを特徴としている。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、上記制御信号がハイレベルになり、上記緩慢時用基準値として、ゼロクロス信号のパルス幅分の時間が経過したら、ＡＣ電源電圧に異常が起きた旨を表す異常電圧情報を処理データ退避部に書き込むことを特徴としている。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、上記制御信号がハイレベルになり、上記緩慢時用基準値として、ゼロクロス信号のパルス幅分の時間が経過した後もハイレベルであることを検知したら、ＡＣ電源電圧に異常が起きた旨を表す異常電圧情報を表示装置に表示することを特徴としている。

以上のように、本発明に係る電子機器は、ゼロクロス信号生成回路が、ゼロクロス信号のゼロクロス点以外の電圧をＤＣ電圧の電圧変動に連動して変化させるようになっており、上記制御部が、上記ゼロクロス信号を、ゼロクロス信号のハイレベルとゼロクロス点との間の電圧であるスレッシュレベルと比較し、「ゼロクロス信号がスレッシュレベルより小さい」という条件が成り立つ時間が緩慢時用基準値より長いことを検知すると、処理データを処理データ退避部に退避させるので、ゼロクロス信号のゼロクロス点以外の電圧がＤＣ電圧の電圧変動に連動して変化するようになっている。そして、そのようなゼロクロス信号と、ゼロクロス信号のハイレベルとゼロクロス点との間の電圧であるスレッシュレベルとが比較され、「ゼロクロス信号がスレッシュレベルより小さい」という条件が成り立つ時間が緩慢時用基準値より長いと、処理データが処理データ退避部に退避される。

つまり、ＡＣ電源電圧は供給され続けてその結果ゼロクロス点自体は発生し続けているがＡＣ電源電圧は減少していっているような場合はもはや正常運転時とはいえないが、ゼロクロス点の存否だけを調べていると、このような場合を見逃してしまう。かといって、ゼロクロス点の存否チェックと、ＤＣ電圧自体の減少度合いのチェックとの両方を具備しようとすると、回路構成が複雑になってしまう。そこで、ゼロクロス信号が、ＤＣ電圧の電圧変動に連動させることで、観察するのはゼロクロス信号だけに絞られる。そのため回路構成を簡素化することができる。

一方、従来同様、ＡＣ電源電圧の供給が停止した場合にも問題なく処理データを処理データ退避部に退避できる。すなわち、ＡＣ電源電圧が供給されなくなるとゼロクロス点が現れなくなるので、ゼロクロス信号が一度ゼロクロス点を迎えてから、急峻時用基準値が経過するまでに次のゼロクロス点を迎えないことをも、上記制御部により調べられ、そのような場合には、上記制御部により、処理データが処理データ退避部に退避される。

したがって、ゼロクロス検出信号とＤＣ電源の電圧低下検知信号を同一の信号に統一でき、ＡＣ電源電圧のゼロクロスを検知する回路とＤＣ電圧の降下を検知する回路とを一つにすることができる。すなわち、一つの信号の状態のみを観測することで、メインスイッチＯＦＦまたはＡＣ電源コード抜け状態とＡＣ電源異常状態との２状態の判別ができる。

それゆえ、処理データ退避を行ううえで電子機器が電源ＯＦＦ状態か否かを調べるときの制御部における処理を簡単化でき、制御部での処理負荷を軽減することができるという効果を奏する。

また、本発明に係る電子機器は、上記の構成に加えて、上記ゼロクロス信号生成回路が、ＡＣ電源電圧より出力される複数の上記ＤＣ電圧のうちで最も高電圧のＤＣ電圧に、上記ゼロクロス信号をプルアップさせるので、ＤＣ電源部の構造として、高電圧を生成し、そこから低電圧を生成している。それゆえ、上記の構成による効果に加えて、異常時において高い電圧から電圧低下が始まり、最初に電圧低下を検知することができるという効果を奏する。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、緩慢時用基準値として、ゼロクロス信号をプルアップした電圧より低いＤＣ電圧を分圧したものを用いるので、上記の構成による効果に加えて、ＡＣ電源電圧低下時において、低電圧は高電圧に比べ安定している時間が長いので、低電圧で駆動される回路を正確に動作させることができるという効果を奏する。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部が、上記ゼロクロス信号とスレッシュレベルとの大小関係を示す制御信号を生成し、ＡＣ電源電圧がＯＦＦされる場合には、上記ゼロクロス信号生成回路は、ゼロクロス信号をハイレベル固定にし、その結果上記制御部は制御信号をローレベル固定にし、ゼロクロス信号がスレッシュレベルより低い場合には、上記制御部は制御信号をハイレベル固定にするので、上記の構成による効果に加えて、制御信号がローレベルならばＡＣ電源電圧ＯＦＦ、ハイレベルならばＡＣ電源電圧降下であると判別できるという効果を奏する。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、上記制御信号がローレベルになり、上記急峻時用基準値として、ＡＣ電源電圧の半周期の３倍以上の時間が経過したら処理データ退避を開始するので、上記の構成による効果に加えて、瞬時停電が起きた場合にはＡＣ電源電圧ＯＦＦとみなさず正常な動作ができ、ＡＣ電源電圧ＯＦＦの場合は確実にデータ退避を行うことができるという効果を奏する。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、上記制御信号がハイレベルになり、上記緩慢時用基準値として、ゼロクロス信号のパルス幅分の時間が経過したら処理データ退避を開始するので、上記の構成による効果に加えて、ＡＣ電源電圧降下時にＤＣ電圧が不安定になる前に、処理データの退避処理時間を十分に確保できるという効果を奏する。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、上記制御信号がハイレベルになり、上記緩慢時用基準値として、ゼロクロス信号のパルス幅分の時間が経過したら、ＡＣ電源電圧に異常が起きた旨を表す異常電圧情報を処理データ退避部に書き込むので、上記の構成による効果に加えて、ＡＣ電源電圧低下により異常終了した場合、処理データ退避部に書き込まれた異常電圧情報によって、電子機器の起動時にその電子機器が異常電源状態であったことを知ることができるという効果を奏する。

また、本発明に係る電子機器は、上記の構成に加えて、上記制御部は、上記制御信号がハイレベルになり、上記緩慢時用基準値として、ゼロクロス信号のパルス幅分の時間が経過した後もハイレベルであることを検知したら、ＡＣ電源電圧に異常が起きた旨を表す異常電圧情報を表示装置に表示するので、上記の構成による効果に加えて、電子機器の使用者に対して、電子機器に入力されるＡＣ電源電圧値が異常値であることを知らせることができるという効果を奏する。

本発明は、ＡＣ電源電圧のゼロクロスを検知する回路とＤＣ電圧の降下を検知する回路とを１つにすることによって、１つの信号の状態のみを観測することでメインスイッチＯＦＦまたはＡＣ電源コード抜け状態とＡＣ電源異常状態の２状態の判別ができ、ＣＰＵにおける判別処理を簡単化できるという効果を奏する。

以下、本発明の実施形態を図面に基づいて説明する。

図１は本発明の実施形態を含む電子機器の回路概略図である。

電子機器全体は、ＡＣ（交流）電源１、メインスイッチ２、ＤＣ（直流）電源部３０、メイン基板４０、および表示装置５０で構成される。

表示装置５０は、例えば運転中の各種機器の状態等、種々の情報を操作者に伝えるものであり、液晶パネル等を採用可能である。電子機器が備えられる装置が例えば複写機等の画像形成装置である場合は、表示装置５０が表示する情報は、例えばコピー枚数等の、画像形成に関する情報である。

ＤＣ電源部３０は、整流器３、スイッチングＩＣ（集積回路）４、トランス５、降圧・安定化制御部２１および２２、ゼロクロス信号生成回路３１を備えている。ＤＣ電源部３０は、降圧・安定化制御部２１および２２を介さずに＋２４Ｖを出力し、降圧・安定化制御部２１を介して＋５Ｖを出力し、降圧・安定化制御部２２を介して＋３．３Ｖを出力する。

メイン基板４０は、ゼロクロス信号変換回路（制御部）４１、ＣＰＵ（制御部）２３、ＥＥＰＲＯＭ（処理データ退避部）２４、リセットＩＣ（制御部）２５を備えている。ＣＰＵ２３は内部にタイマー２３ａを備えている。

次に、メイン基板４０内のゼロクロス信号変換回路４１の構成を説明する。

ゼロクロス信号変換回路４１は、２４Ｖにプルアップされた抵抗９と２４Ｖの分圧のための抵抗１０が接続され、抵抗１０で分圧された電圧をコンパレータ１３の入力とし、３．３Ｖに接続された抵抗１１と抵抗１２で分圧した電圧をコンパレータ１３の基準電圧とする。

ここで、抵抗１１と抵抗１２の比率によってゼロクロス信号のスレッシュレベルを決定している。また、抵抗９と抵抗１０の比率によって、ゼロクロス信号の波高値を調整している。そして、ゼロクロス信号変換回路４１は、ゼロクロス信号とこのスレッシュレベルとを比較し、ゼロクロス信号がスレッシュレベルより小さい場合はＨＩＧＨレベル、ゼロクロス信号がスレッシュレベルより大きい場合はＬＯＷレベルとなるような制御信号としての信号ＦＷＳを生成し、ＣＰＵ２３に渡す役割を持っている。

スレッシュレベルは、正常運転時の、ゼロクロス点時のゼロクロス信号以外の電圧、すなわちＨＩＧＨレベルと、同じく正常運転時の、ゼロクロス点時のゼロクロス信号の電圧、すなわちＬＯＷレベルとの間の値に、電子機器の製造時や点検時等に設定される。より詳しくは、ＤＣ２４Ｖが後に図３で示すように減少するときに、ＥＥＰＲＯＭ２４へ処理データを退避するのに必要な時間Ｔ１が、電子機器のリセットまでに確保できるような値を選べばよい。

コンパレータ１３の出力はＣＰＵ内使用電圧３．３Ｖによって抵抗１４でプルアップしている。

メインスイッチＯＮ状態における動作を図２を用いて説明する。

メインスイッチ２がＯＮすると、ＡＣ電源電圧１がＤＣ電源部３０に供給される。

ＤＣ電源部３０に入力されるＡＣ電源１の電圧は全波整流され、スイッチングＩＣ４やトランス５を介して降圧平滑され、＋２４Ｖ、＋５Ｖ、＋３．３Ｖ等のＤＣ電圧がメイン基板４０及びその他の負荷に供給される。

一方で、ゼロクロス信号生成回路３１内のダイオード６、７で全波整流されたＡＣ電源電圧波形のゼロ付近でＬＯＷレベルとなるゼロクロス信号が生成され、ＤＣ電源部３０からメイン基板４０に出力される。

ゼロクロス信号はメイン基板４０内のコンパレータ１３で反転および電圧変換されＦＷＳとしてＣＰＵ２３に入力される。ＣＰＵ２３はＦＷＳの立ち上がりでゼロクロスを認識する。ＡＣ電源が正常な場合は一連の動作が繰り返される。

メインスイッチがＯＦＦした場合またはＡＣコード抜けが起きた場合の回路動作を図２を用いて説明する。これは、突然ＡＣ電源電圧が供給されなくなった場合の動作である。

図中、Ｔ１は、ＥＥＰＲＯＭ２４への処理データ退避にかかる時間である。Ｔ２は、電子機器が待機状態でいる時間である。Ｔ３は、ＣＰＵ２３への書き込み動作が可能な時間である。Ｔｃは、電子機器波形の３半周期時間である。

Ｔａは、電子機器供給停止時（図中、点Ｐ）の直前の、ＦＷＳ立ち上がり時刻である。Ｔは、Ｔａからの経過時間である。Ｔｄは、電子機器供給停止時刻である。Ｔｂは、ＴａからＴｃだけ経過した時刻である。

メインスイッチ２をＯＦＦ、またはＡＣコード抜けが発生すると、ＡＣ電源１の電圧が供給されなくなる（図中、点Ｐ）ので、トランジスタ８がＯＦＦし、ゼロクロス信号はプルアップ用の抵抗９によってＨＩＧＨレベルに固定される。

従って、メイン基板４０内のコンパレータ１３の出力ＦＷＳはＬＯＷレベルをＣＰＵ２３に出力する。

ＦＷＳ立ち上がり（時刻Ｔａ）後、急峻時用基準値としての一定時間Ｔｃ（ＡＣ電圧波形３半周期）後においてＦＷＳの立ち上がりが無く、ＬＯＷレベルを時間Ｔｃ以上認識する（すなわち、立ち上がりを検出しない）場合はゼロクロスが消滅したことを検知し、ＣＰＵ２３は電源ＯＦＦと認識する。ここで、Ｔｃは瞬時停電より充分長い時間である。Ｔｃとしては、例えば、電子機器波形（ＡＣ電圧波形）の３半周期時間以上の時間を選ぶことができ、ここでは、上述の通り、Ｔｃは電子機器波形の３半周期時間としている。

ゼロクロス消滅（時刻Ｔｄ）後、電圧の高い２４Ｖから電圧降下が起こるが、ＣＰＵ２３の書き込み動作に必要な電圧３．３Ｖは内部容量によってしばらくの間は安定しているので、ドラム回転数やコピー枚数などのデータをＥＥＰＲＯＭ２４に退避する作業に入る。ここで、内部容量はＥＥＰＲＯＭ２４へのデータ書き込みに要する時間が確保できるように調整している。

退避作業終了後、３．３Ｖはすぐには電圧降下が起きないため、待機状態になる。

その後、電圧が降下していくとリセットＩＣ２５が動作し、電源ＯＦＦ状態になる。

設備条件によってＡＣ電源電圧降下が起きた場合の動作を図３を用いて説明する。これは、ＡＣ電源電圧が不安定になり徐々に電圧が小さくなった場合の動作である。

ゼロクロス信号において、一つのゼロクロス点から次のゼロクロス点までで連続的に電圧が減っていく。

図中、Ｔ１は、ＥＥＰＲＯＭ２４への処理データ退避にかかる時間である。Ｔ２は、待機状態でいる時間である。Ｔ３は、ＣＰＵ２３への書き込み動作が可能な時間である。Ｔｐｌｓは、ＦＷＳの正常時のパルス幅である。

Ｔｈは、ゼロクロス信号の電圧がスレッシュレベルより低くなった時刻である。Ｔは、Ｔｈからの経過時間であり、言い換えれば、通常時以外のＦＷＳの立ち上がりからの経過時間である。Ｔｉは、ＴｈからＴｐｌｓだけ経過した時刻またはそれ以降の時刻である。

メインスイッチ２がＯＮの状態で、ＤＣ電源部３０のスペック以下のＡＣ入力電圧が印加された場合、ゼロクロス信号は出力されるがＤＣ電圧が低下する。

ＤＣ電圧が低下していくと、２４Ｖは３．３Ｖに比べ速く電圧降下する。

さらに２４Ｖの電圧降下が進み、３．３Ｖが安定した状態が続くと、２４Ｖを分圧したコンパレータ１３の入力電圧は、３．３Ｖに接続されたコンパレータ基準電圧よりも常に小さい状態になる。

そのため、コンパレータ１３の出力ＦＷＳは、抵抗１４によりプルアップされたＨＩＧＨレベル（３．３Ｖ）をＣＰＵ２３に出力する。

ＦＷＳ信号の立ち上がり検知（時刻Ｔｈ）後、緩慢時用基準値としての一定時間Ｔｐｌｓ（ＦＷＳの１パルス時間）以上経っても（時刻Ｔｉ）、ＨＩＧＨレベルを認識する（すなわち、立ち下がりを検出しない）場合はゼロクロスが消滅したと検知し、異常電源電圧と認識する。

抵抗９と抵抗１０によってゼロクロス信号のスレッシュレベルを決め、ＥＥＰＲＯＭにデータ退避処理が行える程度の時間、ＣＰＵの動作電圧３．３Ｖを安定させている為、ドラム回転数やコピー枚数などのデータをＥＥＰＲＯＭ２４に退避する作業に入る。

退避作業終了後、電圧が安定している時間は待機状態になる。

その後、電圧降下していくとリセットＩＣ２５が動作し、電源ＯＦＦ状態になる。

次に、図４に示したフローチャートを参照して、図２、図３に示した信号処理動作を説明する。

まず、メインスイッチ２がＯＮされる（ステップＳ１）とリセットＩＣ２５によりリセットが掛かり、タイマー２３ａがリセット（Ｔ＝０）され（ステップＳ２）、タイマー２３ａが計時（Ｔ＝Ｔ＋１）を開始する。（ステップＳ３）。

その後、ＣＰＵ２３がＦＷＳ信号の立ち上がりを検知する（ステップＳ４）とタイマー２３ａをリセットする（ステップＳ１０）。

図２の電源ＯＦＦまたはＡＣコード抜けを検知するフローは以下のように示される。

ＦＷＳ立ち上がり検知後、一定時間Ｔｃ（ここではゼロクロス３半周期）以上経ってもＣＰＵ２３がＦＷＳ信号の立ち上がりを検知しない場合（ステップＳ６）はＣＰＵ２３は電源ＯＦＦと認識し、ＣＰＵ２３はＥＥＰＲＯＭ２４へドラム回転数やコピー枚数などのデータ退避を開始する（ステップＳ７）。

データ退避作業終了後、待機状態になる（ステップＳ８）。

その後、ＦＷＳの立ち上がりを検知したらタイマー２３ａをリセットし（ステップＳ１０）、ステップＳ３からＳ９の動作を繰り返す。

以後、ＦＷＳの立ち上がりを検知しなければステップＳ８とＳ９のループを廻りつづけ、さらに電圧降下するとリセットＩＣ２５が動作し、系がリセットされ電源ＯＦＦする。

図３の異常電圧を検知するフローは次のようになる。

ＦＷＳ信号の立ち上がり検知後一定時間Ｔｐｌｓ（ＦＷＳの１パルス時間）以上経ってもＦＷＳ信号がＨＩＧＨレベルの状態の場合（ステップＳ５）、電圧異常情報を表示装置５０に送信し表示を行い（ステップＳ１１）、ＥＥＰＲＯＭ２４に異常電圧情報を書き込み（ステップＳ１２）、ＥＥＰＲＯＭ２４にドラム回転数やコピー枚数などのデータの退避を開始する（ステップＳ７）。

その後、ＦＷＳの立ち上がりを検知したらタイマー２３ａをリセットし（Ｓ１０）、ステップＳ３からＳ９の動作を繰り返す。

以後、ＦＷＳの立ち上がりを検知しなければステップＳ８とＳ９のループを廻りつづけ、さらに電圧降下するとリセットＩＣが動作し、系がリセットされ電源ＯＦＦする。

なお、本発明に係る電子機器は、ＡＣ入力電圧より複数のＤＣ電圧を出力するＤＣ電源と、ＡＣ入力波形から作成するゼロクロス信号と、ゼロクロス信号に基づいて処理中のデータを不揮発メモリへ退避させるＣＰＵを有する電子機器において、ゼロクロス信号をＤＣ電圧の変動に連動させ、ＤＣ電圧に連動したゼロクロス信号と所定の基準電圧を比較し、比較結果をＣＰＵへ供給する回路を有するように構成してもよい。

これにより、ゼロクロス検出信号とＤＣ電源の電圧低下検知信号を同一の信号に統一でき、ＣＰＵでの判別処理負荷を軽減できる。

また、本発明に係る電子機器は、上記の構成において、ゼロクロス信号を前記ＤＣ電源電圧出力の最も高電圧のＤＣ電源にプルアップするように構成してもよい。

これにより、ＤＣ電源の構造として、高電圧を生成し、そこから低電圧を生成している。従って、異常時において高い電圧から電圧低下が始まり最初に電圧低下を検知できる。

また、本発明に係る電子機器は、上記の構成において、前記変換回路の基準電圧は、前記ゼロクロス信号をプルアップした電圧より低いＤＣ電源電圧を分圧するように構成してもよい。

これにより、ＤＣ電源電圧低下時において、低電圧は高電圧に比べ安定している時間が長い為、低電圧で駆動される回路は正確に動作する。

また、本発明に係る電子機器は、上記の構成において、ゼロクロス信号はＡＣ入力がＯＦＦされる時に、ＨＩＧＨレベル固定になり、ゼロクロス信号が基準電圧より高い場合は前記比較結果（ＦＷＳ）はＬＯＷレベルとなるように構成してもよい。

これにより、ＦＷＳがＬＯＷレベルならば電源ＯＦＦ、ＨＩＧＨレベルならば電圧降下であると判別できる。

また、本発明に係る電子機器は、上記の構成において、前記比較結果（ＦＷＳ）がＬＯＷレベル状態になり、ＡＣ電源波形半周期の３倍以上の時間が経過したらデータ退避処理を開始するように構成してもよい。

これにより、瞬時停電が起きた場合には、電源ＯＦＦと見なさず正常な動作ができ、電源ＯＦＦの場合は確実にデータ退避を行うことができる。

また、本発明に係る電子機器は、上記の構成において、前記比較結果（ＦＷＳ）がＨｉｇｈレベル状態になり、ゼロクロスのパルス幅時間以上経過したらデータ退避処理を開始するように構成してもよい。

これにより、電圧降下時にＣＰＵを駆動するＤＣ電源電圧が不安定になる前に、データの退避処理時間を十分に確保できる。

また、本発明に係る電子機器は、上記の構成において、ＦＷＳがＨｉｇｈレベル状態になり、ＦＷＳのＬＯＷパルス幅時間以上経過したら、その異常電圧情報をＥＥＰＲＯＭに書き込むように構成してもよい。

これにより、電圧低下により異常終了した場合、ＥＥＰＲＯＭに書き込まれた情報によって、機器の起動時にその機器が異常電源状態であった事を知ることができる。

また、本発明に係る電子機器は、上記の構成において、ＦＷＳがＨｉｇｈレベル状態になり、ＦＷＳのパルス幅時間以上経過後、ＣＰＵがＨｉｇｈレベルを検知し続けていたら、表示装置に異常電圧情報を表示するように構成してもよい。

これにより、装置の使用者に対して装置に入力されるＡＣ電源電圧値が異常値であることを知らせることができる。

ＡＣ電源電圧の供給状態を検知でき、電子写真装置等の画像形成装置等の用途にも適用できる。

本発明に係る電子機器の一構成例を示す回路図である。突然ＡＣ電源電圧が供給されなくなった場合の動作を示す図である。ＡＣ電源電圧が不安定になり徐々に電圧が小さくなった場合の動作を示す図である。本発明に係る電子機器の処理データ退避処理を示すフローチャートである。

符号の説明

１ＡＣ電源
２メインスイッチ
３整流器
４スイッチングＩＣ
５トランス
６ダイオード
７ダイオード
８トランジスタ
９抵抗
１０抵抗
１１抵抗
１２抵抗
１３コンパレータ
１４抵抗
２１降圧・安定化制御部
２２降圧・安定化制御部
２３ＣＰＵ（制御部）
２４ＥＥＰＲＯＭ（処理データ退避部）
２５リセットＩＣ（制御部）
３０ＤＣ電源部
３１ゼロクロス信号生成回路
４０メイン基板
４１ゼロクロス信号変換回路（制御部）
５０表示装置

Claims

ＡＣ電源電圧より複数のＤＣ電圧を出力するＤＣ電源部と、
ＡＣ電源電圧からゼロクロス信号を生成するゼロクロス信号生成回路と、
ゼロクロス信号が一度ゼロクロス点を迎えてから、急峻時用基準値が経過するまでに次のゼロクロス点を迎えないことを検知すると、ＡＣ電源電圧の供給が停止されたと判断し、現在使用中で次回のＡＣ電源電圧供給開始後にも使用する処理データを処理データ退避部に退避させる制御部とを備えた電子機器において、
上記ゼロクロス信号生成回路が、ゼロクロス信号のゼロクロス点以外の電圧をＤＣ電圧の電圧変動に連動して変化させるようになっており、
上記制御部が、
上記ゼロクロス信号を、ゼロクロス信号のハイレベルとゼロクロス点との間の電圧であるスレッシュレベルと比較し、「ゼロクロス信号がスレッシュレベルより小さい」という条件が成り立つ時間が緩慢時用基準値より長いことを検知すると、処理データを処理データ退避部に退避させることを特徴とする電子機器。
上記ゼロクロス信号生成回路が、
ＡＣ電源電圧より出力される複数の上記ＤＣ電圧のうちで最も高電圧のＤＣ電圧に、上記ゼロクロス信号をプルアップさせることを特徴とする請求項１に記載の電子機器。
上記制御部は、緩慢時用基準値として、ゼロクロス信号をプルアップした電圧より低いＤＣ電圧を分圧したものを用いることを特徴とする請求項２に記載の電子機器。
上記制御部が、上記ゼロクロス信号とスレッシュレベルとの大小関係を示す制御信号を生成し、
ＡＣ電源電圧がＯＦＦされる場合には、上記ゼロクロス信号生成回路は、ゼロクロス信号をハイレベル固定にし、その結果上記制御部は制御信号をローレベル固定にし、
ゼロクロス信号がスレッシュレベルより低い場合には、上記制御部は制御信号をハイレベル固定にすることを特徴とする請求項１に記載の電子機器。
上記制御部は、
上記制御信号がローレベルになり、上記急峻時用基準値として、ＡＣ電源電圧の半周期の３倍以上の時間が経過したら処理データ退避を開始することを特徴とする請求項４に記載の電子機器。
上記制御部は、
上記制御信号がハイレベルになり、上記緩慢時用基準値として、ゼロクロス信号のパルス幅分の時間が経過したら処理データ退避を開始することを特徴とする請求項４に記載の電子機器。
上記制御部は、
上記制御信号がハイレベルになり、上記緩慢時用基準値として、ゼロクロス信号のパルス幅分の時間が経過したら、ＡＣ電源電圧に異常が起きた旨を表す異常電圧情報を処理データ退避部に書き込むことを特徴とする請求項６に記載の電子機器。
上記制御部は、
上記制御信号がハイレベルになり、上記緩慢時用基準値として、ゼロクロス信号のパルス幅分の時間が経過した後もハイレベルであることを検知したら、ＡＣ電源電圧に異常が起きた旨を表す異常電圧情報を表示装置に表示することを特徴とする請求項６に記載の電子機器。