JP2005127761A - エンコーダ信号処理装置 - Google Patents

Abstract

【課題】エンコーダの信号を電気分割を用いて分解能を上げ、誤差の少ない位置を目標位置に設定する。
【解決手段】エンコーダヘッドからのアナログ出力信号ｓｉｎθ、ｃｏｓθを抵抗分割法により電気分割するときに、電気分割回路の入力側の信号の振幅、オフセット、位相差などのパラメータを検出し又は把握し、それらの影響による誤差が少なくなるような停止位置を選択し停止位置とする。また、電気分割による誤差を信号の振幅、オフセット、位相差から予測して、位置情報から差し引くようにして誤差成分を補正する。
【選択図】図１

Description

本発明は、光学式エンコーダの分解能を電気分割を用いて向上させ、その信号を用いて位置決め動作をするエンコーダ信号処理装置に関するものである。

現在、コンピュータ・ファクシミリ・ＣＡＤ等の情報機器の端末装置のプリンタとして、バブルジェット（登録商標）方式、ピエゾジェット方式などが用いられている。これらのプリンタでは、用紙をローラなどの駆動機構を用いてステップ駆動させて停止した後に、キャリッジが用紙の移動方向に垂直に移動し、インクを飛ばして記録像を得るという構成になっている。

このようなプリンタでは、紙送りローラを回転情報や用紙の移動情報をどのように正確に検出し、制御するかにより出力された画像の良し悪しが決まる。

図１３は従来のプリンタの紙送りローラを回転させる駆動系と回転検出手段の構成図である。ＤＣモータ１はエンコーダ２、エンコーダヘッド３から得られた紙送りローラ４の回転情報を基に制御されている。紙送りローラ４には、ＤＣモータ１の回転がギア列５、６、軸７を介して回転が伝達され、紙送りローラ４は押えローラ８と共働して用紙Ｐを移動させるようになっている。なお、紙送りローラ４の軸７は、側板９に固定された軸受１０により支承されている。

このようなプリンタの紙送り機構により、用紙ＰをＤＣモータ１によりステップ駆動した後に、１行プリントし、次のステップ駆動で次の行をプリントするという動作を繰り返えす。

従って、プリンタでは紙送り精度、送り速度を向上させるために、紙送りローラ４の制御用に高精度な位置検出センサによって位置情報を得る必要がある。そのために最近では、センサから得られたアナログ２相信号を更に電気的に分割して、精度を向上させることが試みられている。

位置検出センサとしては、ＭＲ素子、光学式エンコーダなどがあり、これらのセンサからアナログの２相信号を取り出す構成が考えられている。

図１４は電気分割回路の一例であり、１次信号のピッチを１６分割する抵抗分割回路の例を示している。エンコーダヘッドからのＡｓｉｎθ信号、Ａｃｏｓθ信号はバッファアンプ２０Ａ、２０Ｂに入力し、バッファアンプ２０Ａの出力を反転アンプ２２で反転した信号である−Ａｓｉｎθを抵抗アレイ１６の節点に印加する。抵抗アレイ１６の各節点に対応して、それぞれ計８個のコンパレータ２４Ａ〜２４Ｈが設けられ、各コンパレータ２４Ａ〜２４Ｈに参照電圧設定器２６から比較用の参照電圧Ｖｒを供給されている。コンパレータ２４Ａ〜２４Ｈの出力は排他的ＯＲゲート２８Ａ〜２８Ｆで合成され、発信器３２が接続された方向弁別回路３０を介して出力される。

この抵抗分割回路においては、抵抗アレイ１６の抵抗Ｒ１：Ｒ２：Ｒ３：Ｒ４の比が、１：０．７０７：０．７０７：１の比率に設定されており、１８０゜を８分割しているので、３６０゜では１６分割がなされる。なお、この抵抗分割回路は特許文献１に詳細に開示されているので、詳細な説明は省略する。

このように電気分割回路を介して、位置検出センサより得られる分解能よりも高い分解能のパルス信号が得られ、精度の高い位置情報、回転情報が得られる。

スイス国特許第４０７５６９号公報

このような構成による電気分割では、入力される０°、９０°と位相がずれたアナログサイン電圧信号の振幅、オフセットの値がそれぞれ揃っていて、位相差は９０°であることが前提である。しかし、実際には電流電圧変換回路のばらつきやノイズ特性などの影響を受け、この理想的な状態からずれ、それが誤差原因となる。

図１３の従来例で示したエンコーダヘッド３からのアナログ出力信号を電気分割する際にも、電気分割回路の入力側の信号の振幅、オフセット、位相差などのばらつきにより電気分割した結果に誤差が重畳し、正確な位置情報が得られないという問題がある。

本発明の目的は、上述の課題を解決し、入力される２つのアナログ信号の振幅、オフセットのずれを把握し、誤差が少なくなるような目標位置にしたり誤差を相殺することにより、電気分割を実現し、精度の良い位置決め動作を可能とするエンコーダ信号処理装置を提供することにある。

上述の目的を達成するための本発明に係るエンコーダ信号処理装置は、光学格子を形成したスケールと、該スケールに対して相対移動可能に設けると共に前記光学格子のピッチに関係付けして配設した複数の受光素子と、前記スケールを介して前記受光素子に光を照射する光源とを有する光学式エンコーダを用いて位置決め動作をする場合において、前記受光素子から得られたアナログ信号の分解能を電気的に向上する電気分割回路を有し、該電気分割回路に入力される信号のパラメータを把握し、誤差の少ない位置を目標位置に設定することを特徴とする。

本発明に係るエンコーダ信号処理装置によれば、エンコーダヘッドからのアナログ出力信号を抵抗分割法により電気分割するときに電気分割回路の入力側の信号の振幅、オフセット、位相差などのパラメータを検出又は把握し、それらの影響による誤差が少なくなるような停止位置を選択し停止位置とできる。

また、電気分割による誤差を信号の振幅、オフセット、位相差から予測して、位置情報から差し引くようにして誤差成分を補正する。

図１は本実施例１の電気分割回路構成図を示し、図１４の従来例と同じ部分は同じ符号により表している。また、図２は図１の各部の信号波形を示している。

本実施例では、エンコーダからのアナログ信号の電気分割回路部から、アナログ信号（Ａ相）をデジタル化した信号ＤＡを取り出し、演算装置である制御用マイクロコンピュータ４１に入力されている。マイクロコンピュータ４１では信号ＤＡの立ち上がり位置と計数器の零の値を一致するようにしている。

図１において、図１４で説明したように、アナログ入力電圧を抵抗分割方式によりパルスエッジ数で１周期１６カウントになるような回路構成になっている。即ち、１６カウントおきにアナログ信号の同位相の部分が対応している。

図３は電気分割回路への入力電圧のオフセットが正規の入力正弦波信号に対し５％又は１０％ずれた様子を示している。図４は図３のように入力電圧が変化したとき、エンコーダから得られる累積誤差をシミュレーションにより分割数を増やして表したものである。このときの電気角０度の部分は、計数器の零の位置と同じになるようにしている。また、シミュレーションで得られた累積誤差と実際とでは、入力信号がずれたときの累積誤差はほぼ一致していることが確認されている。

図３、図４から分かるように、Ａ相、Ｂ相の入力信号に不平衡が生ずると、電気分割前の１周期の中に誤差が生じていることが分かる。例えば、Ａ相振幅に対しＢ相のオフセット電圧が振幅に対し５％又は１０％ずれているとすると、１周期３６０゜としたときの丁度１８０゜、３６０゜、５４０゜、…の個所で、累積誤差がほぼ零になる。

しかも、丁度１８０゜、３６０゜、５４０゜、…の個所では、オフセット電圧のずれが幾つになっても累積誤差は零となっている。例えば、電気分割前の１パルスを１００分割すると考えた場合に、電気分割前のパルスのエッジで零として計数するようにした場合に、停止目標位置を１００又は５０で割り切れる位置にすると、累積精度の良い個所で停止することが可能となる。本実施例１はエンコーダからの入力信号にオフセット電圧が重畳されたときに適応可能である。

図５、図６はそれぞれ実施例２の電気分割回路への入力電圧と累積誤差を示し、この実施例２における信号処理回路は実施例１と同じ構成である。図５は電気分割回路への入力電圧の振幅が正規の大きさに対し５％又は１０％ずれている様子を示している。

図６は図５のように入力電圧が変化してしまったとき、エンコーダから得られる累積誤差をシミュレーションにより表したものである。実施例１と同様に、シミュレーションで得られた累積誤差と実際のものでは、入力信号がずれたときの累積誤差はほぼ一致していることが確認されている。

図６からも分かるように、２相の振幅にずれが生じた場合に、１周期３６０゜としたときの丁度９０゜、１８０゜、２７０゜、３６０゜、４５０゜、５４０゜、…の個所で累積誤差がほぼ零になっていることが分かる。しかも、丁度９０゜、１８０゜、２７０゜、３６０゜、４５０゜、５４０゜、…の個所では、電圧振幅のずれが幾つになっても累積誤差は零となっている。例えば、電気分割前の１パルスを１００分割すると考えた場合に、電気分割前のパルスのエッジで零として計数するようにした場合に、停止目標位置を２５で割り切れる位置にすると、累積精度の良い個所で停止することが可能となる。

また、本実施例２では累積誤差が１８０゜おきに等しい値をとるので、１８０゜おきの位置に停止目標を設定すれば、相対的には同じ距離を動かすということも可能である。

図７は振幅ずれとオフセットずれが同時に発生したときの累積誤差を示し、図７から分かるように振幅ずれとオフセットずれが同時に発生したときでも、１周期３６０゜としたときの丁度１８０゜、３６０゜、５４０゜、…の個所で累積誤差がほぼ零になっている。従って実施例１と同様に、目標停止位置を丁度１８０゜、３６０゜、５４０゜、…の個所に設定することにより、累積誤差の小さい位置で停止することが可能である。

実際のエンコーダからのアナログ信号を解析すると、内部回路の増幅器のゲイン誤差及びオフセット誤差が、２つのアナログ電圧のずれの要因として大きい。即ち、エンコーダからの２つのアナログ信号ずれによる累積精度は、程度には差があるものの図７に示す傾向を持っている。このため、アナログ信号目標停止位置を丁度１８０゜、３６０゜、５４０゜、…の個所に設定することにより、累積精度の小さい位置に停止することが可能となる。

図８は実施例３で用いる電気分割回路の構成図を示し、図１と同様に２つのアナログ信号を電気分割回路に加え、アナログ信号の振幅、オフセット、位相差などのパラメータを検出する検出手段が設けられている。更に本実施例３では、パラメータ検出手段としてＡ／Ｄ変換器４２Ａ、４２Ｂを用いて、その結果をマイクロコンピュータ４１に入力し情報を得ている。そして、得られた情報により累積誤差成分を予測し、相殺するようにしている。

図９は本実施例３における累積誤差を相殺するアルゴリズムのフローチャート図である。先ず、電源をオンした後に初期補正モードに入り、アナログ信号の振幅ずれ、オフセットずれなどを見るためにアクチュエータなどを動かして、エンコーダからアナログＡ相、Ｂ相の信号を発生させる。アナログ信号の振幅、オフセット、位相差検出手段によりアナログ信号の振幅ずれ、オフセットずれの情報を得る。そして、得られた位置情報に対し補正する量を演算する。

この操作により、アナログ信号のずれによる誤差成分を相殺するようになるので、原点位置に駆動し計数値をリセットしたりする。後は実際に検出された位置情報から真の位置を、演算により得て停止させる。

このように本実施例３では、アナログ信号のずれから、どの位置でどの程度の誤差が生じているかが分かるため、その分を相殺することができる。

図１０は実施例４における回路構成図を示している。実施例１〜３では、電気分割回路に抵抗分割方式を用いたが、本実施例４ではＡ／Ｄ変換回路のみにより電気分割を行うようにしている。つまり、振幅、オフセット検出用のＡ／Ｄ変換器４２Ａ、４２Ｂをそのまま電気分割に用いている。図１１は得られた２つのアナログ信号とそれを演算した結果を示している。

本実施例４でのアナログ演算は、２信号の比率を計算した結果である。図１１から分かるように、丁度１８０゜、３６０゜、５４０゜、…の個所で値がマイナスからプラスに変わっている。

この電気角の位置は、実施例１〜３で述べてきた累積精度が小さくなる位置である。従って、マイクロコンピュータ４１により上述の累積精度が小さくなる個所に目標位置を設定するようにすることで、図１０の回路構成でも実施例１〜３と同様な効果が得られる。

また、最近では制御用マイクロコンピュータの中にＡ／Ｄ変換器を内蔵しているものもあり、これを用いると殆ど回路を増やすことなく、電気分割が可能となる。

図１２は実施例５における累積誤差を相殺するアルゴリズムのフローチャート図を示している。ここで、電気分割回路は実施例４のＡ／Ｄ変換器４２Ａ、４２Ｂを用いた構成とし、このような場合における累積誤差を相殺させる手法を説明している。

先ず、電源をオンした後に初期補正モードに入り、アナログ信号の振幅ずれ、オフセットずれなどを見るために、アクチュエータなどを動かしてエンコーダからアナログＡ相、Ｂ相の信号を発生させる。アナログ信号の振幅、オフセット、位相差検出手段によりアナログ信号の振幅ずれ、オフセットずれの情報を得る。そして、得られた２つのアナログ信号の生の波形から、ずれに相当する部分を差し引いて位置情報を演算する。

実施例３では、ずれを持ったままの位置検出値から、予め計算しておいた補正値を差し引いて相殺させたが、本実施例５では先に生のアナログ信号からずれ成分を取り除いた後に位置情報に変換するため、演算処理が単純になり計算も速くなる。

他の電源起動時の初期調整モード及び原点復帰などのアルゴリズムは、実施例３と変わることはない。このように、累積誤差が入力信号により、どのような特性を示すかを理解し、誤差の少ない位置を選択する。或いは、誤差を相殺するようにすることで、より誤差の少ない電気分割を実現することができる。

入力側の信号の振幅、オフセット、位相差などのパラメータを検出することにより光学特性などにより予め入力信号のパラメータがどう変化するかを把握しておくことが好ましいが、パラメータ検出手段を設けることなく誤差成分を補正することも可能である。

実施例１の電気分割回路構成図である。 図１の各部の信号波形図である。 電気分割回路への入力電圧のオフセットが正規の入力信号に対しずれたときのグラフ図である。 累積誤差のグラフ図である。 実施例２の電気分割回路への入力電圧のグラフ図である。 累積誤差のグラフ図である。 振幅ずれとオフセットずれが同時に発生したときの累積誤差のグラフ図である。 実施例３の電気分割回路構成図である。 累積誤差を相殺するアルゴリズムのフローチャート図である。 実施例４の電気分割回路構成図である。 得られた２つのアナログ信号とそれを演算した結果のグラフ図である。 実施例５の累積誤差を相殺するアルゴリズムのフローチャート図である。 従来のプリンタの紙送りローラを回転させる駆動系と回転検出手段の構成図である。 従来の電気分割回路構成図である。

符号の説明

１６ 抵抗アレイ
２０ バッファアンプ
２２ 反転アンプ
２４ コンパレータ
２６ 電圧設定器
２８ 排他的ＯＲゲート
３０ 方向弁別回路
３２ 発振器
４１ 制御用マイクロコンピュータ
４２ Ａ／Ｄ変換器

Claims (7)

1. 光学格子を形成したスケールと、該スケールに対して相対移動可能に設けると共に前記光学格子のピッチに関係付けして配設した複数の受光素子と、前記スケールを介して前記受光素子に光を照射する光源とを有する光学式エンコーダを用いて位置決め動作をする場合において、前記受光素子から得られたアナログ信号の分解能を電気的に向上する電気分割回路を有し、該電気分割回路に入力される信号のパラメータを把握し、誤差の少ない位置を目標位置に設定することを特徴とするエンコーダ信号処理装置。
2. 前記パラメータは振幅、オフセット、位相差の少なくとも１つであることを特徴とする請求項１に記載のエンコーダ信号処理装置。
3. 前記電気分割回路はＡ／Ｄ変換器であることを特徴とする請求項１に記載のエンコーダ信号処理装置。
4. 前記電気分割回路に入力される信号の前記パラメータを検出する検出手段を設け、該検出手段により前記パラメータを検出した後に前記相対移動して誤差が最も小さくなる移動量と停止位置を演算し前記位置決め動作を行うことを特徴とする請求項１に記載のエンコーダ信号処理装置。
5. 前記検出手段と前記入力信号を演算し電気的分割した位置情報を得ることを同一の回路で構成したことを特徴とする請求項４に記載のエンコーダ信号処理装置。
6. 前記検出手段により前記パラメータを検出した後に前記相対移動した停止位置での誤差を演算し、該演算結果を相殺するように前記位置情報を補正した後に前記位置決め動作を行うことを特徴とする請求項４に記載のエンコーダ信号処理装置。
7. 前記検出手段により前記パラメータを検出した後に、実際に移動して得られた信号から前記パラメータ分を差し引いてデータを位置情報に変換し、前記位置決め動作を行うことを特徴とする請求項４に記載のエンコーダ信号処理装置。

Images