JP2005117786A - スイッチングレギュレータ回路 - Google Patents

スイッチングレギュレータ回路 Download PDF

Info

Publication number
JP2005117786A
JP2005117786A JP2003349172A JP2003349172A JP2005117786A JP 2005117786 A JP2005117786 A JP 2005117786A JP 2003349172 A JP2003349172 A JP 2003349172A JP 2003349172 A JP2003349172 A JP 2003349172A JP 2005117786 A JP2005117786 A JP 2005117786A
Authority
JP
Japan
Prior art keywords
switching regulator
output voltage
circuit
voltage
voltage value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003349172A
Other languages
English (en)
Inventor
Yasuhiro Niwa
康弘 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2003349172A priority Critical patent/JP2005117786A/ja
Publication of JP2005117786A publication Critical patent/JP2005117786A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 スイッチングレギュレータの位相補償に出力電圧平滑用コンデンサーに直列に抵抗素子を挿入する使い方において入力電圧値と出力電圧値が近いときに発生するスイッチング周波数の低下を防止する。
【解決手段】 出力電圧平滑用コンデンサーに直列に挿入した抵抗素子の抵抗値を入力電圧値に応じて可変することでスイッチング周波数の低下を防止する。
【選択図】 図1

Description

この発明は位相補償用に出力電圧平滑用コンデンサーに直列に抵抗素子を挿入する使い方において、入力電圧値と出力電圧値が近いときに発生するスイッチング周波数の低下を防止することが可能なスイッチングレギュレータ回路に関する。
従来の技術についてチョッパー型昇圧スイッチングレギュレータを例に説明する。一般にチョッパー型昇圧スイッチングレギュレータは図4の回路図に示すように主にインダクタ401と、整流素子402と、出力電圧平滑用コンデンサー403と、スイッチ素子404と,制御回路405と、抵抗素子406で構成され、制御回路405は図5に示すように基準三角波発生回路501、誤差増幅器502、基準電圧源503、比較回路504、PWM回路505で構成されている。
従来、位相補償のために出力電圧平滑用コンデンサー403の等価直列抵抗値を補う目的で出力電圧平滑用コンデンサー403に抵抗素子406を直列に挿入する技術が知られている(例えば特許文献1参照)。
特開2002−151969号公報(第2−4頁、第1図)
しかし抵抗素子406の抵抗値が大きいと、インダクタ401に流れる電流の電流変化に対する抵抗素子406の電圧変化の大きさで決まる制御回路405の感度が高くなり、誤差増幅器502の出力電圧の変化量も大きくなる。チョッパー型昇圧スイッチングレギュレータ409の入力電圧であるA点の電圧値と出力電圧であるB点の電圧値が近い場合、図5に示す誤差増幅器502の出力と基準三角波506は基準三角波506のピーク電圧付近で比較回路504によって比較されるので、誤差増幅器502の出力電圧の変化量が大きいと図6に示すように誤差増幅器502の出力と基準三角波506が交差せずスイッチ素子404を制御する、スイッチ制御信号410の周波数が低下するという問題点があった。
この発明は、上記従来の技術の問題点に鑑みてなされたもので、入力電圧であるA点の電圧値と出力電圧であるB点の電圧値が近い場合、すなわち入力電圧値が高い条件でもスイッチ素子404を制御するスイッチ制御信号410の周波数が低下せず、安定に動作するスイッチングレギュレータの提供を目的とする。
そこで本発明では上記問題を解決するために、スイッチングレギュレータの入力電圧値が出力電圧値に近い場合、すなわち入力電圧値が高い条件では出力電圧平滑用コンデンサーに直列に挿入した抵抗素子の抵抗値を小さくし、スイッチ素子404を制御するスイッチ制御信号410の周波数が低下することを防止するようにした。
以上のように、スイッチングレギュレータのスイッチング周波数の低下を防止し、安定に動作させることにより出力リップル電圧の増加防止や、外付け部品の大型化の必要がなくなるという効果がある。
以下、本発明の実施例を図1、図2、図5を用いて説明する。
図1は入力電圧に応じて抵抗値を可変できる抵抗素子としてNchMOSFETを使用したチョッパー型昇圧スイッチングレギュレータの実施例である。インダクタ101と、整流素子102と、出力電圧平滑用コンデンサー103と、スイッチ素子104と、制御回路105で構成され、出力電圧平滑用コンデンサー103とGND間にNchMOSFET109 を接続し、NchMOSFET109のゲート端子Gは昇圧型スイッチングレギュレータ108の電源106に接続する。制御回路105は図5に示すように基準三角波発生回路501、誤差増幅器502、基準電圧源503、比較回路504、PWM回路505で構成されている。
チョッパー型昇圧スイッチングレギュレータの動作としては、出力電圧を基準電圧源503と等しく安定化するように制御回路105で比較し、スイッチ制御信号111を出力しスイッチ素子104のON時間をコントロールしインダクタ101に蓄積するエネルギーを調節している。NchMOSFET109のゲート端子Gとソース端子SW間の電圧をVgs、ソース端子S、ドレイン端子D間のON抵抗をRonとしたとき、VgsとRonとの関係は図3に示すようにVgsが大きくなるとRonが小さくなる特性となる。NchMOSFET109のゲート端子Gは昇圧型スイッチングレギュレータ108の入力電源106に接続され、NchMOSFET109のソース端子SはGNDに接続されているのでVgsは昇圧型スイッチングレギュレータ108の入力電源106の電圧と等しくなる。よって昇圧型スイッチングレギュレータ108の入力電源106の電圧値に応じてRonを図3に示す特性で可変することにより、入力電圧値が高い条件でのインダクタ101に流れる電流の電流変化に対するNchMOSFET109のON抵抗の電圧変化の大きさで決まる制御回路105の感度を低くし、誤差増幅器502の出力と基準三角波506を確実に交差させ、スイッチ素子104を制御するスイッチ制御信号111の周波数低下を防止することができる。
図2はNchMOSFET209に並列に抵抗素子212を接続した例である。その他は実施例1と同じである。実施例1ではNchMOSFET109が断線、故障などが原因でOFF状態になった場合、出力電圧情報信号が正しくフィードバックされず誤動作につながるが、実施例2ではNchMOSFET209に並列に抵抗素子212を接続することでこの問題を防止している。
ここまでチョッパー型昇圧スイッチングレギュレータを例に説明したが、チョッパー型昇圧スイッチングレギュレータにかぎらずチョッパー型降圧スイッチングレギュレータ、チョッパー型反転スイッチングレギュレータにおいても同様の課題を持っておりこの発明で解決できることは明らかである。
また入力電圧に応じて抵抗値を可変できる抵抗素子としてNchMOSFETを用いた実施例を示したが、高い入力電圧を与えると抵抗値が小さくなるような抵抗素子をNchMOSFET109の代わりに用いても同様の効果があることは明らかである。
また実施例において制御回路、スイッチ素子、高い入力電圧を与えると抵抗値が小さくなるような抵抗素子(実施例ではNchMOSFETを使用)をそれぞれ個別の装置として実施例を示したが、一つの装置に集約しても同様の効果があることは明らかである。
また実施例において高い入力電圧を与えると抵抗値が小さくなるような抵抗素子(実施例ではNchMOSFETを使用)を出力電圧平滑用コンデンサーとGNDとの間に挿入しているが、出力電圧平滑用コンデンサーと出力端子との間に挿入しても同様の効果があることは明らかである。
本発明の第1の実施例のチョッパー型昇圧スイッチングレギュレータ全体回路図 本発明の第2の実施例のチョッパー型昇圧スイッチングレギュレータ全体回路図 NchMOSFETのゲート・ソース間電圧対ON抵抗の特性図 従来のチョッパー型昇圧スイッチングレギュレータ全体回路図 チョッパー型昇圧スイッチングレギュレータの制御回路ブロック図 図5において基準三角波と誤差増幅器の出力が交差せずスイッチ制御信号の周波数が低下することを示した図
符号の説明
101、201、401 インダクタ
102、102、402 整流素子
103、103、403 出力電圧平滑用コンデンサー
104、204、404 スイッチ素子
105、205、405 制御回路
106、206、407 入力電源
107、207、408 装置
108、208、409 チョッパー型昇圧スイッチングレギュレータ
109、209 NchMOSFET
110、210、411 出力電圧情報信号
111、211、410 スイッチ制御信号
112、213 出力端子
212 抵抗素子
501 基準三角波発生回路
502 誤差増幅器
503 基準電圧源
504 比較回路
505 PWM回路
506 基準三角波

Claims (2)

  1. 電源からのエネルギーを蓄積するエネルギー蓄積素子と、整流素子と、前記エネルギー蓄積素子へのエネルギー蓄積量を制御するスイッチ素子と、出力電圧を平滑にする平滑化手段と、前記出力電圧を入力し前記スイッチ素子の動作を制御する制御回路とを含むスイッチングレギュレータ回路において、
    前記平滑化手段は、前記電源からの入力電圧に応じて抵抗値が変化する可変抵抗素子と容量とを直列に接続したことを特徴とするスイッチングレギュレータ回路。
  2. 前記制御回路は、前記出力電圧と基準電源からの電圧とを入力する誤差増幅回路と、前記誤差増幅回路からの電圧と基準三角波発生回路からの電圧とを比較する比較回路と,比較回路からの信号に応じてパルス巾変調を行い前記スイッチ素子の動作を制御するPWM回路とを含む請求項1に記載のスイッチングレギュレータ回路。
JP2003349172A 2003-10-08 2003-10-08 スイッチングレギュレータ回路 Withdrawn JP2005117786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003349172A JP2005117786A (ja) 2003-10-08 2003-10-08 スイッチングレギュレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003349172A JP2005117786A (ja) 2003-10-08 2003-10-08 スイッチングレギュレータ回路

Publications (1)

Publication Number Publication Date
JP2005117786A true JP2005117786A (ja) 2005-04-28

Family

ID=34541107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003349172A Withdrawn JP2005117786A (ja) 2003-10-08 2003-10-08 スイッチングレギュレータ回路

Country Status (1)

Country Link
JP (1) JP2005117786A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007014064A (ja) * 2005-06-28 2007-01-18 Seiko Instruments Inc 電子機器
JP2009176922A (ja) * 2008-01-24 2009-08-06 Hitachi Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007014064A (ja) * 2005-06-28 2007-01-18 Seiko Instruments Inc 電子機器
JP2009176922A (ja) * 2008-01-24 2009-08-06 Hitachi Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP5014772B2 (ja) 電流モード制御型スイッチングレギュレータ
US7193871B2 (en) DC-DC converter circuit
US7151361B2 (en) Current sensing circuitry for DC-DC converters
CN109756111B (zh) 用于开关模式电源的电路
JP2005045993A (ja) Pwmスイッチングレギュレータ制御回路
JP4864463B2 (ja) コンバータ回路およびレギュレータを制御するための方法
US20040227498A1 (en) Switching power supply circuit and overcurrent protection method for the switching power supply circuit
CN109391147B (zh) 降压电压转换器
JP2005518174A (ja) Dc‐dc変換器用連続温度補償を提供するプログラム可能電流センス回路
TWI603174B (zh) 關於等效串聯電感消除之電路、電子裝置與方法
US7432694B2 (en) Systems and methods for sensed current-mode feedback in switching regulators
JP6601211B2 (ja) Dc−dcコンバータおよび負荷駆動用半導体集積回路
JP2010051053A (ja) 昇圧dc−dcコンバータ用制御回路及び昇圧dc−dcコンバータ
JP4554243B2 (ja) スイッチング・モード電源の電圧調整回路のコストを削減するための方法
JP6932056B2 (ja) スイッチングレギュレータ
JP6831713B2 (ja) ブートストラップ回路
JP6975538B2 (ja) ソフトスタート回路
US10756621B2 (en) Voltage regulators with controlled output voltage and the method thereof
US10270336B2 (en) Feedforward loop to stabilize current-mode switching converters
US9647549B2 (en) Current sense controller for a DC-to-DC converter
TWI387192B (zh) 用來降低直流轉換器之能量損失的方法與相關控制裝置及直流轉換器
US9705405B2 (en) Power converters and methods for reducing voltage changes at an output of a power converter
JP2008011585A (ja) スイッチングレギュレータ
JP2005261102A (ja) スイッチングレギュレータ
JP2005117786A (ja) スイッチングレギュレータ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060706

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090219

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090224

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090427