JP2005109320A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005109320A
JP2005109320A JP2003343131A JP2003343131A JP2005109320A JP 2005109320 A JP2005109320 A JP 2005109320A JP 2003343131 A JP2003343131 A JP 2003343131A JP 2003343131 A JP2003343131 A JP 2003343131A JP 2005109320 A JP2005109320 A JP 2005109320A
Authority
JP
Japan
Prior art keywords
film
soi layer
antireflection film
laser
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003343131A
Other languages
English (en)
Other versions
JP4251054B2 (ja
JP2005109320A5 (ja
Inventor
Makoto Okawa
大川　　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003343131A priority Critical patent/JP4251054B2/ja
Priority to KR1020040077998A priority patent/KR100676489B1/ko
Priority to US10/952,782 priority patent/US7199026B2/en
Priority to DE102004047649.7A priority patent/DE102004047649B4/de
Priority to CNB200410084958XA priority patent/CN100562977C/zh
Publication of JP2005109320A publication Critical patent/JP2005109320A/ja
Publication of JP2005109320A5 publication Critical patent/JP2005109320A5/ja
Priority to KR1020060120969A priority patent/KR20070006635A/ko
Priority to US11/706,225 priority patent/US20070235842A1/en
Application granted granted Critical
Publication of JP4251054B2 publication Critical patent/JP4251054B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/009—Working by laser beam, e.g. welding, cutting or boring using a non-absorbing, e.g. transparent, reflective or refractive, layer on the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04—Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18—Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 ＳＯＩ基板に対してレーザダイシングを行う場合に、ＳＯＩ層の膜厚にバラツキがあったとしてもレーザ光が的確に所望の箇所に届くようにする。
【解決手段】 ＢＯＸ３の膜厚ｄＢＯＸを、レーザダイシングにおけるレーザ光がＳＯＩ層１側から、当該ＳＯＩ層１に対して実質的に平行光線として入射されるとした場合に、レーザ光の波長がλ、ｎＢＯＸがＢＯＸ３の屈折率、ｍが自然数であるとして、ｄＢＯＸ＝ｍ・λ／２ｎＢＯＸ±λ／４を満たす厚さに設定する。例えば１０００〜１２００ｎｍの厚さとする。
【選択図】 図１

Description

本発明は、ＳＯＩ基板に対して半導体素子を形成したのち、ＳＯＩ基板をレーザダイシングによってチップ単位に分割する半導体装置の製造方法に関するものである。
従来では、半導体集積回路を形成したいわゆるＳｉウェハを各々のＳｉチップに分離する手法として、一般的に、ダイヤモンド砥粒を埋め込んだダイシングブレードと呼ばれる歯具を用いて切削加工する方法が採用されている。この従来方法の問題点として、次の２点がある。
まず、ブレードで切削を行うために切りしろが必要となり、１枚のウェハから取れるチップ数がその切りしろ分だけ減少し、コストアップの要因になるという問題がある。
また、切削時の摩擦熱による焼き付きや目詰まりを防止するために、水または切削油が必要となり、それらが直接各チップに形成される半導体素子に付着すると不都合が生じる場合には、各チップを覆うようなキャッピング等の保護処置が必要になるという問題が生じる。
そして、１つ目の問題に対し、特にチップサイズが小さく切りしろの影響が極めて大きいＲＦタグＩＣなどに関して、近年、アルカリ溶液を用いたウェットエッチングによる分離の手法が取られるようになり、切りしろの減少が可能になりつつある。しかしながら、この手法を用いても、水による洗浄が不可欠であり、２の問題は解決できない。
このため、１つ目の問題だけでなく、２つ目の問題をも解決するものとして、Ｓｉウェハにレーザ光を照射し、レーザ光が照射されたＳｉウェハ内部に熱による変化を起こさせることで、チップ単位に分割するレーザダイシング手法が提案されている（例えば、特許文献１参照）。
特開２００２−１９２３６７号公報
しかしながら、このレーザダイシング手法をＳＯＩ層と支持基板とが絶縁膜（以下、ＢＯＸという）によって接合されたＳＯＩ基板に適用しようとすると、ＢＯＸの上下の界面での反射光が干渉し合い、ＳＯＩ層の膜厚に応じてその反射率が大幅に変動する。このため、所望の箇所に所望のレーザエネルギーを吸収させることが困難になるという問題が生じることが分かった。
本発明は上記点に鑑みて、半導体素子をＳＯＩ基板に形成し、ＳＯＩ基板に対してレーザダイシングを行う場合に、ＳＯＩ層の膜厚にバラツキがあったとしてもレーザ光が的確に所望の箇所に届き、所望のレーザエネルギーを吸収させられるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、ＳＯＩ層（１）と支持基板（２）とを絶縁膜（３）を介して接合したＳＯＩ基板（４）を用い、ＳＯＩ層（１）に半導体素子を形成したのち、レーザダイシングによりチップ単位に分割する半導体装置の製造方法において、レーザダイシングにおけるレーザ光をＳＯＩ層１側から入射した際に、絶縁膜（３）のうち、ＳＯＩ層（１）との界面でのレーザ光の反射光と、支持基板（２）との界面でのレーザ光の反射光とが、互いに弱め合うように、絶縁膜（３）の膜厚を設定することを特徴としている。
このように絶縁膜（３）の膜厚を設定することにより、ＳＯＩ層（１）の膜厚の変動に対する反射率の変動を小さくすることが可能となる。これにより、ＳＯＩ層（１）の膜厚にバラツキがあったとしてもレーザ光が的確に所望の箇所に届き、所望のレーザエネルギーを吸収させられるようにすることができる。
例えば、請求項２に示されるように、レーザダイシングにおけるレーザ光がＳＯＩ層（１）側から入射される場合に、レーザ光に平行な方向における絶縁膜（３）の膜厚ｄＢＯＸは、レーザ光の波長がλ、ｎＢＯＸが絶縁膜（３）の屈折率、ｍが自然数であるとして、
（数３）
ｄＢＯＸ＝ｍ・λ／２ｎＢＯＸ±λ／４
を満たす厚さに設定され、請求項３に示されるように、例えば１０００〜１２００ｎｍの厚さに設定される。
請求項５に記載の発明では、ＳＯＩ層（１）の上面に反射防止膜（９ａ）を形成する工程と、反射防止膜（９ａ）を通じてＳＯＩ層（１）側からレーザダイシングにおけるレーザ光を入射させ、チップ単位への分割を行う工程とを有し、反射防止膜（９ａ）を形成する工程では、反射防止膜（９ａ）のうち、ＳＯＩ層（１）との界面でのレーザ光の反射光と、ＳＯＩ層（１）の反対側の界面でのレーザ光の反射光とが、互いに弱め合うように、反射防止膜（９ａ）の膜厚を設定することを特徴としている。
このように、反射防止膜（９ａ）を形成することにより、ＳＯＩ層（１）の膜厚の変動に対する反射率の変動を小さくすることが可能となる。これにより、ＳＯＩ層（１）の膜厚にバラツキがあったとしてもレーザ光が的確に所望の箇所に届き、所望のレーザエネルギーを吸収させられるようにすることができる。
なお、請求項４に記載の発明は、請求項１に記載の発明に対して、さらに反射防止膜（９ａ）を形成するものであり、よりＳＯＩ層（１）の膜厚の変動に対する反射率の変動を小さくすることが可能となる。
この場合、例えば、請求項６に示されるように、反射防止膜を形成する工程では、反射防止膜（９ａ）のうち、ＳＯＩ層（１）との界面でのレーザ光の反射光の位相と、ＳＯＩ層（１）の反対側の界面でのレーザ光の反射光の位相とが互いに逆となる１／２周期膜厚として、反射防止膜（９ａ）を形成する。
例えば、請求項７に示されるように、レーザ光が反射防止膜（９ａ）側から入射される場合に、レーザ光に平行な方向における反射防止膜（９ａ）の膜厚ｄＡＲは、レーザ光の波長がλ、ｎＡＲが反射防止膜（９ａ）の屈折率、ｍが自然数であるとして、
（数４）
ｄＡＲ＝（ｍ―０．５）・λ／２ｎＡＲ±λ／４
を満たす厚さに設定される。
このような反射防止膜（９ａ）としては、例えば、請求項１０に示されるように、ＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜のいずれか１つからなる単層膜もしくはこれらの任意の組み合わせからなる複層膜を採用することができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
（第１実施形態）
本発明の一実施形態を適用した半導体装置のレーザダイシングの様子を表した断面図を図１に示す。以下、この図に基づいて半導体装置をチップ単位に分割する前の段階での構成およびレーザダイシングによる半導体装置の製造方法について説明する。
図１に示される半導体装置は、チップ単位に分割される前の状態である。半導体装置は、ＳＯＩ層１と支持基板２とをＢＯＸ３を介して接合してなるＳＯＩ基板４を用いて形成されている。
ＳＯＩ層１には、周知の手法によって半導体素子、ここでは、Ｎ＋型のエミッタ領域５およびコレクタ領域６と、Ｐ型のベース領域７、およびＳＯＩ層１の表面に形成された層間絶縁膜８中のコンタクトホールを介して各領域５〜７に電気的に接続された電極５ａ、６ａ、７ａとによって構成されるＮＰＮ型バイポーラトランジスタがチップ単位ごとに形成されている。そして、各チップの間にスクライブ領域が設けられ、この領域がレーザダイシングによってダイシングカットされる領域として用いられるようになっている。
また、各電極５ａ、６ａ、７ａおよび層間絶縁膜８の表面を含むＳＯＩ層１の表面には、保護膜９が形成されている。この保護膜９は、スクライブ領域上において除去され、その他の領域に形成された状態となっている。
以上のような構成の半導体装置に対して空気中もしくは真空中でレーザダイシングを実行する。具体的には、ＳＯＩ基板４のスクライブ領域中に、ＳＯＩ層１側からレーザ光を入射し、所望の箇所（深さ）にレーザ光のフォーカスが合うように設定する。これにより、所望の箇所に所望のレーザエネルギーが吸収され、その箇所においてシリコンが変質する。そして、その変質した部分の残留応力によりＳＯＩ基板４が容易にまたは自然に分割され、チップ単位の半導体装置が完成する。
このような半導体装置の製造方法において、ＳＯＩ層１の膜厚にバラツキがあったとしても上記レーザダイシングにおけるレーザ光が的確に所望の箇所に届き、所望のレーザエネルギーを吸収させられるようにすべく、本実施形態では、シミュレーション結果に基づき、ＢＯＸ３の膜厚を設定している。以下、シミュレーション結果と共にＢＯＸ３の膜厚について説明する。
図２に、波長１０６４ｎｍのＹＡＧレーザを使い、そのレーザ光をＳＯＩ層１に対して平行光線（基板平面に垂直な光線）として入射し、ＢＯＸ３膜厚を９２０〜１１００ｎｍに４０ｎｍ刻みで変更した場合に、ＳＯＩ層１の膜厚の変動に対する反射率の変動を調べた結果を示す。本シミュレーションでは、ＳＯＩ層１の膜厚が製造バラツキ等によって２００００〜２０５００ｎｍに変動することを想定し、ＢＯＸ３の膜厚に対して反射率がどのように変動するかを見ている。
この図に示されるように、ＢＯＸ３の膜厚によって、ＳＯＩ膜厚の変動による反射率の変動が変わってくる。しかしながら、例えばＢＯＸ３の膜厚が１１００ｎｍ程度の場合には、ＳＯＩ膜厚が変動しても反射率の変動がほぼ零になっていることが分かる。
反射率は、ＢＯＸ３のうち、ＳＯＩ層１との界面での反射光と、支持基板２との界面での反射光との位相によって決まる。
また、例えば空気または真空での屈折率をｎ１、シリコンで構成されるＳＯＩ層１での屈折率をｎ２、シリコン酸化膜などで構成されるＢＯＸ３での屈折率をｎ３とすると、隣接するそれぞれの膜での各屈折率の関係は、ｎ１＜ｎ２、ｎ２＞ｎ３となる。このため、ＢＯＸ３のうちＳＯＩ層１との界面での反射光が入射光に対して位相が正転し、逆に、ＢＯＸ３のうち支持基板２との界面での反射光は入射光に対して反転する。
したがって、各反射光が互いに逆位相となる場合に各反射光が互いに弱め合って、反射率が小さくなり、そのような条件とするためにＢＯＸ３の膜厚が周期膜厚に相当するものとなればよい。つまり、ＢＯＸ３の膜厚が次式を満たすようにすればよい。
（数５）
ｄＢＯＸ＝ｍ・λ／２ｎＢＯＸ
ただし、ｄＢＯＸはＢＯＸ３の膜厚、λはレーザ光の波長、ｎＢＯＸはＢＯＸ３の屈折率、ｍは自然数である。
このように、ＢＯＸ３の膜厚を周期膜厚に相当する厚さ、例えば上記した１１００ｎｍとなるようにすることで、ＳＯＩ層１の膜厚の変動に対する反射率の変動をほぼ零にすることが可能となる。これにより、ＳＯＩ層１の膜厚にバラツキがあったとしてもレーザ光が的確に所望の箇所に届き、所望のレーザエネルギーを吸収させられるようにすることができる。
なお、上記数式５では、ＢＯＸ３の膜厚ｄＢＯＸをｍ・λ／２ｎＢＯＸとなるようにしているが、この値は最適値であり、多少のバラツキがあっても構わない。例えば、ＢＯＸ３の膜厚ｄＢＯＸは、上記数式５に示された値に対して±λ／４程度のバラツキであっても、ＳＯＩ層１の膜厚の変動に対する反射率の変動を抑制できるという効果が得られる。
また、ＳＯＩ層１の膜厚が薄い場合においても、上記効果を得られるか否かについて調べるべく、ＳＯＩ層１の膜厚が０〜５００ｎｍの場合について、図２に示したシミュレーションと同様のレーザ光を同様の入射条件で照射するものとして、ＢＯＸ３の膜厚を変化させ、ＳＯＩ層１の膜厚に対する反射率がどのように変化するかを調べた。その結果を図３に示す。
この図から、ＳＯＩ層１が薄くても、反射率の変動が小さくなっており、ＳＯＩ層１の膜厚に関わらず上記効果が得られることが分かる。このため、ＳＯＩ層１の製造上の膜厚バラツキに対する余裕度を確保することができる。
（第２実施形態）
本実施形態では、ＢＯＸ３の膜厚とは異なる方法によって第１実施形態の効果が得られるようにする。図４に、本発明の第２実施形態を適用した半導体装置のレーザダイシングの様子を示す。
この図に示されるように、本実施形態では、ＳＯＩ基板４におけるスクライブ領域の表面にも保護膜９を残し、それを反射防止膜（ＡＲ）９ａとして用いている。その他の構成に関しては、本実施形態における半導体装置は、第１実施形態と同様である。
この反射防止膜９ａが上記第１実施形態の効果を得るためのものであり、本実施形態では、シミュレーション結果に基づき、以下のように反射防止膜９ａの膜厚を設定している。
図５は、図２に示したシミュレーションと同様のレーザ光を同様の入射条件で照射するものとして、反射防止膜９ａを形成していない場合、反射防止膜９ａとして屈折率が１．８７のＳｉＯＮ膜を様々な膜厚で形成した場合におけるＳＯＩ層１の膜厚の変動に対する反射率の変動を調べた結果を示している。
この図に示されるように、反射防止膜９ａを形成していない場合と比べ、反射防止膜９ａを形成している場合には、ＳＯＩ層１の膜厚の変動に対する反射率の変動が小さくなっていることが分かる。そして、ＳｉＯＮ膜の膜厚が例えば１４０ｎｍ程度となる場合に、ＳＯＩ層１の膜厚の変動に対する反射率の変動が最も小さくなることが分かる。
このように反射率が変動する原理は、第１実施形態で示したＢＯＸ３での反射率が変動する原理と同様であり、反射防止膜９ａのうち、空気または真空領域との界面での反射光と、ＳＯＩ層１との界面での反射光との位相によって決まる。
そして、本実施形態の場合、例えば空気または真空での屈折率をｎ１、反射防止膜９ａでの屈折率をｎ２、シリコンで構成されるＳＯＩ層１での屈折率をｎ３とすると、隣接するそれぞれの膜での各屈折率の関係が、ｎ１＜ｎ２、ｎ２＜ｎ３となるように反射防止膜９ａの材質が設定されるようにする。すなわち、反射防止膜９ａのうち空気または真空領域との界面での反射光が入射光に対して位相が反転し、反射防止膜９ａのうちＳＯＩ層１との界面での反射光も入射光に対して反転するようにする。このような反射防止膜９ａとしては、空気の屈折率が１、シリコンの屈折率が３．５であることから、屈折率が１より大きくかつ３．５より小さいもの、例えば、ＳｉＮ膜（シリコン窒化膜）、ＳｉＯ２（シリコン酸化膜）、ＳｉＯＮ膜（窒化酸化シリコン膜）、有機膜のいずれかによる単層膜、もしくはこれらの任意の組み合わせからなる複層膜が用いられる。
さらに、各反射光が互いに逆位相となる場合に各反射光が互いに弱め合って、反射率が小さくなるような条件とするためには、反射防止膜９ａの上下で反射光が共に反転することから、反射防止膜９ａの膜厚が１／２周期膜厚に相当するものとなればよい。つまり、反射防止膜９ａの膜厚が次式を満たすようにすればよい。
（数６）
ｄＡＲ＝（ｍ―０．５）・λ／２ｎＡＲ
ただし、ｄＡＲは反射防止膜９ａの膜厚、λはレーザ光の波長、ｎＡＲは反射防止膜９ａの屈折率、ｍは自然数である。
このように、反射防止膜９ａの膜厚を１／２周期膜厚に相当する厚さ、例えば上記した１４０ｎｍ程度となる１４２ｎｍとなるようにすることで、ＳＯＩ層１の膜厚の変動に対する反射率の変動をほぼ零にすることが可能となる。これにより、ＳＯＩ層１の膜厚にバラツキがあったとしてもレーザ光が的確に所望の箇所に届き、所望のレーザエネルギーを吸収させられるようにすることができる。
なお、上記数式６では、反射防止膜９ａの膜厚ｄＡＲをｍ・λ／２ｎＡＲとなるようにしているが、この値は最適値であり、多少のバラツキがあっても構わない。例えば、ＢＯＸ３の膜厚ｄＢＯＸは、上記数式６に示された値に対して±λ／４程度のバラツキがあっても、ＳＯＩ層１の膜厚の変動に対する反射率の変動を抑制できるという効果が得られる。
また、反射防止膜９ａの材質として最適なものを調べるべく、図２に示したシミュレーションと同様のレーザ光を同様の入射条件で照射するものとして、反射防止膜９ａを形成していない場合と、反射防止膜９ａとして屈折率が１．４５のＳｉＯ２膜、屈折率が２．０のＳｉＮ膜、屈折率が１．８７のＳｉＯＮ膜のいずれかを形成した場合とにおけるＳＯＩ層１の膜厚に対する反射率がどのように変化するかを調べた。その結果を図６に示す。なお、本シミュレーションでは、各膜がおよそ１／２周期膜厚に相当する厚さとなるようにしてある。
この図から、いずれの種類の反射防止膜９ａであったとしても、反射防止膜９ａを形成していない場合と比べて、反射防止膜９ａを形成している場合の方が、反射率の変動が小さくなっていることが分かる。そして、反射防止膜９ａをＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜それぞれで形成した場合には、ＳｉＯＮ膜、ＳｉＮ膜、ＳｉＯ２膜の順に、ＳＯＩ層１の膜厚の変動に対する反射率の変動が小さくなっていることが分かる。
このように、屈折率が１より大きくかつ３．５よりも小さい材質のもので反射防止膜９ａを形成することにより、上記第１実施形態と同様の効果を得ることが可能である。特に、反射防止膜９ａをＳｉＯＮ膜で構成し、上記数式４を満たす膜厚とすることにより、より有効に上記効果を得ることができる。
（第３実施形態）
本実施形態は、第１、第２実施形態を組み合わせたものである。すなわち、本実施形態では、ＢＯＸ３が第１実施形態で示した数式５を満たす膜厚で形成され、さらにＳＯＩ層１におけるスクライブ領域の表面には反射防止膜９ａが形成された構成とされている。
このような構成とした場合について、ＢＯＸ３の膜厚を最適値（例えば、１１００ｎｍ程度）に設定し、スクライブ領域の表面に反射防止膜９ａとして屈折率２．０のｐ−ＳｉＮ膜を様々な膜厚で形成した場合におけるＳＯＩ層１の膜厚の変動に対する反射率の変動を調べた。また、スクライブ領域の表面に反射防止膜９ａとしてｐ−ＳｉＮ膜を１４２ｎｍの厚さで形成し、ＢＯＸ３を様々な膜厚で形成した場合におけるＳＯＩ層１の膜厚の変動に対する反射率の変動を調べた。それら各結果をそれぞれ図７、図８に示す。
図７から分かるように、反射防止膜９ａの膜厚が変化しても、ＳＯＩ層１の膜厚の変動に対する反射率の変動は小さい。これは、ＢＯＸ３の膜厚が数式３を満たしているためである。そして、反射防止膜９ａの膜厚が最適値に近づくにつれて、反射率が小さくなることが分かる。
このように、第１、第２実施形態を組み合わせることにより、反射防止膜９ａに製造上の膜厚バラツキが生じても、ＢＯＸ３の膜厚の設定によりＳＯＩ層１の膜厚の変動に対する反射率の変動を小さくすることが可能となる。このため、反射防止膜９ａの製造上の膜厚バラツキに対する余裕度を確保することができる。
さらに、ＢＯＸ３の膜厚と反射防止膜９ａの膜厚を最適値近傍に設定することにより、反射率をほぼ零にすることができ、レーザ光の投射エネルギーをより有効に活用することが可能となる。
一方、図８から分かるように、反射防止膜９ａを形成していることから、ＢＯＸ３の膜厚にバラツキが生じても、ＳＯＩ層１の膜厚の変動に対する反射率の変動を小さくすることが可能となる。このため、ＢＯＸ３の製造上の膜厚バラツキに対する余裕度も確保することもできる。
（他の実施形態）
なお、上記各実施形態では、レーザ光がＳＯＩ層１または反射防止膜９ａの厚み方向に対する平行光線となる場合、つまりこれらの各平面に対して垂直に入射される場合を想定して、ＢＯＸ３の膜厚や反射防止膜９ａの膜厚を数式３や数式４で示されるものとしている。しかしながら、レーザ光は、上述したように、所望の箇所でフォーカスが合うように集光されることから、平行光線とはならない箇所もある。例えば、半導体装置の上方にレンズを設置し、そのレンズにて集光する場合、ＳＯＩ層１または反射防止膜９ａに対して所定の角度傾斜したものとなる場合もある。
このため、本発明でいうＢＯＸ３や反射防止膜９ａの膜厚の最適値は、レーザ光が実質的に平行光線であるとした場合、つまり、レーザ光の経路に対して平行な方向の厚みに相当するものとする。
また、上記第２、第３実施形態でのシミュレーションでは、反射防止膜９ａが単層膜の場合しか示していないが、上述したように反射防止膜９ａが複層膜の場合であっても同様の結果となる。この場合、複層膜の合成反射率が小さくなるようにすることで、上記各実施形態と同様の効果を得ることが可能となる。
本発明の第１実施形態における半導体装置のレーザダイシングの様子を示す断面図である。 ＢＯＸ膜厚を９２０〜１１００ｎｍに４０ｎｍ刻みで変更した場合におけるＳＯＩ層の膜厚の変動に対する反射率の変動を調べたシミュレーション結果を示す図である。 ＳＯＩ層の膜厚を０〜５００ｎｍとした場合について、ＳＯＩ層の膜厚の変動に対する反射率の変動を調べたシミュレーション結果を示す図である。 本発明の第２実施形態における半導体装置のレーザダイシングの様子を示す断面図である。 反射防止膜として屈折率が１．８７のＳｉＯＮ膜を様々な膜厚で形成した場合におけるＳＯＩ層の膜厚の変動に対する反射率の変動を調べたシミュレーション結果を示す図である。 反射防止膜を形成した場合と形成していない場合におけるＳＯＩ層の膜厚の変動に対する反射率の変動を調べたシミュレーション結果を示す図である。 ＢＯＸの膜厚を最適値に設定し、屈折率２．０のｐ−ＳｉＮ膜を様々な膜厚で形成した場合におけるＳＯＩ層の膜厚の変動に対する反射率の変動を調べたシミュレーション結果を示す図である。 反射防止膜の膜厚を最適値とし、ＢＯＸを様々な膜厚で形成した場合におけるＳＯＩ層の膜厚の変動に対する反射率の変動を調べたシミュレーション結果を示す図である。
符号の説明
１…ＳＯＩ層、２…支持基板、３…ＢＯＸ、４…ＳＯＩ基板、
９ａ…反射防止膜。

Claims (10)

  1. ＳＯＩ層（１）と支持基板（２）とを絶縁膜（３）を介して接合したＳＯＩ基板（４）を用い、前記ＳＯＩ層（１）に半導体素子を形成したのち、レーザダイシングによりチップ単位に分割する半導体装置の製造方法において、
    前記レーザダイシングにおけるレーザ光を前記ＳＯＩ層（１）側から入射した際に、前記絶縁膜（３）のうち、前記ＳＯＩ層（１）との界面での前記レーザ光の反射光と、前記支持基板（２）との界面での前記レーザ光の反射光とが、互いに弱め合うように、前記絶縁膜（３）の膜厚を設定することを特徴とする半導体装置の製造方法。
  2. 前記レーザダイシングにおける前記レーザ光が前記ＳＯＩ層（１）側から入射される場合に、前記レーザ光に平行な方向における前記絶縁膜（３）の膜厚ｄＢＯＸを、レーザ光の波長がλ、ｎＢＯＸが前記絶縁膜（３）の屈折率、ｍが自然数であるとして、
    （数１）
    ｄＢＯＸ＝ｍ・λ／２ｎＢＯＸ±λ／４
    を満たす厚さに設定することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記レーザ光に平行な方向における前記絶縁膜（３）の膜厚ｄＢＯＸを、１０００〜１２００ｎｍの厚さに設定することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記ＳＯＩ層（１）の上面に反射防止膜（９ａ）を形成する工程と、
    前記反射防止膜（９ａ）を通じて前記ＳＯＩ層（１）側から前記レーザダイシングにおけるレーザ光を入射させ、前記チップ単位への分割を行う工程とを有し、
    前記反射防止膜（９ａ）を形成する工程では、前記反射防止膜（９ａ）のうち、前記ＳＯＩ層（１）との界面での前記レーザ光の反射光と、前記ＳＯＩ層（１）の反対側の界面での前記レーザ光の反射光とが、互いに弱め合うように、前記反射防止膜（９ａ）の膜厚を設定することを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
  5. ＳＯＩ層（１）と支持基板（２）とを絶縁膜（３）を介して接合したＳＯＩ基板（４）を用い、前記ＳＯＩ層（１）に半導体素子を形成したのち、レーザダイシングによりチップ単位に分割する半導体装置の製造方法において、
    前記ＳＯＩ層（１）の上面に反射防止膜（９ａ）を形成する工程と、
    前記反射防止膜（９ａ）を通じて前記ＳＯＩ層（１）側から前記レーザダイシングにおけるレーザ光を入射させ、前記チップ単位への分割を行う工程とを有し、
    前記反射防止膜（９ａ）を形成する工程では、前記反射防止膜（９ａ）のうち、前記ＳＯＩ層（１）との界面での前記レーザ光の反射光と、前記ＳＯＩ層（１）の反対側の界面での前記レーザ光の反射光とが、互いに弱め合うように、前記反射防止膜（９ａ）の膜厚を設定することを特徴とする半導体装置の製造方法。
  6. 前記反射防止膜（９ａ）を形成する工程では、前記反射防止膜（９ａ）のうち、前記ＳＯＩ層（１）との界面での前記レーザ光の反射光の位相と、前記ＳＯＩ層（１）の反対側の界面での前記レーザ光の反射光の位相とが互いに逆となる１／２周期膜厚として、前記反射防止膜（９ａ）の膜厚を設定することを特徴とする請求項４または５に記載の半導体装置の製造方法。
  7. 前記反射防止膜（９ａ）を形成する工程では、前記レーザ光が前記反射防止膜（９ａ）側から、当該反射防止膜（９ａ）に対して実質的に平行光線として入射される場合に、前記レーザ光に平行な方向における前記反射防止膜（９ａ）の膜厚ｄＡＲを、レーザ光の波長がλ、ｎＡＲが前記反射防止膜（９ａ）の屈折率、ｍが自然数であるとして、
    （数２）
    ｄＡＲ＝（ｍ―０．５）・λ／２ｎＡＲ±λ／４
    を満たす厚さに設定することを特徴とする請求項４ないし６のいずれか１つに記載の半導体装置の製造方法。
  8. 前記反射防止膜（９ａ）を形成する工程では、屈折率ｎＡＲが１〜３．５の材質で前記反射防止膜（９ａ）を形成することを特徴とする請求項４ないし７のいずれか１つに記載の半導体装置の製造方法。
  9. 前記レーザダイシングによりチップ単位に分割する工程を空気中もしくは真空中で行う場合に、
    前記反射防止膜（９ａ）を形成する工程では、シリコンの屈折率の平方根近傍の屈折率を有する材質で前記反射防止膜（９ａ）を形成することを特徴とする請求項４ないし８のいずれか１つに記載の半導体装置の製造方法。
  10. 前記反射防止膜（９ａ）を形成する工程では、前記反射防止膜（９ａ）をＳｉＮ膜、ＳｉＯ２膜、ＳｉＯＮ膜のいずれか１つからなる単層膜もしくはこれらの任意の組み合わせからなる複層膜で形成することを特徴とする請求項４ないし９のいずれか１つに記載の半導体装置の製造方法。
JP2003343131A 2003-10-01 2003-10-01 半導体装置の製造方法 Expired - Fee Related JP4251054B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003343131A JP4251054B2 (ja) 2003-10-01 2003-10-01 半導体装置の製造方法
US10/952,782 US7199026B2 (en) 2003-10-01 2004-09-30 Semiconductor device, cutting equipment for cutting semiconductor device, and method for cutting the same
DE102004047649.7A DE102004047649B4 (de) 2003-10-01 2004-09-30 Halbleitervorrichtung, Schneideeinrichtung zum Schneiden der Halbleitervorrichtung und Verfahren zum Schneiden der gleichen
KR1020040077998A KR100676489B1 (ko) 2003-10-01 2004-09-30 반도체 장치, 반도체 장치를 커팅하기 위한 커팅 장치 및 반도체 장치의 커팅 방법
CNB200410084958XA CN100562977C (zh) 2003-10-01 2004-10-08 半导体器件、切割半导体器件的切割设备及其切割方法
KR1020060120969A KR20070006635A (ko) 2003-10-01 2006-12-01 반도체 장치, 반도체 장치를 커팅하기 위한 커팅 장치 및반도체 장치의 커팅 방법
US11/706,225 US20070235842A1 (en) 2003-10-01 2007-02-15 Semiconductor device and cutting equipment for cutting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003343131A JP4251054B2 (ja) 2003-10-01 2003-10-01 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2005109320A true JP2005109320A (ja) 2005-04-21
JP2005109320A5 JP2005109320A5 (ja) 2005-08-25
JP4251054B2 JP4251054B2 (ja) 2009-04-08

Family

ID=34373513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003343131A Expired - Fee Related JP4251054B2 (ja) 2003-10-01 2003-10-01 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7199026B2 (ja)
JP (1) JP4251054B2 (ja)
KR (2) KR100676489B1 (ja)
CN (1) CN100562977C (ja)
DE (1) DE102004047649B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194539A (ja) * 2006-01-23 2007-08-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP2008211177A (ja) * 2007-02-27 2008-09-11 Wafermasters Inc 選択的深さでの光学的処理
JP2013202646A (ja) * 2012-03-28 2013-10-07 Disco Corp レーザ加工方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086175A (ja) * 2003-09-11 2005-03-31 Hamamatsu Photonics Kk 半導体薄膜の製造方法、半導体薄膜、半導体薄膜チップ、電子管、及び光検出素子
JP4251054B2 (ja) * 2003-10-01 2009-04-08 株式会社デンソー 半導体装置の製造方法
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP2006286727A (ja) * 2005-03-31 2006-10-19 Denso Corp 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
US20070111480A1 (en) * 2005-11-16 2007-05-17 Denso Corporation Wafer product and processing method therefor
US8013270B2 (en) * 2006-10-06 2011-09-06 Sony Corporation Laser processing apparatus, laser processing method, manufacturing method of wiring substrate, manufacturing method of display apparatus and wiring substrate
KR100886403B1 (ko) * 2007-07-18 2009-03-04 김일환 반도체 패키지장치 절단용 핸들러 시스템
JP4666189B2 (ja) * 2008-08-28 2011-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
KR100984719B1 (ko) * 2010-04-16 2010-10-01 유병소 레이저 가공장치
FI125379B (fi) * 2010-10-25 2015-09-15 Jot Automation Oy Alusta
JP6466692B2 (ja) * 2014-11-05 2019-02-06 株式会社ディスコ ウエーハの加工方法
CN109402606B (zh) * 2018-12-11 2021-04-02 中国科学院半导体研究所 半导体激光器及不同折射率腔面膜的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0371987A (ja) * 1989-08-08 1991-03-27 Nippondenso Co Ltd レーザー加工方法
US5250836A (en) * 1989-12-20 1993-10-05 Fujitsu Limited Semiconductor device having silicon-on-insulator structure
US6593978B2 (en) * 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US5499124A (en) * 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US6392775B1 (en) 1998-01-13 2002-05-21 Seagate Technology Llc Optical reflector for micro-machined mirrors
KR100276429B1 (ko) * 1998-09-07 2000-12-15 정선종 미소 진공 구조체의 제작방법
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP3616872B2 (ja) * 2000-09-14 2005-02-02 住友電気工業株式会社 ダイヤモンドウエハのチップ化方法
US20020074633A1 (en) * 2000-12-18 2002-06-20 Larson Lary R. Interconnection of active and passive components in substrate
US6777645B2 (en) * 2001-03-29 2004-08-17 Gsi Lumonics Corporation High-speed, precision, laser-based method and system for processing material of one or more targets within a field
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
JP2003270264A (ja) * 2002-03-20 2003-09-25 Denso Corp 半導体式力学量センサ
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2004090534A (ja) * 2002-09-02 2004-03-25 Tokyo Electron Ltd 基板の加工装置および加工方法
JP4251054B2 (ja) * 2003-10-01 2009-04-08 株式会社デンソー 半導体装置の製造方法
JP3795040B2 (ja) * 2003-12-03 2006-07-12 沖電気工業株式会社 半導体装置の製造方法
US7923306B2 (en) * 2004-06-18 2011-04-12 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laser beam spots
US7435927B2 (en) * 2004-06-18 2008-10-14 Electron Scientific Industries, Inc. Semiconductor link processing using multiple laterally spaced laser beam spots with on-axis offset
US7468830B2 (en) * 2006-06-28 2008-12-23 Spatial Photonics, Inc. In SITU application of anti-stiction materials to micro devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194539A (ja) * 2006-01-23 2007-08-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
KR101355428B1 (ko) * 2006-01-23 2014-01-27 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼
JP2008211177A (ja) * 2007-02-27 2008-09-11 Wafermasters Inc 選択的深さでの光学的処理
JP2013202646A (ja) * 2012-03-28 2013-10-07 Disco Corp レーザ加工方法
CN103358016A (zh) * 2012-03-28 2013-10-23 株式会社迪思科 激光加工方法
CN103358016B (zh) * 2012-03-28 2016-05-18 株式会社迪思科 激光加工方法

Also Published As

Publication number Publication date
US7199026B2 (en) 2007-04-03
KR20070006635A (ko) 2007-01-11
CN1604280A (zh) 2005-04-06
US20050082644A1 (en) 2005-04-21
DE102004047649A1 (de) 2005-04-21
DE102004047649B4 (de) 2014-10-16
CN100562977C (zh) 2009-11-25
JP4251054B2 (ja) 2009-04-08
KR20050032482A (ko) 2005-04-07
KR100676489B1 (ko) 2007-01-31
US20070235842A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4251054B2 (ja) 半導体装置の製造方法
US7411220B2 (en) Semiconductor light emitting device and manufacturing method thereof
US8043940B2 (en) Method for manufacturing semiconductor chip and semiconductor device
US6777311B2 (en) Thick wafer processing and resultant products
JP2004152894A (ja) 半導体装置
JP4251146B2 (ja) 半導体装置の製造方法
JP2008515177A (ja) オプトエレクトロニクス薄膜チップ
US9472714B2 (en) Dicing-free LED fabrication
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
US20140326416A1 (en) Method for separating a layer from a composite structure
US20100219440A1 (en) Inverted LED Structure with Improved Light Extraction
JP2010187033A (ja) 放射放出する半導体構成素子および該半導体構成素子の製造方法
KR20140022408A (ko) 반도체 바디의 제조 방법
US20220158068A1 (en) Layered substrate structures with aligned optical access to electrical devices
JP2012069801A (ja) 量子井戸型光検知器及びその製造方法
TWI707454B (zh) 半導體裝置
JPH065701A (ja) 半導体装置の製造方法
CN110326106A (zh) 固体光检测器
CN108598064A (zh) 连接晶圆内常规芯片与测试专用芯片的金属线
JP2011023503A (ja) 半導体装置及びその製造方法
TWI611564B (zh) 具低翹曲度的驅動晶片及其製造方法
JPH09246663A (ja) 半導体レーザの製造方法
JP3377406B2 (ja) 偏光検出器
JPH09191154A (ja) 半導体レーザ装置
JP2023125123A (ja) 発光装置及び発光装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Ref document number: 4251054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees