JP2005101495A - 半導体装置及びそれを用いた半導体記憶装置 - Google Patents
半導体装置及びそれを用いた半導体記憶装置 Download PDFInfo
- Publication number
- JP2005101495A JP2005101495A JP2004028121A JP2004028121A JP2005101495A JP 2005101495 A JP2005101495 A JP 2005101495A JP 2004028121 A JP2004028121 A JP 2004028121A JP 2004028121 A JP2004028121 A JP 2004028121A JP 2005101495 A JP2005101495 A JP 2005101495A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- channel
- transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 210000000746 body region Anatomy 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 30
- 238000002955 isolation Methods 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 230000005260 alpha ray Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 半導体装置は、ゲート24(L型ゲート25)と、前記ゲート24の直下のゲート絶縁膜22と、前記ゲート絶縁膜22の直下のボディ領域26と、前記ボディ領域を挟んだ両側に形成されるソース領域28A及びドレイン領域28Bとを有するトランジスタを、フィールド領域20Bに有する。ゲート24は、フィールド領域20B上にてチャネル幅方向に沿って延びる第1部分24B12と、第1部分24B12のチャネル幅方向での一端よりドレイン28B側に突出する第2部分24B2とを有し、平面視でL型ゲート25に形成されている。L型ゲート25の第2部分24B2を挟んで第1部分24B12とは反対側のフィールド領域20Bにボディコンタクト領域30が設けられ、ソース領域28Aとボディコンタクト領域30との表面に低抵抗層29が形成されている。
【選択図】 図5
Description
前記ゲートは、フィールド領域上にてチャネル幅方向に沿って延びる第1部分と、前記第1部分のチャネル幅方向での一端より前記ドレイン領域側に突出する第2部分とを有し、平面視でL型ゲートに形成されている。前記L型ゲートの前記第2部分を挟んで前記第1部分とは反対側の前記フィールド領域にボディコンタクト領域が設けられる。前記ソース領域と前記ボディコンタクト領域との表面に低抵抗層が形成されている。それにより、前記ソース領域と前記ボディコンタクト領域とは、配線を用いずに接続できる。また、本発明の半導体装置によれば、ソース領域側にはゲート部分が突出しないので、そのソース領域を共通ソース領域として同一チャネル型の他のトランジスタを隣接配置する時に、ゲート間距離を縮小できる。
図1は、本発明の半導体記憶装置であるSRAMの一メモリセルの等価回路図である。SRAMのメモリセル10は、6個のMOS電界効果トランジスタによって、一つのメモリセルが形成される。一つのPチャネル型負荷トランジスタQ1と、それに直列接続される一つのNチャネル型駆動トランジスタQ2とで、第1のCMOSインバータ12が形成される。他の一つのPチャネル型負荷トランジスタQ3と、それに直列接続される他の一つのNチャネル型駆動トランジスタQ4とで、第2のCMOSインバータ14が形成される。2つのPチャネル型負荷トランジスタQ1,Q3のソースにはVdd電源線が接続され、2つのNチャネル型駆動トランジスタQ2,Q4のソースにはVss電源線が接続される。そして、第1,第2のCMOSインバータ12,14をクロスカップルすることにより、フリップフロップ16が形成される。このフリップフロップ16はワード線WLの電位によってオン・オフされる2つのNチャネル型転送トランジスタQ5,Q6によりビット線BL,反転ビット線/BLに接続される。
図2は、図1に示すメモリセルのフィールド領域(ハッチング部)と、そのフィールド領域上に形成されるゲート領域を示す平面図である。図3は、図2の矢視A−Aからみた第2のCMOSインバータ14部分の断面図である。図4は、不純物注入領域を示す平面図である。
図2において、一つのメモリセル10内には、3つのゲートパターン24A〜24Cが形成されている。第1のゲートパターン24Aは、図1の第1のCMOSインバータ12を構成する負荷トランジスタQ1及び駆動トランジスタQ2のためのゲートパターンである。第2のゲートパターン24Bは、図1の第2のCMOSインバータ14を構成する負荷トランジスタQ3及び駆動トランジスタQ4のためのゲートパターンである。第3のゲートパターン24Cは、図1の2つの転送トランジスタQ5,Q6のためのゲートパターンである。
図2に示す平面レイアウトでは、2つのL字ゲートを用いたそれぞれ用いた第1,第2のCMOSインバータ12,14の構造としても特徴を有する。
本実施形態の他の一つの効能は、L型ゲート構造により、ゲート容量を増大させて、各トランジスタにて遅延機能を併せ持たせることができることである。一般に、動作スピードを重視した場合には、トランジスタのゲート容量が小さいことが望まれる。しかし、例えばSRAMの場合には、メモリセル10内の動作スピードよりも、その周辺回路の動作スピードの方が問題視されるので、メモリセル10内の動作スピードは、例えば余分のゲート部分を持たないI型ゲートの動作スピードよりも低下させても良い。逆に、トランジスタにて積極的に遅延機能を持たせないと、不具合が生ずる場合がある。その一例について、図9を参照して説明する。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述したSRAMに用いられるものに限らず、メモリセル形成用のトランジスタ以外の他のトランジスタにも同様に適用することができる。
Claims (13)
- ゲートと、前記ゲートの直下のゲート絶縁膜と、前記ゲート絶縁膜の直下のボディ領域と、前記ボディ領域を挟んだ両側に形成されるソース領域及びドレイン領域とを有するトランジスタを、フィールド領域に有し、
前記ゲートは、フィールド領域上にてチャネル幅方向に沿って延びる第1部分と、前記第1部分のチャネル幅方向での一端より前記ドレイン領域側に突出する第2部分とを有し、平面視でL型ゲートに形成され、
前記L型ゲートの前記第2部分を挟んで前記第1部分とは反対側の前記フィールド領域にボディコンタクト領域が設けられ、前記ソース領域と前記ボディコンタクト領域との表面に低抵抗層が形成されている、半導体装置。 - 請求項1において、
前記フィールド領域は、SOI(シリコン・オン・インシュレータ)基板に形成されている、半導体装置。 - 請求項1または2において、
Pチャネル型及びNチャネル型トランジスタを直列接続したCMOSインバータを有し、前記Pチャネル型及びNチャネル型トランジスタがそれぞれ前記L型ゲートを有し、2つのL型ゲートの前記第2部分を連結させて、コ字型ゲートに形成した、半導体装置。 - 請求項3において、
前記Pチャネル型及びNチャネル型トランジスタがSOI基板上に形成され、前記Pチャネル型及びNチャネル型トランジスタの各ドレイン領域同士が、素子分離領域を介さずに接合されている、半導体装置。 - 請求項4において、
前記Pチャネル型及びNチャネル型トランジスタの各ドレイン領域同士が接合された接合領域を含む領域には、前記Pチャネル型トランジスタのドレイン領域に注入される不純物と、前記Nチャネル型トランジスタのドレイン領域に注入される不純物とが混在している、半導体装置。 - 請求項5において、
前記ドレイン同士が接合される境界の延長線を含む領域であって、前記コ字型ゲートの第2部分の線幅よりも広い領域には、フィールド領域が形成されず、素子分離領域が形成されている、半導体装置。 - 請求項1乃至6のいずれかにおいて、
同一チャネル型の2つのトランジスタが前記L字ゲートをそれぞれ有し、前記2つのL型ゲートの間に共通ソース領域が設けられている、半導体装置。 - 2つのCMOSインバータをフリップフロップとしたメモリセルを有し、
前記2つのCMOSインバータを構成するPチャネル型トランジスタ及びNチャネル型トランジスタの各々が、ゲートと、前記ゲートの直下のゲート絶縁膜と、前記ゲート絶縁膜の直下のボディ領域と、前記ボディ領域を挟んだ両側に形成されるソース/ドレイン領域とを、フィールド領域に有し、
前記ゲートは、フィールド領域上にてチャネル幅方向に沿って延びる第1部分と、前記第1部分のチャネル幅方向での一端より前記ドレイン領域側に突出する第2部分とを有し、平面視でL型ゲートに形成され、
前記L型ゲートの前記第2部分を挟んで前記第1部分とは反対側の前記フィールド領域にボディコンタクト領域が設けられ、前記ソース領域と前記ボディコンタクト領域との表面に低抵抗層が形成されている、半導体記憶装置。 - 請求項8において、
前記フィールド領域は、SOI(シリコン・オン・インシュレータ)基板に形成されている、半導体記憶装置。 - 請求項8または9において、
2つのL型ゲートの前記第2部分を連結させて、コ字型ゲートに形成した、半導体記憶装置。 - 請求項10において、
前記Pチャネル型及びNチャネル型トランジスタがSOI基板上に形成され、前記Pチャネル型及びNチャネル型トランジスタの各ドレイン領域同士が、素子分離領域を介さずに接合されている、半導体記憶装置。 - 請求項11において、
前記Pチャネル型及びNチャネル型トランジスタの各ドレイン領域同士が接合された接合領域を含む領域には、前記Pチャネル型トランジスタのドレイン領域に注入される不純物と、前記Nチャネル型トランジスタのドレイン領域に注入される不純物とが混在している、半導体記憶装置。 - 請求項12において、
前記ドレイン同士が接合される境界の延長線を含む領域であって、前記コ字型ゲートの第2部分の線幅よりも広い領域には、フィールド領域が形成されず、素子分離領域が形成されている、半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028121A JP3722225B2 (ja) | 2003-09-01 | 2004-02-04 | 半導体装置及びそれを用いた半導体記憶装置 |
US10/917,500 US20050082613A1 (en) | 2003-09-01 | 2004-08-13 | Semiconductor integrated circuit device and semiconductor memory using the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308255 | 2003-09-01 | ||
JP2004028121A JP3722225B2 (ja) | 2003-09-01 | 2004-02-04 | 半導体装置及びそれを用いた半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101495A true JP2005101495A (ja) | 2005-04-14 |
JP3722225B2 JP3722225B2 (ja) | 2005-11-30 |
Family
ID=34467447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028121A Expired - Fee Related JP3722225B2 (ja) | 2003-09-01 | 2004-02-04 | 半導体装置及びそれを用いた半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050082613A1 (ja) |
JP (1) | JP3722225B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891426B1 (ko) | 2007-08-20 | 2009-04-02 | 주식회사 하이닉스반도체 | 반도체 소자 |
JP2011512026A (ja) * | 2008-01-17 | 2011-04-14 | リルジャ,クラス,オロフ | ソフト−エラー・ハード・エレクトロニクス及び耐放射線論理セルのためのレイアウト方法 |
JP2011108773A (ja) * | 2009-11-16 | 2011-06-02 | Seiko Epson Corp | 半導体装置 |
JP2012501080A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダブルチャネルトランジスタを備えたsramセルのためのボディコンタクト |
US9083341B2 (en) | 2008-01-17 | 2015-07-14 | Robust Chip Inc. | Soft error resilient circuit design method and logic cells |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008085235A (ja) * | 2006-09-29 | 2008-04-10 | Toshiba Corp | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3036588B2 (ja) * | 1997-02-03 | 2000-04-24 | 日本電気株式会社 | 半導体記憶装置 |
JP2002231951A (ja) * | 2001-01-29 | 2002-08-16 | Sony Corp | 半導体装置およびその製造方法 |
US6624459B1 (en) * | 2000-04-12 | 2003-09-23 | International Business Machines Corp. | Silicon on insulator field effect transistors having shared body contact |
JP4614522B2 (ja) * | 2000-10-25 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US6855988B2 (en) * | 2002-07-08 | 2005-02-15 | Viciciv Technology | Semiconductor switching devices |
-
2004
- 2004-02-04 JP JP2004028121A patent/JP3722225B2/ja not_active Expired - Fee Related
- 2004-08-13 US US10/917,500 patent/US20050082613A1/en not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891426B1 (ko) | 2007-08-20 | 2009-04-02 | 주식회사 하이닉스반도체 | 반도체 소자 |
JP2011512026A (ja) * | 2008-01-17 | 2011-04-14 | リルジャ,クラス,オロフ | ソフト−エラー・ハード・エレクトロニクス及び耐放射線論理セルのためのレイアウト方法 |
US9081926B2 (en) | 2008-01-17 | 2015-07-14 | Klas Olof Lilja | Soft error and radiation hardened sequential logic cell |
US9083341B2 (en) | 2008-01-17 | 2015-07-14 | Robust Chip Inc. | Soft error resilient circuit design method and logic cells |
JP2012501080A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダブルチャネルトランジスタを備えたsramセルのためのボディコンタクト |
JP2011108773A (ja) * | 2009-11-16 | 2011-06-02 | Seiko Epson Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050082613A1 (en) | 2005-04-21 |
JP3722225B2 (ja) | 2005-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8830732B2 (en) | SRAM cell comprising FinFETs | |
US9831253B2 (en) | FinFET memory device | |
US8779528B2 (en) | SRAM cell comprising FinFETs | |
US7368788B2 (en) | SRAM cells having inverters and access transistors therein with vertical fin-shaped active regions | |
US7671422B2 (en) | Pseudo 6T SRAM cell | |
US6924560B2 (en) | Compact SRAM cell with FinFET | |
JP2002329798A (ja) | 半導体装置 | |
JP2958909B2 (ja) | Sramセル及びその製造方法 | |
US9589966B2 (en) | Static random access memory | |
US20170077105A1 (en) | Semiconductor device | |
JP3722225B2 (ja) | 半導体装置及びそれを用いた半導体記憶装置 | |
JP2689923B2 (ja) | 半導体装置およびその製造方法 | |
US7215569B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US20190123052A1 (en) | Static random access memory cell and static memory circuit | |
KR20150043774A (ko) | 반도체 장치 | |
US20060102965A1 (en) | Semiconductor device | |
JP2005101494A (ja) | 半導体装置及びそれを用いた半導体記憶装置 | |
JP2682411B2 (ja) | 半導体記憶装置 | |
KR100760910B1 (ko) | 공통 컨택을 갖는 에스램 메모리 소자 | |
KR960000955B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
KR100384782B1 (ko) | 에스램의 제조방법 | |
JP2006013328A (ja) | 半導体装置 | |
KR20050024099A (ko) | 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자 | |
KR100694477B1 (ko) | 에스램셀 및 그의 제조 방법 | |
JP2008130711A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050126 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050126 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |