JP2005099301A

JP2005099301A - 実装構造体、電気光学装置、電子機器、および実装構造体の製造方法

Info

Publication number: JP2005099301A
Application number: JP2003331671A
Authority: JP
Inventors: 浩明 ▲降▼旗; Hiroaki Furuhata; Koji Asada; 宏司麻田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-09-24
Filing date: 2003-09-24
Publication date: 2005-04-14
Anticipated expiration: 2023-09-24
Also published as: JP4352834B2

Abstract

【課題】隣接するパッドやバンプの短絡、およびパッドとバンプとの接続部分の信頼性を低下させることなく、所定領域内にパッドおよびバンプを配置する数を増大させることのできる実装構造体、電気光学装置、および電子機器を提供すること。
【解決手段】素子基板１０の第１のＩＣ実装領域６０には、Ｘ方向に配列された２つのパッド群６１、６２がＹ方向で隣接する領域に配置され、第２のパッド６２０に接続する配線パターン８２は各々、第１のパッド６１０の各間を通って第２のパッド６２０まで斜めに延びている。また、第２の配線パターン８２のうち、第１のパッド６１０で挟まれた部分８２１は、短絡防止用絶縁層１６で覆われている。
【選択図】図５

Description

本発明は、基板上にＩＣがＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）実装あるいはＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）実装された実装構造体、この実装構造体を備えた電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。

アクティブマトリクス型液晶装置や、有機エレクトロルミネッセンス表示装置などの電気光学装置では、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。このため、電気光学装置では、電気光学物質を保持する基板上に駆動用のＩＣをＣＯＧ実装し、このＩＣからデータ線および走査線に信号を出力する（例えば、特許文献１参照）。

このようなＩＣの実装を行うために、図１３（Ａ）に示すように、基板上の交差する２方向をＸ方向およびＹ方向としたとき、Ｙ方向の側からＩＣ実装領域６０Ａに対して複数の配線パターン８Ａが延びており、その端部によって構成された多数のパッド６００がＩＣ実装領域６０ＡでＸ方向に配列されている。このため、図１３（Ｂ）に示すように、ここに実装されるＩＣ４Ａ（ＩＣチップ）の実装面４０Ａ上で交差する２方向をＸ方向およびＹ方向としたときに、このＩＣ４Ａの実装面４０Ａでは、Ｘ方向に多数の出力バンプ４００が配列されている。
特開２００３−６６４８０号公報

このような電気光学装置において画像面の高精細化を図るには、画素数を増やす必要があり、そのためには、データ線や走査線などの信号線も増やす必要がある。その結果、Ｘ方向の所定領域内に並ぶパッド６００の数、および出力バンプ４００の数が増大することになる。

しかしながら、パッド６００や出力バンプ４００のサイズをそのままにしてパッド６００や出力バンプ４００のピッチを狭めると、ＩＣ４Ａを実装する際のわずかな位置ずれによって、隣接するパッド同士や出力バンプ同士に短絡が発生しやすくなるという問題点がある。特に、ＩＣ４Ａを異方性導電材で実装した場合には、ＩＣ４Ａを実装する際のわずかな位置ずれによって、隣接するパッド同士や出力バンプ同士が異方性導電材に含まれる導電粒子によって短絡が発生する。また、パッド６００や出力バンプ４００のサイズを小さくしてパッド６００や出力バンプ４００のピッチを狭めると、電気的な接続部分の信頼性が低下するという問題点がある。

以上の問題点に鑑みて、本発明の課題は、隣接するパッドやバンプの短絡、およびパッドとバンプとの接続部分の信頼性を低下させることなく、所定領域内にパッドおよびバンプを配置する数を増大させることのできる実装構造体、この実装構造体を備えた電気光学装置、およびこの電気光学装置を備えた電子機器を提供することにある。

上記課題を解決するために、本発明では、基板面上の交差する２方向をＸ方向およびＹ方向としたとき、Ｙ方向に延びる複数の配線パターンに接続する多数のパッドが形成されたＩＣ実装領域にＩＣを実装した実装構造体において、前記ＩＣ実装領域には、Ｙ方向のうち、前記配線パターンが延びてくる側でＸ方向に配列された第１のパッド群と、該第１のパッド群に対してＹ方向の前記配線パターンが延びてくる方向と反対側でＸ方向に配列された第２のパッド群とが形成され、前記複数の配線パターンのうち、前記第２のパッドに接続する配線パターンは各々、前記第１のパッドの各間を通って前記第２のパッドまで延びているとともに、前記第１のパッドで挟まれた部分が短絡防止用絶縁層で覆われていることを特徴とする。

本発明は、前記ＩＣを異方性導電材によって前記ＩＣ実装領域に実装した場合に適用すると効果的である。ＩＣを異方性導電材で実装した場合には、ＩＣを実装する際のわずかな位置ずれによって、隣接するパッド同士や出力バンプ同士に短絡が発生しやすいが、本発明では、第２のパッドに接続する配線パターンは、第１のパッドで挟まれた部分が短絡防止用絶縁層で覆われているため、ＩＣを異方性導電材で実装する際、ＩＣが多少、位置ずれしても、隣接するパッド同士や出力バンプ同士に短絡が発生しない。

本発明において、前記第１のパッド群に属する第１のパッドと、前記第２のパッド群に属する第２のパッドは、Ｙ方向で重なる位置に整列し、前記複数の配線パターンのうち、前記第２のパッドに接続する配線パターンは各々、前記第１のパッドの各間を通って前記第２のパッドまで斜めに直線的に延びていることが好ましい。このように構成すると、異方性導電材を用いてＩＣを実装する際、余計な樹脂分などがＹ方向にスムーズに流出するため、ＩＣを高い信頼性をもって実装することができる。

本発明において、前記第１のパッドの各間には、前記第２のパッドに接続する前記配線パターンが１本ずつ通っていることが好ましい。

本発明において、前記第１のパッド、および前記第２のパッドは、前記ＩＣから信号が出力されるパッドであることが好ましい。電気光学装置において駆動用ＩＣに用いられるＩＣは、ＩＣへの入力用のパッドよりも、ＩＣからの出力用のパッドの方が数が多いので、出力用のパッドに本発明を適用した方が効果的である。

本発明を適用した実装構造体は、電気光学装置などに適用できる。この場合、前記実装構造体は、電気光学物質を保持する電気光学装置用基板であり、前記配線パターンは、マトリクス状に配置された各画素を駆動するための信号を供給するための信号線である。

本発明において、前記電気光学装置用基板は、液晶装置に用いることができる。この場合、前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に前記電気光学物質としての液晶を保持する。

ここで、前記電気光学装置用基板には、前記別の基板との間隔を制御する絶縁性のギャップ制御用突起が形成され、当該ギャップ制御用突起と前記短絡防止用絶縁膜は、同一の絶縁材料からなることが好ましい。すなわち、ギャップ制御用突起と短絡防止用絶縁膜を同時形成すれば、製造工程数の増大を抑えることができる。

本発明において、前記電気光学装置用基板は、エレクトロルミネッセンス表示装置に用いることができる。この場合、前記電気光学装置用基板は、エレクトロルミネッセンス素子を構成する有機エレクトロルミネッセンス材料を保持する。

本発明に係る電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。

また、本発明では、基板面上の交差する２方向をＸ方向およびＹ方向としたとき、Ｙ方向に延びる複数の配線パターンに接続する多数のパッドが形成されたＩＣ実装領域にＩＣを実装した実装構造体の製造方法において、前記基板面の前記ＩＣ実装領域以外の領域に導電層を形成する導電層形成工程を利用して、前記ＩＣ実装領域に対して、Ｙ方向のうち、前記配線パターンが延びてくる側でＸ方向に配列された第１のパッド群と、該第１のパッド群に対してＹ方向の前記配線パターンが延びてくる方向と反対側でＸ方向に配列された第２のパッド群とを形成するとともに、前記複数の配線パターンのうち、前記第２のパッド群に属するパッドに接続する配線パターンについては各々、前記第１のパッドの各間を通って前記第２のパッド群に属するパッドまで延びるように形成し、前記導電層形成工程を行った後、前記基板面の前記ＩＣ実装領域以外の領域に絶縁膜を形成する絶縁膜形成工程を利用して、前記第２のパッド群に属するパッドに接続する前記配線パターンの前記第１のパッドで挟まれた部分を覆う短絡防止用絶縁層を形成し、しかる後に、前記ＩＣ実装領域に前記ＩＣを実装することを特徴とする。このような方法を採用すれば、短絡防止用絶縁膜を形成するための目的で新たな工程を追加する必要がない。

本発明に係る実装構造体の製造方法において、前記実装構造体が、該実装構造体と対向配置された別の基板との間に電気光学物質としての液晶を保持する電気光学装置用基板である場合には、前記絶縁層形成工程において、当該電気光学装置用基板の前記基板面の前記ＩＣ実装領域以外の領域に、前記別の基板との間隔を制御する絶縁性のギャップ制御用突起を形成する際、前記短絡防止用絶縁層を同時形成することが好ましい。このような方法を採用すれば、ギャップ制御用突起と短絡防止用絶縁膜を同時形成できるので、製造工程数の増大を抑えることができる。

本発明において、前記ＩＣを前記実装構造体に実装する際には、例えば、異方性導電材を用いる。

本発明において、ＩＣ実装領域では、Ｘ方向に配列された２つのパッド群（第１および第２のパッド群）がＹ方向で隣接する領域に配置され、第２のパッドに接続する配線パターンは各々、第１のパッドの各間を通って第２のパッドまで延びている。このため、パッドを２列に配置した分、隣接するパッドやバンプの短絡、およびパッドとバンプとの接続部分の信頼性を低下させることなく、所定領域内にパッドおよびバンプを配置する数を増大させることができる。また、第２のパッドに接続する配線パターンは各々、第１のパッドで挟まれた配線パターン部分が短絡防止用絶縁層で覆われているため、第２のパッドに接続する配線パターンと第１のパッドとが近接している状態でＩＣを異方性導電材で実装しても、短絡のおそれがない。

以下、図面を参照して本発明の実施の形態を説明する。

（電気光学装置の全体構成）
図１は、電気光学装置の電気的構成を示すブロック図である。図２（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図３（Ａ）、（Ｂ）は、図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図、および図２に示す電気光学装置をデータ線を通る部分でＹ方向に切断したときの部分拡大断面図である。

図１に示す電気光学装置１ａは、画素スイッチング素子としてＴＦＤ（ＴｈｉｎＦｉｌｍＤｉｏｄｅ）を用いたアクティブマトリクス型液晶装置であり、交差する２方向をＸ方向およびＹ方向としたとき、複数の走査線５１ａがＸ方向（行方向）に延びており、複数のデータ線５２ａがＹ方向（列方向）に延びている。走査線５１ａとデータ線５２ａとの各交差点に対応する位置には画素５３ａが形成され、この画素５３ａでは、液晶層５４ａと、画素スイッチング用のＴＦＤ素子５６ａ（非線形素子）とが直列に接続されている。各走査線５１ａは走査線駆動回路５７ａによって駆動され、各データ線５２ａはデータ線駆動回路５８ａによって駆動される。

このような電気光学装置１ａを構成するにあたっては、図２（Ａ）、（Ｂ）および図３（Ａ）に示すように、素子基板１０（電気光学装置用基板）と対向基板２０とをシール材３０によって貼り合わせるとともに、両基板とシール材３０とによって囲まれた領域内に電気光学物質としての液晶１９を封入する。シール材３０は、対向基板２０の縁辺に沿って略長方形の枠状に形成されるが、液晶を封入するために一部が開口している。このため、液晶１９の封入後にその開口部分が封止材３１によって封止される。

素子基板１０および対向基板２０は、ガラスや石英、プラスチックなどの光透過性を有する板状部材である。素子基板１０の内側（液晶１９の側）表面には、上述した複数のデータ線５２ａ、画素スイッチング用のＴＦＤ素子（図示せず）、および画素電極３４ａ（図３（Ａ）を参照）などが形成される。また、図３（Ｂ）および図４に示すように、素子基板１０では、データ線５２ａ上に、アクリル樹脂（絶縁材料）からなる柱状のギャップ制御用突起１５が形成され、その表面側に配向膜１８が形成されている。ここで、ギャップ制御用突起１５は、素子基板１０と対向基板２０とをシール材３０によって貼り合わせたとき、対向基板２０の当接して基板間隔を制御する。一方、図３（Ｂ）に示すように、対向基板２０の内側の面上には複数の走査線５１ａが形成され、走査線５１ａの表面側に配向膜２１が形成されている。

なお、実際には、素子基板１０および対向基板２０の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜、貼着される。また、カラー表示を行う場合には、対向基板２０に対して、画素電極３４ａと対向する領域に、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）のカラーフィルタ（図示せず）が所定の配列で形成され、画素電極３４ａに対向しない領域にはブラックマトリクス（図示せず）が形成される。さらに、カラーフィルタおよびブラックマトリクスを形成した表面には、その平坦化および保護のために平坦化層がコーティングされ、この平坦化層の表面に走査線５１ａが形成されるが、本発明とは直接の関係がないため、偏光板、位相差板、カラーフィルタ。ブラックマトリクス、平坦化膜については、その図示および説明を省略する。

（ＴＦＤ素子の構成）
図４は、図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。

図４において、素子基板１０は、表面に下地層１４が形成され、ＴＦＤ素子５６ａは、この下地層１４の上に形成された第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂからなる２つのＴＦＤ素子要素によって、いわゆるＢａｃｋ−ｔｏ−Ｂａｃｋ構造として構成されている。このため、ＴＦＤ素子５６ａは、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層１４は、例えば、厚さが５０〜２００ｎｍ程度の酸化タンタル（Ｔａ_２Ｏ_５）によって構成され、ＴＦＤ素子５６ａの密着性を向上させ、さらに素子基板１０からの不純物の拡散を防止するために設けられている。第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂは、第１金属層３２ａと、この第１金属層３２ａの表面に形成された絶縁層３２ｂと、絶縁膜３２ｂの表面に互いに離間して形成された第２金属層３２ｃ、３２ｄとによって構成されている。第１金属層３２ａは、例えば、厚さが１００〜５００ｎｍ程度タンタル単体膜、タンタル合金膜等によって形成され、絶縁層３２ｃは、例えば、陽極酸化法によって第１金属層３２ａの表面を酸化することによって形成された厚さが１０〜３５ｎｍの酸化タンタル（Ｔａ_２Ｏ_５）である。第２金属層３２ｃ、３２ｄは、例えばクロム（Ｃｒ）等といった金属膜によって５０〜３００ｎｍ程度の厚さに形成されている。第２金属層３２ｃは、そのままデータ線５２ａとなり、他方の第２金属層３２ｄは、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）等といった透明導電材からなる画素電極３４ａに接続されている。なお、画素電極３４ａはＡｌ（アルミニウム）等といった光反射性材料によって形成されることもある。

（実装構造体の構成）
図５（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、本発明を適用した電気光学装置に用いた素子基板の第１のＩＣ実装領域のうち、データ線に接続する配線パターンの端部によって形成されたパッドの一部を拡大して示す平面図、このパッドに接続されるＩＣの出力バンプの一部を拡大して示す平面図、およびＩＣを実装した状態における図５（Ａ）のＸ−Ｘ′線での断面図である。図６は、図５に示すパッド、データ線に接続する配線パターン、および短絡防止用絶縁層を拡大して示す斜視図である。

再び図２において、電気光学装置１ａでは、素子基板１０と対向基板２０とをシール材３０によって貼り合わせた状態で、素子基板１０は、シール材３０の外周縁から一方の側に張り出した張り出し領域１０ａを有しており、この張り出し領域１０ａに向けて、データ線５２ａおよび走査線５１ａに接続する配線パターン８（信号線）が延びている。シール材３０には導電性を有する多数の導通粒子が分散されており、この導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板１０および対向基板２０の各々に形成された配線パターン同士を導通させる機能を備えている。このため、本形態では、データ線５２ａに対して画像信号を出力する第１のＩＣ４（フェイスダウンボンディングタイプのＩＣチップ）、および走査線５１ａに走査信号を出力する２つの第２のＩＣ５（フェイスダウンボンディングタイプのＩＣチップ）が素子基板１０の張り出し領域１０ａに対してＣＯＧ実装され、かつ、この素子基板１０の張り出し領域１０ａの端縁（基板接続領域７０）に対して可撓性基板７が接続されている。第１のＩＣ４の駆動電圧は、例えば、５Ｖであり、第２のＩＣ５の駆動電圧は、例えば、３０Ｖである。

このような実装を行うにあたって、本形態では、基板縁１１に沿う方向における中央領域に、データ線駆動回路を内蔵の第１のＩＣ４がＣＯＧ実装される第１のＩＣ実装領域６０が形成され、第１のＩＣ実装領域６０の両側には、走査線駆動回路を内蔵の第２のＩＣ５がＣＯＧ実装される第２のＩＣ実装領域５０が形成されている。また、素子基板１０の張り出し領域１０ａにおいて、ＩＣ実装領域５０、６０よりもさらに基板縁１１の側には、基板縁１１に沿って、可撓性基板７が接続される基板接続領域７０が形成されている。

第１のＩＣ実装領域６０には、第１のＩＣ４の、幅２２μｍのバンプが異方性導電材（異方性導電材含有フィルムあるいは異方性導電材含有ペースト）などにより接続される多数のパッドが幅２２μｍ、ピッチ４２μｍで基板縁１１と平行に配列され、これらのパッドのうち、第１のＩＣ実装領域６０の基板縁１１から遠い位置（配線パターン８が延びてくる側）には、図５（Ａ）に示すように、データ線５２ａに対して配線パターン８を介して接続する多数の第１および第２のパッド６１０、６２０が形成されている。

ここで、第１のパッド６１０は、Ｙ方向のうち、配線パターン８が延びてくる側でＸ方向に配列されて第１のパッド群６１を構成している。また、第２のパッド６２０は、Ｙ方向のうち、第１のパッド群６１に対して、配線パターン８が延びてくる側と反対側でＸ方向に配列されて第２のパッド群６２を構成している。また、第１のパッド群６１に属する第１のパッド６１０と、第２のパッド群６２に属する第２のパッド６２０は、Ｙ方向で重なる位置に整列している。

このため、複数の配線パターン８のうち、第１のパッド６１０に接続する配線パターン８１は、３μｍの幅寸法をもってデータ線５２ａの側からそのまま延びて第１のパッド６１０まで延びている。これに対して、第２のパッド６２０に接続する配線パターン８２は、３μｍの幅寸法をもってデータ線５２ａの側から、第１のパッド６１０の、幅２０μｍの間を通るように延びた後、第１のパッド６１０の各間から第２のパッド６２０まで斜めに直線的に延びている。ここで、第１のパッド６２０の各間には、配線パターン８２が１本ずつ通っており、配線パターン８２の斜め部分８２０は、いずれも同一方向に傾いている。

このように構成した第１のＩＣ実装領域６０において、配線パターン８１、８２はデータ線５２ａの延長部分であり、図６に示すように、データ線５２ａと同様、タンタル単体膜、タンタル合金膜等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、およびクロム等からなる第２金属層３２ｃがこの順に積層され、さらにその表面にＩＴＯ３４ｂが積層された構造になっている。これに対して、パッド６１０、６２０は、タンタル単体膜、タンタル合金膜等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｃ、およびクロム等からなる第２金属層３２ｃがこの順に積層され、さらに、その表面にＩＴＯ３４ｂが積層された構造になっている。

また、本形態では、図５（Ａ）および図６に示すように、第２の配線パターン８２のうち、第１のパッド６１０によって挟まれた部分８２１の表面は、図３（Ｂ）および図４を参照して説明したギャップ制御用突起１５と同一の絶縁材料（アクリル樹脂）からなる帯状の短絡防止用絶縁層１６で覆われている。

一方、図５（Ｂ）に示すように、第１のＩＣ４の実装面４０には、第１のＩＣ実装領域６０の構成に対応して、Ｘ方向に配列する第１のバンプ群４１と、この第１のバンプ群４１に対してＹ方向で隣接する位置でＸ方向に配列する第２のバンプ群４２とが形成され、第１のバンプ群４１に属する第１の出力バンプ４１０と、第２のバンプ群４２に属する第２のバンプ４２は、Ｙ方向で重なる位置に整列している。

このように構成した電気光学装置１ａにおいて、素子基板１０にＩＣ４を実装する工程では、図５（Ａ）を参照して説明した第１のＩＣ実装領域６０に対して、異方性導電粒子含有フィルムや異方性導電粒子含有ペーストなどの異方性導電材を配置した後、この異方性導電材上に、図５（Ｂ）を参照して説明した第１のＩＣ４を配置し、圧着装置のヘッド（図示せず）で第１のＩＣ４を加熱しながら加圧すると、図５（Ｃ）に示すように、ＩＣ４は、異方性導電材２００に含まれる樹脂分２０１で固着されるとともに、異方性導電粒子２０２によって、第１のバンプ群４１に属する第１の出力バンプ４１０は、第１のパッド群６１に属する第１のパッド６１０に電気的に接続し、第２のバンプ群４２に属する第１のバンプ４２は、第２のパッド群６２に属する第２のパッド６２０に電気的に接続する。

このため、図２（Ａ）、（Ｂ）に示すように電気光学装置１ａを製作した状態で、可撓性基板７を介して信号や電源電位などを供給すると、第１のＩＣ４の出力バンプ４１０、４２０から画像信号が出力され、この画像信号は、パッド６１０、６２０および配線パターン８（配線パターン８１、８２）を介してデータ線５２ａに出力される。また、実装構造についての説明は省略したが、第２のＩＣ５の出力バンプからは走査信号が出力され、この走査信号は、配線パターン８を介して走査線５１ａに出力される。
（電気光学装置１ａの製造方法）
図７は、図２に示す電気光学装置の製造方法を示す工程図である。

本形態の電気光学装置１ａを製造するにあたっては、図７に示す能動素子形成工程Ｐ１１〜シール材印刷工程Ｐ１６からなる素子基板形成工程と、走査線形成工程Ｐ２１〜ラビング処理工程Ｐ２３からなる対向基板形成工程とは別々に行われる。また、以下に説明する工程の多くは、素子基板１０および対向基板２０を多数取りできる大面積の元基板の状態で行われ、元基板同士を貼り合わせた後、切断されるが、以下の説明では、所定サイズに切断した素子基板１０および対向基板２０を用いた例で説明する。

まず、素子基板形成工程のうち、能動素子形成工程ＳＰ１１では、成膜工程、フォトエッチング工程、および陽極酸化工程など、周知の方法でデータ線５２ａ、配線パターン８（第１の配線パターン８１および第２の配線パターン８２）、およびＴＦＤ素子５６ａなどを形成する。

次に、画素電極形成工程Ｐ１２では、ＩＴＯによって画素電極２３ａを形成するとともに、配線パターン８（第１の配線パターン８１および第２の配線パターン８２）の端部にＩＴＯ膜３４ｂを形成してパッド（第１のパッド６１０および第２のパッド６２０）を形成する。

次に、突起形成工程Ｐ１３では、感光性アクリル樹脂を塗布、感光、現像して、ギャップ制御用突起１５を形成するとともに、短絡防止用絶縁層１６を形成する。

次に、配向膜形成工程Ｐ１４で配向膜１８を形成した後、ラビング処理工程Ｐ１５において、配向膜１８に対してラビング処理その他の配向処理を行う。

次に、シール材印刷工程Ｐ１６において、図２に示すように、ディスペンサーやスクリーン印刷等によってシール材３０を環状に塗布する。なお、シール材３０の一部分に液晶注入用の開口を形成しておく。

以上の素子基板形成工程とは別に、対向基板形成工程では、まず、対向電極形成工程Ｐ２１において、走査線５１ａを形成した後、配向膜形成工程Ｐ２２で配向膜２１を形成し、次に、ラビング処理工程Ｐ２３において配向膜２１に対してラビング処理その他の配向処理を行う。

そして、貼り合わせ工程Ｐ３１において、素子基板１０と対向基板２０とを位置合わせした上でシール材３０を間に挟んで、基板１０、２０同士を貼り合わせ、次に、シール材硬化工程Ｐ３２で、紫外線硬化その他の方法でシール材３０を硬化させる。これにより、空のパネル構造体を形成した後、液晶注入工程Ｐ３３において、液晶注入用の開口からパネルの内側に液晶を減圧注入し、次に、注入口封止工程Ｐ３４において、封止材３１で開口を封止する。しかる後に、実装工程Ｐ３５において、素子基板１０に対して、ＩＣ４、５、および可撓性基板７を異方性導電材で実装し、電気光学装置１ａを完成させる。

（本形態の効果）
このように本形態では、第１のＩＣ４の実装面４０では、Ｘ方向に配列された２つのバンプ群４１、４２がＹ方向で隣接する領域に配置され、かつ、第１のバンプ群４１に属する第１の出力バンプ４１０と、第２のバンプ群４２０に属する第２の出力バンプ４２０は、Ｙ方向で重なる位置に整列している。また、素子基板１０の第１のＩＣ４に対するＩＣ実装領域６０では、Ｘ方向に配列された２つのパッド群６１、６２がＹ方向で隣接する領域に配置され、かつ、第１のパッド群６１に属する第１のパッド６１０と、第２のパッド群６２０に属する第２のパッド６２０は、Ｙ方向で重なる位置に整列しているが、第２のパッド６２０に接続する配線パターン８２は各々、第１のパッド６１０の各間を通って第２のパッド６２０まで斜めに延びている。このため、本形態では、パッド６１０、６２０を２列に配置した分、隣接するパッドやバンプの短絡、およびパッドとバンプとの接続部分の信頼性を低下させることなく、所定領域内にパッド６１０、６２０、および出力バンプ４１０、４２０を配置する数を増大させることができる。

また、第１のパッド群６１に属する第１のパッド６２０と、第２のパッド群６２に属する第２のパッド６２０は、Ｙ方向で重なる位置に整列しているため、異方性導電材を用いて第１のＩＣ４を実装する際、余計な樹脂分などがＹ方向にスムーズに流出するため、余計な異方性導電粒子が局部的に溜まってしまうことがない。それ故、第１のＩＣ４を高い信頼性をもって実装することができる。

さらに本形態において、ＩＣ実装領域６０では、図５（Ｃ）に示すように、第１のパッド６１０の間を第２の配線パターン８２が通っていることから、第１のパッド６１０と第２の配線パターン８２とが幅８．５μｍの狭い幅を介して近接しており、第１のパッド６１０と第２の配線パターン８２との間に、異方性導電材２００に含まれてた導電粒子２０１が溜まることがある。それでも本形態では、第２の配線パターン８２のうち、第１のパッド６１０によって挟まれた部分８２１の表面が短絡防止用絶縁層１６で覆われているため、第１のパッド６１０と第２の配線パターン８２が短絡することがない。

また、本形態の電気光学装置１ａ（素子基板１０）の製造方法では、ＩＣ実装領域６０以外の領域に導電層を形成する導電層形成工程を利用して、ＩＣ実装領域６０に対して、パッド群６１、６２や配線パターン８１、８２を形成し、その後、ＩＣ実装領域６０以外の領域に絶縁膜を形成する絶縁膜形成工程を利用して、配線パターン８２の第１のパッド６１０で挟まれた部分８２１を覆う短絡防止用絶縁層１６を形成する。このため、ギャップ制御用突起１５と短絡防止用絶縁膜１６を同時形成できるので、短絡防止用絶縁膜１６を形成するための目的で新たな工程を追加する必要がない。よって、製造工程数の増大を抑えることができる。

［その他の実施の形態］
上記形態では、第２のパッド６２０に接続する配線パターン８２が各々、第１のパッド６１０の各間を通って第２のパッド６２０まで延びており、第１のパッド６１０に接続する配線パターン８１は概ね、直線的に延びている構成であったが、例えば、製造工程中に発生する静電気からＴＦＤ素子５６ａを保護する目的で、あるいは陽極酸化時の給電を行うことを目的にして、図８（Ａ）に示すように、第１のパッド６１０および第２のパッド６２０のいずれについても、基板縁１１に向けて配線パターン８を延ばしておく場合がある。このような場合には、第１のパッド６１０に接続する配線パターン８１を各々、第２のパッド６２０の各間を通って領域外に引き出せばよい。この場合、第２の配線パターン８２で第１のパッド６１０の間を通る部分、および第１の配線パターン８１で第２のパッド６２０の間を通る部分を覆うように、短絡防止用絶縁層１６を帯状に形成すればよい。なお、このように構成した場合も、図８（Ｂ）に示すように、第１のＩＣ４の構成については、図３（Ｂ）を参照して説明した構成から変更する必要はない。

また、上記形態では、２つのパッド群６１、６２において、第１のパッド６１０と第２のパッド６２０は、Ｘ方向において１ピッチ分ずれてＹ方向で整列していたが、図９（Ａ）に示すように、第１のパッド群６１に属する第１のパッド６１０と、第２のパッド群６２に属する第２のパッド６２０がＸ方向に向けて半ピッチ分ずれて、Ｙ方向で重なっていない場合にも、第２の配線パターン８２で第１のパッド６１０の間を通る部分８２１を覆うように短絡防止用絶縁層１６を形成してもよい。このように構成した場合、図９（Ｂ）に示すように、ＩＣ４の実装面４０では、第１のバンプ群４１に属する第１のパッド４１０と、第２のバンプ群４２に属する第２の出力バンプ４２０は、Ｘ方向に向けて半ピッチ分、ずれており、Ｙ方向で重なる位置に整列していないレイアウトとすればよい。

また、上記形態は、第１のＩＣ４の両側に第２のＩＣ５が実装されている構成であり、そのうちの第１のＩＣ４に本発明を適用したが、第２のＩＣ５に本発明を適用してもよい。さらに、上記形態では、第１のＩＣ４の出力側に本発明を適用したが、入力側に本発明を適用してもよい。

また、上記形態ではＩＣ４をＣＯＧ実装した例であったが、図１０（Ａ）、（Ｂ）に示すように、電気光学装置１ａとしては、ＩＣ４ＡをＣＯＦ実装した可撓性基板３を素子基板１０に接続する場合がある。このような場合にも、ＩＣ４Ａのバンプ、あるいは可撓性基板３上におけるＩＣ４ＡのＩＣ実装領域６０Ａとして、図３（Ａ）、（Ｂ）を参照して説明した構成などを採用すればよい。その他の構成は、上記の実施の形態と同様であるため、対応する部分には同一の付して図示することにして、それらの説明を省略する。

また、上記形態は、ＴＦＤを非線形素子として用いたアクティブマトリクス型液晶装置に本発明を適用した例であるが、以下に示す電気光学装置でも、駆動回路内蔵のＩＣがＣＯＧ実装、あるいはＣＯＦ実装されることがあるので、このような電気光学装置に本発明を適用してもよい。

図１１は、画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図１２は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。

図１１に示すように、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置１００ｂでは、マトリクス状に形成された複数の画素の各々に、画素電極１０９ｂを制御するための画素スイッチング用のＴＦＴ１３０ｂが形成されており、画像信号を供給するデータ線１０６ｂが当該ＴＦＴ１３０ｂのソースに電気的に接続されている。データ線１０６ｂに書き込む画像信号は、データ線駆動回路１０２ｂから供給される。また、ＴＦＴ１３０ｂのゲートには走査線１３１ｂが電気的に接続されており、所定のタイミングで、走査線１３１ｂにパルス的に走査信号が走査線駆動回路１０３ｂから供給される。画素電極１０９ｂは、ＴＦＴ１３０ｂのドレインに電気的に接続されており、スイッチング素子であるＴＦＴ１３０ｂを一定期間だけそのオン状態とすることにより、データ線１０６ｂから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極１０９ｂを介して液晶に書き込まれた所定レベルのサブ画像信号は、対向基板（図省略）に形成された対向電極との間で一定期間保持される。

ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極１０９ｂと対向電極との間に形成される液晶容量と並列に蓄積容量１７０ｂ（キャパシタ）を付加することがある。この蓄積容量１７０ｂによって、画素電極１０９ｂの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量１７０ｂを形成する方法としては、容量を形成するための配線である容量線１３２ｂとの間に形成する場合、あるいは前段の走査線１３１ｂとの間に形成する場合もいずれであってもよい。

図１２に示すように、電荷注入型有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。

ここに示す電気光学装置１００ｐでは、複数の走査線１０３ｐと、この走査線１０３ｐの延設方向に対して交差する方向に延設された複数のデータ線１０６ｐと、これらのデータ線１０６ｐに並列する複数の共通給電線１２３ｐと、データ線１０６ｐと走査線１０３ｐとの交差点に対応する画素１１５ｐとが構成されている。データ線１０６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路１０１ｐが構成されている。走査線１０３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路１０４ｐが構成されている。

また、画素１１５ｐの各々には、走査線１０３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ１３１ｐと、この第１のＴＦＴ１３１ｐを介してデータ線１０６ｐから供給される画像信号を保持する保持容量１３３ｐと、この保持容量１３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ１３２ｐと、第２のＴＦＴ１３２ｐを介して共通給電線１２３ｐに電気的に接続したときに共通給電線１２３ｐから駆動電流が流れ込む発光素子１４０ｐとが構成されている。

ここで、発光素子１４０ｐは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線１０６ｐなどを跨いで複数の画素１１５ｐにわたって形成されている。

また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置などの各種の電気光学装置に適用できる。

さらに、上記の電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。

画素スイッチング素子として非線形素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。（Ａ）、（Ｂ）は、図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図、および図２に示す電気光学装置をデータ線を通る部分でＹ方向に切断したときの部分拡大断面図である。図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、本発明を適用した電気光学装置に用いた素子基板の第１のＩＣ実装領域のうち、データ線に接続する配線パターンの端部によって形成されたパッドの一部を拡大して示す平面図、このパッドに接続されるＩＣの出力バンプの一部を拡大して示す平面図、およびＩＣを実装した状態における図５（Ａ）のＸ−Ｘ′線での断面図である。図５に示すパッド、データ線に接続する配線パターン、および短絡防止用絶縁層を拡大して示す斜視図である。図２に示す電気光学装置の製造方法を示す工程図である。（Ａ）、（Ｂ）はそれぞれ、本発明の別の実施の形態に係る電気光学装置に用いた素子基板の第１のＩＣ実装領域のうち、データ線に接続する配線パターンの端部によって形成されたパッドの一部を拡大して示す平面図、およびこのパッドに接続されるＩＣの出力バンプの一部を拡大して示す平面図である。（Ａ）、（Ｂ）はそれぞれ、本発明のさらに別の実施の形態に係る電気光学装置に用いた素子基板の第１のＩＣ実装領域のうち、データ線に接続する配線パターンの端部によって形成されたパッドの一部を拡大して示す平面図、およびこのパッドに接続されるＩＣの出力バンプの一部を拡大して示す平面図である。（Ａ）、（Ｂ）はそれぞれ、本発明のさらに別の実施の形態に係る電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。（Ａ）、（Ｂ）はそれぞれ、従来のＩＣ実装領域の説明図、および従来のＩＣの実装面の説明図である。

符号の説明

１ａ電気光学装置、４第１のＩＣ、５第２のＩＣ、７可撓性基板、８、８１、８２配線パターン、１０素子基板（電気光学装置用基板）、１０ａ素子基板の張り出し領域、１１素子基板の基板縁、１５ギャップ制御用突起、１６短絡防止用絶縁層、２０対向基板、４１第１のバンプ群、４２第２のバンプ群、６１第１のパッド群、６２第２のパッド群、４１０第１の出力バンプ、４２０第２の出力バンプ、６１０第１のパッド、６２０第２のパッド

Claims

基板面上の交差する２方向をＸ方向およびＹ方向としたとき、Ｙ方向に延びる複数の配線パターンに接続する多数のパッドが形成されたＩＣ実装領域にＩＣを実装した実装構造体において、
前記ＩＣ実装領域には、Ｙ方向のうち、前記配線パターンが延びてくる側でＸ方向に配列された第１のパッド群と、該第１のパッド群に対してＹ方向の前記配線パターンが延びてくる方向と反対側でＸ方向に配列された第２のパッド群とが形成され、
前記複数の配線パターンのうち、前記第２のパッドに接続する配線パターンは各々、前記第１のパッドの各間を通って前記第２のパッドまで延びているとともに、前記第１のパッドで挟まれた部分が短絡防止用絶縁層で覆われていることを特徴とする実装構造体。
請求項１において、前記ＩＣは、異方性導電材によって前記ＩＣ実装領域に実装されていることを特徴とする実装構造体。
請求項１または２において、前記第１のパッド群に属する第１のパッドと、前記第２のパッド群に属する第２のパッドは、Ｙ方向で重なる位置に整列し、
前記複数の配線パターンのうち、前記第２のパッドに接続する配線パターンは各々、前記第１のパッドの各間を通って前記第２のパッドまで斜めに直線的に延びていることを特徴とする実装構造体。
請求項１ないし３のいずれかにおいて、前記第１のパッドの各間には、前記第２のパッドに接続する前記配線パターンが１本ずつ通っていることを特徴とする実装構造体。
請求項１ないし４のいずれかにおいて、前記第１のパッド、および前記第２のパッドは、前記ＩＣから信号が出力されるパッドであることを特徴とする実装構造体。
請求項１ないし５のいずれかに規定する実装構造体を備えた電気光学装置であって、前記実装構造体は、電気光学物質を保持する電気光学装置用基板であり、
前記配線パターンは、マトリクス状に配置された各画素を駆動するための信号を供給するための信号線であることを特徴とする電気光学装置。
請求項６において、前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に前記電気光学物質としての液晶を保持していることを特徴とする電気光学装置。
請求項７において、前記電気光学装置用基板には、前記別の基板との間隔を制御する絶縁性のギャップ制御用突起が形成され、
当該ギャップ制御用突起と前記短絡防止用絶縁膜は、同一の絶縁材料からなることを特徴とする電気光学装置。
請求項６において、前記電気光学装置用基板は、エレクトロルミネッセンス素子を構成する有機エレクトロルミネッセンス材料を保持していることを特徴とする電気光学装置。
請求項６ないし９のいずれかに規定する電気光学装置を有することを特徴とする電子機器。
基板面上の交差する２方向をＸ方向およびＹ方向としたとき、Ｙ方向に延びる複数の配線パターンに接続する多数のパッドが形成されたＩＣ実装領域にＩＣを実装した実装構造体の製造方法において、
前記基板面の前記ＩＣ実装領域以外の領域に導電層を形成する導電層形成工程を利用して、前記ＩＣ実装領域に対して、Ｙ方向のうち、前記配線パターンが延びてくる側でＸ方向に配列された第１のパッド群と、該第１のパッド群に対してＹ方向の前記配線パターンが延びてくる方向と反対側でＸ方向に配列された第２のパッド群とを形成するとともに、前記複数の配線パターンのうち、前記第２のパッド群に属するパッドに接続する配線パターンについては各々、前記第１のパッドの各間を通って前記第２のパッド群に属するパッドまで延びるように形成し、
前記導電層形成工程を行った後、前記基板面の前記ＩＣ実装領域以外の領域に絶縁膜を形成する絶縁膜形成工程を利用して、前記第２のパッド群に属するパッドに接続する前記配線パターンの前記第１のパッドで挟まれた部分を覆う短絡防止用絶縁層を形成し、
しかる後に、前記ＩＣ実装領域に前記ＩＣを実装することを特徴とする実装構造体の製造方法。
請求項１１において、前記実装構造体は、該実装構造体と対向配置された別の基板との間に電気光学物質としての液晶を保持する電気光学装置用基板であり、
前記絶縁層形成工程において、当該電気光学装置用基板の前記基板面の前記ＩＣ実装領域以外の領域に、前記別の基板との間隔を制御する絶縁性のギャップ制御用突起を形成する際、前記短絡防止用絶縁層を同時形成することを特徴とする実装構造体の製造方法。
請求項１１または１２において、前記ＩＣを前記実装構造体に実装する際には、異方性導電材を用いることを特徴とする実装構造体の製造方法。