JP2005093841A - 強誘電体容量素子の製造方法 - Google Patents

強誘電体容量素子の製造方法 Download PDF

Info

Publication number
JP2005093841A
JP2005093841A JP2003327141A JP2003327141A JP2005093841A JP 2005093841 A JP2005093841 A JP 2005093841A JP 2003327141 A JP2003327141 A JP 2003327141A JP 2003327141 A JP2003327141 A JP 2003327141A JP 2005093841 A JP2005093841 A JP 2005093841A
Authority
JP
Japan
Prior art keywords
ferroelectric
ferroelectric film
heat source
manufacturing
heat conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003327141A
Other languages
English (en)
Inventor
Junji Noma
淳史 野間
Shinichiro Hayashi
慎一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003327141A priority Critical patent/JP2005093841A/ja
Publication of JP2005093841A publication Critical patent/JP2005093841A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】 凹部を有する下地上に形成された強誘電体膜の結晶化状態が不均一になることを防止して、強誘電体容量素子の特性を向上させる。
【解決手段】 半導体基板101上の絶縁膜104に形成された凹部を有する下地上に容量下部電極105および強誘電体膜106を順次堆積する。次に、強誘電体膜106を急速加熱法によって結晶化する。この結晶化工程において、熱源108から強誘電体膜106への熱伝導を、熱源108と強誘電体膜106の間に存在する気体109からの対流熱伝導の方が熱源108からの輻射熱伝導よりも支配的になるようにする。
【選択図】 図1

Description

本発明は、強誘電体材料を容量絶縁膜として用いた強誘電体容量素子の製造方法に関する。
近年のデジタル技術の進展に伴い、大容量の情報保存やその高速処理の傾向が高まる中で、電子機器に使用される半導体メモリ装置の高集積化、高性能化が要求されている。このような状況の中で、半導体メモリ装置を構成する容量素子の容量絶縁膜に自発分極特性を有する強誘電体膜を用いた強誘電体メモリ装置が盛んに研究開発されている。
強誘電体メモリ装置は、強誘電体容量の分極方向が比較的小さい外部電圧印加によって容易に反転するという性質を利用して、ある分極方向をデータ0、その反対の分極方向をデータ1として情報を記憶するもので、従来にない低電圧かつ高速での書き込み読み出し動作が可能であるという特徴を有している。また、強誘電体容量の分極が外部電圧を除去しても残留分極として残存するという性質を利用して、電源を切っても記憶情報を長時間保持できる不揮発性メモリを実現することも可能である。
このような強誘電体メモリ装置のさらなる高集積化を実現するためには、データの記憶単位であるメモリセルの縮小化が不可欠である。このセルサイズ縮小化のためには、メモリセル構成要素のうち強誘電体容量素子の占有する面積を小さくすることが最も効果的である。このためには、強誘電体容量素子をコンタクトプラグ上に形成したいわゆるスタック型構造と呼ばれる高集積化に適した構造を用いるとともに、さらに容量面積を微小化することが極めて有効である。
しかしながら、ここでの単純な容量面積の微小化は容量1個あたりに保持できる分極量の減少を招き、強誘電体メモリ装置の動作マージンを減少させるという問題を生じさせる。そこで、微小な占有面積であっても容量素子の実効的表面積を増大させて十分な分極量を確保するために、凹部を有する下地上に強誘電体容量素子を立体的に形成する(以下、このように形成された容量素子を立体型強誘電体容量素子と称する)技術が盛んに研究・開発されている。
一方、強誘電体容量の容量絶縁膜として用いる強誘電体膜の材料としてはチタン酸ジルコン酸鉛やタンタル酸ビスマスストロンチウム等のペロブスカイト構造を有する金属酸化物が広く用いられる。一般に、これらの材料からなる強誘電体膜を用いて強誘電体容量素子を形成する場合には、十分な分極性能を達成するために、比較的高い温度(600〜800℃)での強誘電体膜の結晶化工程が必要となる。一方、上述のスタック型構造の容量素子を形成する場合には、コンタクトプラグの高抵抗化等を防止するために結晶化温度はできるだけ低温化することが好ましい。しかしながら、結晶化温度を単純に低温化すると昇温中に生成する自発分極に寄与しない異相が分解しきれずに残存し、分極性能が極度に悪化するという問題が生じる。この問題を解決するために、急速加熱法(ラピッド・サーマル・アニール法、RTA法などとも呼ばれる)によって昇温をきわめて短時間に行い、昇温中の異相の発生を抑制する方法が用いられている(例えば特許文献1または特許文献2)。
以下、凹部を有する下地上に形成された強誘電体膜を急速加熱法によって結晶化する工程を有する従来の強誘電体容量素子の製造方法について、図4を参照しながら説明する。
まず、図4(a)に示すように、半導体基板101上に第1の絶縁膜102を堆積した後、第1の絶縁膜102の所定領域に底部が半導体基板101に到達する開孔部を形成し、この開孔部にコンタクトプラグ103を形成する。
次に、図4(b)に示すように、全面に亘って第2の絶縁膜104を形成した後、第2の絶縁膜104の所定領域に底部がコンタクトプラグ103に到達する凹部を形成する。
次に、図4(c)に示すように、第2の絶縁膜104の上面および凹部の内面を被覆するように容量下部電極105および強誘電体膜106を順次堆積した後、急速加熱法を用いて強誘電体膜106を結晶化させる。
最後に、図4(d)に示すように、強誘電体膜106上に容量上部電極107を堆積し、容量下部電極105、強誘電体膜106および容量上部電極107からなる強誘電体容量素子を形成する。
上記従来の製造方法によれば、容量下部電極105、強誘電体膜106および容量上部電極107からなる強誘電体容量素子はコンタクトプラグ103上に形成されたスタック型構造となっており、かつ第2の絶縁膜104に形成された凹部を有する下地上に立体的に形成されているため、少ない平面的占有面積でも実効的表面積が増大して十分な分極量を確保することができる。さらに、強誘電体膜106の結晶化工程に急速加熱法が用いられているため、結晶化後の強誘電体膜106は異相の発生が防止された良好な結晶化状態となることができる。
特開平11−307736号公報 特開2002−222931号公報
しかしながら、本発明者らは上記従来の強誘電体容量素子の製造方法において、凹部を有する下地上に形成された強誘電体膜を急速加熱法によって結晶化する工程に特有の新たな問題点を見いだした。以下、この問題点について図面を参照しながら説明する。
図5は、従来の強誘電体容量素子の製造方法において、第2の絶縁膜104に形成された凹部を有する下地上に容量下部電極105とともに堆積された強誘電体膜106を急速加熱法によって結晶化する工程における熱エネルギーの伝播の様子を表した模式図である。図5において、108は加熱に用いる熱源であり、109は熱源108と強誘電体膜106の間に存在する気体を表している。
一般に急速加熱法は、被加熱体の急速昇温を可能とするために、熱源として赤外線ランプ等を用いたランプ照射方式となっている。このような場合、まず熱源からの熱エネルギーは輻射熱伝導によって伝播する。従って、図5の矢印Aおよび矢印Bに示すように、熱源108からの熱エネルギーは輻射熱伝導によって強誘電体膜106および気体109へと伝播する。このうち気体109へ伝播した熱エネルギーは、矢印Cに示すように、気体109の対流熱伝導によってさらに強誘電体膜106へと伝播する。
以上より、熱源108から強誘電体膜106への熱エネルギーの伝播には2つの経路が存在することになる。第1は熱源108から強誘電体膜106への輻射熱伝導(矢印A)による直接的な伝播経路であり、第2は熱源108から気体109への輻射熱伝導(矢印B)と気体109から強誘電体膜106への対流熱伝導(矢印C)とによる間接的な伝播経路である。
ここで、従来の製造方法における急速加熱法においては気体109の間接的関与は非常に小さく、熱源108からの熱エネルギーが輻射熱伝導によって強誘電体膜106へ直接伝播するという第1の伝播経路が支配的となる(図5では、第1の伝播経路が支配的であることを表現するために、矢印Aを実線で、矢印BおよびCを点線で示した。)。
しかしこの時、凹部を有する下地上に形成されている強誘電体膜106に熱源108からの熱エネルギーが輻射熱伝導によって直接入射する際の入射角度に着目すると、第2の絶縁膜104の上面およびこれに形成された凹部の底面ではほぼ法線方向からの入射となるが、凹部の側面においては、図5に示すように、入射角度が必然的に小さくなる。
このような入射角度の差は単位面積あたりに伝播する熱エネルギーの差を生じさせる。つまり、凹部を有する下地上に形成された強誘電体膜106全体のうち、入射角度の小さい凹部の側面上の部分へ伝播する熱エネルギーは、入射角度の大きい凹部の底面または第2の絶縁膜104の上面の部分へ伝播する熱エネルギーよりも確実に小さくなってしまう。
このような強誘電体膜106への熱エネルギー伝播量の差は、強誘電体膜106の結晶化状態の差をさらに生じさせる。つまり、凹部を有する下地上に形成された強誘電体膜106全体のうち、熱エネルギー伝播量の小さい凹部の側面上の部分の結晶化状態は、熱エネルギー伝播量の大きい凹部の底面または第2の絶縁膜104の上面の部分の結晶化状態よりも不十分な状態(例えば結晶粒が十分に成長しないなど)となり、強誘電体膜106全体としての結晶化状態が局所的に不均一になってしまう。
その結果、容量下部電極105、強誘電体膜106および容量上部電極107からなる立体型強誘電体容量素子全体としての特性において、残留分極量の低下やリーク電流の増大などの特性悪化が発生するという問題が生じていた。
本発明は上記の問題点を解決することを目的とするものであり、凹部を有する下地上に形成された強誘電体膜を急速加熱法によって結晶化する工程における結晶化状態の不均一性を防止し、優れた特性を有する立体型強誘電体容量素子を得ることのできる強誘電体容量素子の製造方法を提供するものである。
上記の目的を達成するために、本発明の強誘電体容量素子の製造方法は、半導体基板上に形成された強誘電体容量素子の製造方法であって、凹部を有する下地上に堆積された強誘電体膜を、熱源を用いて急速加熱し、強誘電体膜を結晶化する工程において、熱源から強誘電体膜への熱伝導を、熱源と強誘電体膜の間に存在する気体からの対流熱伝導の方が熱源からの輻射熱伝導よりも支配的となる熱伝導条件で行う。
この方法によれば、熱源によって加熱される気体からの均等な対流熱伝導によって、凹部を有する下地上に形成された強誘電体膜への熱エネルギーの伝播が凹部の側面の部分でのみ小さくなることが抑制される。その結果、強誘電体膜の結晶化状態が均一化する傾向が強まり、立体型強誘電体容量素子の特性を向上させることができる。
また、本発明の強誘電体容量素子の製造方法において、熱伝導条件として、熱源と強誘電体膜の間に大気圧よりも高い圧力を有する気体を存在させることが好ましい。
この方法によれば、熱源と強誘電体膜の間に高圧気体が存在することによって、熱源によって加熱される気体からの対流熱伝導の方が支配的となり、凹部を有する下地上に形成された強誘電体膜への熱エネルギーの伝播が凹部の側面の部分でのみ小さくなることが抑制される。その結果、強誘電体膜の結晶化状態が均一化する傾向が強まり、立体型強誘電体容量素子の特性を向上させることができる。
また、本発明の強誘電体容量素子の製造方法において、熱伝導条件として、熱源と強誘電体膜の間に存在する気体を熱源から強誘電体膜へ向かう方向に強制的に流動させることが好ましい。
この方法によれば、熱源と強誘電体膜の間に存在する気体が熱源から強誘電体膜へ向かう方向に強制的に流動していることによって、熱源によって加熱される気体からの対流熱伝導の方が支配的となり、凹部を有する下地上に形成された強誘電体膜への熱エネルギーの伝播が凹部の側面の部分でのみ小さくなることが抑制される。その結果、強誘電体膜の結晶化状態が均一化する傾向が強まり、立体型強誘電体容量素子の特性を向上させることができる。
また、本発明の強誘電体容量素子の製造方法において、熱伝導条件として、熱源によってあらかじめ結晶化温度まで加熱された気体の存在する空間内に半導体基板を急速に挿入することが好ましい。特に、熱源が抵抗加熱方式による発熱体であることが好ましい。
この方法によれば、あらかじめ結晶化温度まで加熱された気体の存在する空間内に半導体基板を急速に挿入することによって、気体からの対流熱伝導の方が支配的となる。特に、熱源として抵抗加熱方式による発熱体を用い、ランプ式熱源を用いない場合には輻射熱伝導が消失し、熱源と強誘電体膜の間に存在する気体からの対流熱伝導が完全に支配的となる。また、熱源と強誘電体膜の間に存在する気体があらかじめ結晶化温度まで加熱されており、この気体の存在する空間内に半導体基板を急速に挿入するため、加熱の急速性も維持される。その結果、凹部を有する下地上に形成された強誘電体膜への熱エネルギーの伝播が凹部の上面、底面、側面を問わずほぼ一定となり、強誘電体膜の結晶化状態が均一化して立体型強誘電体容量素子の特性をさらに向上させることができる。
本発明の強誘電体容量素子の製造方法によれば、凹部を有する下地上に堆積された強誘電体膜を急速加熱法によって結晶化する工程において、熱源から強誘電体膜への熱エネルギー伝播量が凹部の側面でのみ小さくなることに起因する結晶化状態の不均一性が防止される。すなわち、凹部の上面、底面、側面のどの部分の強誘電体膜にも均等に熱エネルギーが伝播し、これらの部分の結晶化状態が均一化する。その結果、立体型強誘電体容量素子の特性を向上させることが可能となる。
(第1の実施の形態)
以下、本発明の第1の実施形態における強誘電体容量素子の製造方法について説明する。なお、本実施の形態での製造方法はその工程順が従来の製造方法と同様であるので、図4を用いて説明する。
まず、図4(a)に示すように、半導体基板101上に酸化シリコンからなる第1の絶縁膜102をCVD法等を用いて堆積した後、第1の絶縁膜102の所定領域に底部が半導体基板101に到達する開孔部を形成し、この開孔部にタングステンからなるコンタクトプラグ103をCVD法およびCMP法等を用いて形成する。
次に、図4(b)に示すように、全面に亘って酸化シリコンからなる第2の絶縁膜104をCVD法等を用いて形成した後、第2の絶縁膜104の所定領域に底部がコンタクトプラグ103に到達する凹部を形成する。
次に、図4(c)に示すように、第2の絶縁膜104の上面および凹部の内面を被覆するように、白金からなる容量下部電極105およびタンタル酸ビスマスストロンチウムからなる強誘電体膜106をMOCVD法等を用いて順次堆積した後、急速加熱法を用いて800℃、1分間の熱処理を行い強誘電体膜106を結晶化させる。ここで、この急速加熱工程は、熱源と強誘電体膜106との間に大気圧よりも高い圧力を有する気体を存在させた状態で実施する。
最後に、図4(d)に示すように、強誘電体膜106上に白金からなる容量上部電極107を堆積し、容量下部電極105、強誘電体膜106および容量上部電極107からなる強誘電体容量素子を形成する。
本実施の形態において、強誘電体膜106を急速加熱法によって結晶化する工程における熱エネルギーの伝播の様子を模式的に表したものを図1に示す。熱源108から強誘電体膜106への熱エネルギーの伝播経路には、図5で説明した従来の製造方法の場合と同様に、本実施の形態においても、熱源108から強誘電体膜106への輻射熱伝導(矢印A)による第1の伝播経路と、熱源108から気体109への輻射熱伝導(矢印B)と気体109から強誘電体膜106への対流熱伝導(矢印C)とによる第2の伝播経路が存在する。
しかし、本実施の形態においては熱源109と強誘電体膜106との間に高圧すなわち密度の高い気体109が存在するため気体109から強誘電体膜106への対流熱伝導(矢印C)が活発となり、図5で示した従来の製造方法の場合とは逆に、第2の伝播経路が支配的となる(図1では、第2の伝播経路が支配的であることを表現するために、矢印Aを点線で、矢印BおよびCを実線で示した。)。
第2の伝播経路における気体109から強誘電体膜106への対流熱伝導による熱エネルギーの伝播は、第2の絶縁膜104の凹部の上面、底面、側面を問わず、どの部分においても均等である。従って、第2の伝播経路が支配的となることによって、第1の伝播経路での輻射熱伝導における入射角度の差によって生じる熱エネルギー伝播量の差が抑制される。つまり、凹部を有する下地上に形成された強誘電体膜106への熱エネルギーの伝播が凹部の側面の部分でのみ小さくなることが抑制される。この結果、本実施の形態によれば、強誘電体膜106の結晶化状態が凹部のどの部分でも均一化する傾向が強まり、立体型強誘電体容量素子の特性を向上させることができる。
実際に、熱源108と強誘電体膜106の間に3気圧の気体109を存在させた急速加熱法によって結晶化を実施した場合の立体型強誘電体容量素子の残留分極量(2Pr)を、従来の場合と比較した結果を図3に示す。なお、図3は従来の場合の残留分極量を1とした相対値で表している。本実施の形態によって、残留分極量は従来の約1.2倍に増大し、特性が向上していることがわかる。
(第2の実施の形態)
以下、本発明の第2の実施形態における強誘電体容量素子の製造方法について説明する。なお、本実施の形態での製造方法はその工程順が従来の製造方法と同様であるので、図4を用いて説明する。
まず、図4(a)に示すように、半導体基板101上に酸化シリコンからなる第1の絶縁膜102をCVD法等を用いて堆積した後、第1の絶縁膜102の所定領域に底部が半導体基板101に到達する開孔部を形成し、この開孔部にタングステンからなるコンタクトプラグ103をCVD法およびCMP法等を用いて形成する。
次に、図4(b)に示すように、全面に亘って酸化シリコンからなる第2の絶縁膜104をCVD法等を用いて形成した後、第2の絶縁膜104の所定領域に底部がコンタクトプラグ103に到達する凹部を形成する。
次に、図4(c)に示すように、第2の絶縁膜104の上面および凹部の内面を被覆するように、白金からなる容量下部電極105およびタンタル酸ビスマスストロンチウムからなる強誘電体膜106をMOCVD法等を用いて順次堆積した後、急速加熱法を用いて800℃、1分間の熱処理を行い強誘電体膜106を結晶化させる。ここで、この急速加熱工程は、熱源と強誘電体膜106との間に存在する気体を熱源から強誘電体膜へ向かう方向に強制的に流動させた状態で実施する。
最後に、図4(d)に示すように、強誘電体膜106上に白金からなる容量上部電極107を堆積し、容量下部電極105、強誘電体膜106および容量上部電極107からなる強誘電体容量素子を形成する。
本実施の形態によれば、強誘電体膜106を急速加熱法によって結晶化する工程における熱エネルギーの伝播の様子は図1に示したものと同様になる。つまり、熱源108と強誘電体膜106の間に存在する気体109が熱源から強誘電体膜へ向かう方向に強制的に流動しているため、気体109から強誘電体膜106への対流熱伝導がやはり活発化し、熱源108から強誘電体膜106への輻射熱伝導による第1の伝播経路よりも、熱源108から気体109への輻射熱伝導と気体109から強誘電体膜106への対流熱伝導とによる第2の伝播経路の方が支配的となる。その結果、第1の実施の形態と同様に、強誘電体膜106の結晶化状態が凹部のどの部分でも均一化する傾向が強まり、立体型強誘電体容量素子の特性を向上させることができる。
実際に、熱源108と強誘電体膜106の間に存在する気体109を熱源108の上部に設置した攪拌ファンによって熱源108から強誘電体膜106へ向かう方向に強制的に流動させた状態で、急速加熱法によって結晶化を実施した場合の立体型強誘電体容量素子の残留分極量(2Pr)を、従来の場合と比較した結果を図3にあわせて示す。本実施の形態によって、残留分極量は従来の約1.3倍に増大し、特性が向上していることがわかる。
(第3の実施の形態)
以下、本発明の第3の実施形態における強誘電体容量素子の製造方法について説明する。なお、本実施の形態での製造方法はその工程順が従来の製造方法と同様であるので、図4を用いて説明する。
まず、図4(a)に示すように、半導体基板101上に酸化シリコンからなる第1の絶縁膜102をCVD法等を用いて堆積した後、第1の絶縁膜102の所定領域に底部が半導体基板101に到達する開孔部を形成し、この開孔部にタングステンからなるコンタクトプラグ103をCVD法およびCMP法等を用いて形成する。
次に、図4(b)に示すように、全面に亘って酸化シリコンからなる第2の絶縁膜104をCVD法等を用いて形成した後、第2の絶縁膜104の所定領域に底部がコンタクトプラグ103に到達する凹部を形成する。
次に、図4(c)に示すように、第2の絶縁膜104の上面および凹部の内面を被覆するように、白金からなる容量下部電極105およびタンタル酸ビスマスストロンチウムからなる強誘電体膜106をMOCVD法等を用いて順次堆積した後、急速加熱法を用いて800℃、1分間の熱処理を行い強誘電体膜106を結晶化させる。ここで、この急速加熱工程は、熱源によってあらかじめ結晶化温度(800℃)まで加熱された気体の存在する空間内に半導体基板101を急速に挿入することによって実施する。なお、ここで、この際の熱源としては、急速加熱法において通常用いられるランプ式熱源ではなく一般の拡散炉で用いられるような抵抗加熱方式による発熱体を使用している。
最後に、図4(d)に示すように、強誘電体膜106上に白金からなる容量上部電極107を堆積し、容量下部電極105、強誘電体膜106および容量上部電極107からなる強誘電体容量素子を形成する。
本実施の形態において、強誘電体膜106を急速加熱法によって結晶化する工程における熱エネルギーの伝播の様子を模式的に表したものを図2に示す。本実施の形態では熱源として抵抗加熱方式による発熱体を用いているため、ランプ熱源を用いた場合のような輻射熱伝導がほとんど発生しなくなる。つまり、熱源108からの熱エネルギーが輻射熱伝導によって強誘電体膜106へ直接伝播する経路はほとんど存在しなくなる。従って、熱源108から強誘電体膜106への熱エネルギーの伝播経路には、熱源108から気体109への対流熱伝導と気体109から強誘電体膜106への対流熱伝導とによる経路のみが存在する状態となる。
ただし、本実施の形態では気体109が熱源108によってあらかじめ結晶化温度まで加熱されているので、気体109の存在する空間内に半導体基板101を挿入した際の熱エネルギー伝播では、図2に示すように、気体109から強誘電体膜106への対流熱伝導(矢印C)のみが主として発生する。
ここで、輻射熱伝導が消失することによる加熱の急速性の低下は、半導体基板101を気体109の存在する空間内に急速に挿入し、あらかじめ結晶化温度まで加熱された気体109から強誘電体膜106への対流熱伝導を急速に発生させることによって防止でき、所望の加熱急速性を維持することができる。
従って、前述した第1および第2の実施形態では対流熱伝導が支配的とはなるものの、輻射熱伝導が残存する状態であったが、本実施の形態では、凹部を有する強誘電体膜106への熱エネルギー伝播量の部分的な差を発生させる輻射熱伝導を、加熱の急速性を低下させることなく完全に消失させることが可能である。
この結果、本実施の形態によれば、強誘電体膜106への熱エネルギーの伝播が凹部の側面の部分でのみ小さくなることが完全に抑制され、強誘電体膜106の結晶化状態が凹部のどの部分でも均一化することによって、立体型強誘電体容量素子の特性をさらに向上させることができる。
実際に、熱源108として抵抗加熱方式による発熱体を用いて気体109をあらかじめ結晶化温度である800℃まで加熱し、この気体109の存在する空間内に半導体基板101を急速に挿入することによって結晶化を実施した場合の立体型強誘電体容量素子の残留分極量(2Pr)を図3にあわせて示す。本実施の形態では、残留分極量は従来の約1.5倍まで増大し、第1もしくは第2の実施の形態と比較してさらに良好な特性が得られる。
なお、本実施の形態では、熱源としてランプ式熱源ではなく抵抗加熱方式による発熱体を使用した場合について説明したが、前述した第1および第2の実施形態のようなランプ式熱源を用いた場合でも、輻射熱伝導は残存するものの同様の効果をもたらすことは言うまでもない。
本発明の強誘電体容量素子の製造方法は、立体型強誘電体容量素子において凹部を有する下地上に形成された強誘電体膜を急速加熱法によって結晶化する工程における結晶化状態の不均一性を防止できるものであり、強誘電体材料を容量絶縁膜として用いた強誘電体容量素子等の製造方法として有効である。
本発明の第1および第2の実施の形態において、凹部を有する下地上に堆積された強誘電体膜を急速加熱法によって結晶化する工程における熱エネルギーの伝播の様子を模式的に表した図である。 本発明の第3の実施の形態において、凹部を有する下地上に堆積された強誘電体膜を急速加熱法によって結晶化する工程における熱エネルギーの伝播の様子を模式的に表した図である。 本発明の実施の形態における強誘電体容量素子の残留分極量を従来と比較した図である。 従来の強誘電体容量素子の製造方法における各工程を示した断面図である。 従来の強誘電体容量素子の製造方法において、凹部を有する下地上に堆積された強誘電体膜を急速加熱法によって結晶化する工程における熱エネルギーの伝播の様子を模式的に表した図である。
符号の説明
101 半導体基板
102 第1の絶縁膜
103 コンタクトプラグ
104 第2の絶縁膜
105 容量下部電極
106 強誘電体膜
107 容量上部電極
108 熱源
109 気体
A 熱源から強誘電体膜への輻射熱伝導を示す矢印
B 熱源から気体への輻射熱伝導を示す矢印
C 気体から強誘電体膜への対流熱伝導を示す矢印

Claims (5)

  1. 半導体基板上に形成された強誘電体容量素子の製造方法であって、
    凹部を有する下地上に堆積された強誘電体膜を、熱源を用いて急速加熱し、前記強誘電体膜を結晶化する工程において、
    前記熱源から前記強誘電体膜への熱伝導を、前記熱源と前記強誘電体膜の間に存在する気体からの対流熱伝導の方が前記熱源からの輻射熱伝導よりも支配的となる熱伝導条件で行うことを特徴とする強誘電体容量素子の製造方法。
  2. 前記熱伝導条件として、前記熱源と前記強誘電体膜の間に大気圧よりも高い圧力を有する気体を存在させることを特徴とする請求項1に記載の強誘電体容量素子の製造方法。
  3. 前記熱伝導条件として、前記熱源と前記強誘電体膜の間に存在する気体を前記熱源から前記強誘電体膜へ向かう方向に強制的に流動させることを特徴とする請求項1に記載の強誘電体容量素子の製造方法。
  4. 前記熱伝導条件として、前記熱源によってあらかじめ結晶化温度まで加熱された気体の存在する空間内に前記半導体基板を急速に挿入することを特徴とする請求項1に記載の強誘電体容量素子の製造方法。
  5. 前記熱源が抵抗加熱方式による発熱体であることを特徴とする請求項4に記載の強誘電体容量素子の製造方法。
JP2003327141A 2003-09-19 2003-09-19 強誘電体容量素子の製造方法 Pending JP2005093841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003327141A JP2005093841A (ja) 2003-09-19 2003-09-19 強誘電体容量素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003327141A JP2005093841A (ja) 2003-09-19 2003-09-19 強誘電体容量素子の製造方法

Publications (1)

Publication Number Publication Date
JP2005093841A true JP2005093841A (ja) 2005-04-07

Family

ID=34457086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003327141A Pending JP2005093841A (ja) 2003-09-19 2003-09-19 強誘電体容量素子の製造方法

Country Status (1)

Country Link
JP (1) JP2005093841A (ja)

Similar Documents

Publication Publication Date Title
KR100883741B1 (ko) 게이티드 전계 효과 장치 및 이의 형성 방법
JP4194269B2 (ja) 強誘電体メモリ集積回路用の強誘電体キャパシタ素子の製造方法
CN103681804B (zh) 半导体器件、其制造方法及具有该器件的组件与系统
KR101127741B1 (ko) 마이크로일렉트로닉 장치용 전기 소자 및 그 형성 방법
JP7292140B2 (ja) 半導体装置の製造方法
JP2007294995A (ja) 半導体装置
WO2009104688A1 (ja) 不揮発性記憶装置およびその製造方法
JP5160751B2 (ja) フラッシュメモリ素子及びその製造方法
JP2006060230A (ja) 3次元半導体キャパシタおよびその製造方法
US20050245023A1 (en) Semiconductor device and method of manufacturing the same
JP2005217044A (ja) 半導体装置及びその製造方法
JP2004319651A (ja) メモリの素子及びその製造方法
JP2005093841A (ja) 強誘電体容量素子の製造方法
JP2008166683A (ja) 半導体素子の製造方法
KR100753079B1 (ko) 비휘발성 메모리 소자의 형성 방법
JP2008028257A (ja) 半導体装置及びその製造方法
KR100243275B1 (ko) 반도체장치의 커패시터 및 그 제조방법
JP2007165733A (ja) 半導体装置及びその製造方法
US20200365596A1 (en) Semiconductor formation using hybrid oxidation
JP2006157010A (ja) 非揮発性メモリ素子及びその製造方法
KR100561839B1 (ko) 강유전체 커패시터 및 그 제조방법
KR100381028B1 (ko) 누설전류를 감소시킬 수 있는 캐패시터 제조 방법
TW513789B (en) Manufacturing method of flash memory with floating gate, control gate and erase gate
CN100511650C (zh) 制造非易失性存储器件的方法
JP2006261579A (ja) 容量素子とその製造方法及び該容量素子を備える半導体記憶装置