JP2005093803A - Ceramic circuit board and its manufacturing method - Google Patents

Ceramic circuit board and its manufacturing method Download PDF

Info

Publication number
JP2005093803A
JP2005093803A JP2003326350A JP2003326350A JP2005093803A JP 2005093803 A JP2005093803 A JP 2005093803A JP 2003326350 A JP2003326350 A JP 2003326350A JP 2003326350 A JP2003326350 A JP 2003326350A JP 2005093803 A JP2005093803 A JP 2005093803A
Authority
JP
Japan
Prior art keywords
circuit board
ceramic
metal
ceramic circuit
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003326350A
Other languages
Japanese (ja)
Inventor
Norio Nakayama
憲隆 中山
Takao Shirai
隆雄 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003326350A priority Critical patent/JP2005093803A/en
Publication of JP2005093803A publication Critical patent/JP2005093803A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To raise reliability to thermal stress and a heat cycle and enable etching processing to be applied to the formation of a circuit pattern, and reduce a manufacturing cost in a ceramic circuit board formed by joining a ceramic substrate and a metallic circuit board. <P>SOLUTION: The ceramic circuit board 1 has a metallic circuit board 4a joined to at least one surface 2a of both major surfaces (2a, 2b) of the ceramics substrate 2 via a junction layer 3. A corrugated outer circumferential part 5 of the junction layer 3 constituted of a brazing material layer, for example, is formed along a circuit pattern of the metallic circuit board 4. The corrugated outer circumferential part 5 of the junction layer 3 has a stress concentration relaxing function. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、各種素子やモジュールの実装用基板などとして用いられるセラミックス回路基板とその製造方法に関する。   The present invention relates to a ceramic circuit board used as a substrate for mounting various elements and modules, and a manufacturing method thereof.

従来から、半導体素子を始めとする各種素子を実装するための基板として、優れた絶縁性、放熱性、機械的特性などを有するセラミックス回路基板が使用されている。特に、発熱量が大きいパワートランジスタのような高出力型半導体素子やパワーモジュールなどを実装するセラミックス回路基板には、セラミックス基板と金属板との接合基板を適用することが一般的である。金属板の接合方法としては、セラミックス基板と銅板とを加熱処理により直接接合するDBC法、セラミックス基板とアルミニウム板とを加熱処理により直接接合するDBA法、あるいは活性金属を含有するろう材を用いてセラミックス基板と金属板とを接合する方法(活性金属法)などが知られている。   2. Description of the Related Art Conventionally, ceramic circuit boards having excellent insulation, heat dissipation, mechanical characteristics, and the like have been used as substrates for mounting various elements including semiconductor elements. In particular, it is common to apply a bonded substrate of a ceramic substrate and a metal plate to a ceramic circuit substrate on which a high-power semiconductor element such as a power transistor having a large calorific value or a power module is mounted. As a metal plate bonding method, a DBC method in which a ceramic substrate and a copper plate are directly bonded by heat treatment, a DBA method in which a ceramic substrate and an aluminum plate are directly bonded by heat treatment, or a brazing material containing an active metal is used. A method (active metal method) for bonding a ceramic substrate and a metal plate is known.

このような接合方法を適用したセラミックス−金属接合基板においては、金属板に回路パターンを形成する必要がある。金属回路パターンの形成方法としては、金属板を予め所望の回路パターンに加工した後に、セラミックス基板に接合する方法と、セラミックス基板に金属板を接合した後に、エッチング加工などで金属板に所望の回路パターンを形成する方法とが知られているが、ろう材を用いてセラミックス基板と金属板とを接合した場合には、後者の方法を適用することが一般的である(例えば特許文献1参照)。エッチング加工による回路パターンの形成方法は、高精細な金属回路パターンを高精度に形成することができるなどの利点を有する。   In a ceramic-metal bonded substrate to which such a bonding method is applied, it is necessary to form a circuit pattern on a metal plate. As a metal circuit pattern formation method, a metal plate is processed into a desired circuit pattern in advance and then bonded to a ceramic substrate, or a metal plate is bonded to the ceramic substrate and then etched to form a desired circuit on the metal plate. A method of forming a pattern is known. However, when a ceramic substrate and a metal plate are bonded using a brazing material, the latter method is generally applied (see, for example, Patent Document 1). . The method of forming a circuit pattern by etching has an advantage that a high-definition metal circuit pattern can be formed with high accuracy.

上述したエッチング加工を適用して金属回路パターンを形成したセラミックス回路基板において、金属回路板の形状とろう材による接合層の形状は同一となる。ところで、高出力トランジスタやインテリジェントパワーモジュールなどが使用されつつある現状においては、金属回路板を有するセラミックス回路基板に対して、より一層の信頼性の向上が求められている。特に、熱膨張係数の差が大きいセラミックス基板と金属回路板とを接合したセラミックス回路基板に対しては、熱応力や熱サイクルに対する信頼性を高めることが強く求められている。   In the ceramic circuit board on which the metal circuit pattern is formed by applying the etching process described above, the shape of the metal circuit board and the shape of the bonding layer made of the brazing material are the same. By the way, in the present situation where high output transistors, intelligent power modules, and the like are being used, further improvement in reliability is required for ceramic circuit boards having metal circuit boards. In particular, for a ceramic circuit board obtained by bonding a ceramic board having a large difference in thermal expansion coefficient and a metal circuit board, it is strongly required to improve reliability against thermal stress and thermal cycle.

すなわち、セラミックス基板と金属回路板とを接合したセラミックス回路基板に熱サイクルが印加されると、熱膨張係数が小さいセラミックス基板側に熱応力が作用する。このような熱応力が繰り返し加わるとセラミックス基板側にクラックが生じ、接合強度の低下や金属回路板の剥離、さらにはセラミックス基板の破壊などを招くことになる。特に、高出力トランジスタやパワーモジュールなどを実装するセラミックス回路基板においては、熱負荷およびそれに伴う熱応力が増加する傾向にあるため、熱応力や熱サイクルに対する信頼性をより一層高めることが強く求められている。   That is, when a thermal cycle is applied to a ceramic circuit board obtained by bonding a ceramic substrate and a metal circuit board, thermal stress acts on the ceramic substrate side having a small thermal expansion coefficient. When such thermal stress is repeatedly applied, a crack is generated on the ceramic substrate side, resulting in a decrease in bonding strength, peeling of the metal circuit board, and destruction of the ceramic substrate. In particular, ceramic circuit boards on which high-power transistors and power modules are mounted tend to increase the thermal load and the associated thermal stress, and there is a strong demand for further improvements in thermal stress and thermal cycle reliability. ing.

このような点に対して、例えば特許文献2には金属回路板の外周部に薄肉部を設けたり、また外周縁部近傍に孔や溝を設けることによって、熱応力を緩和してクラックの発生を抑制することが記載されている。このような構造によれば熱応力を緩和し得るものの、予め金属回路板に加工を施すことが必須となるため、セラミックス回路基板の製造コストが増加すると共に、上述したエッチング加工による回路パターンの形成方法が適用できないというような難点がある。
特開平11-340598号公報 特開2001-267447号公報
In contrast, for example, in Patent Document 2, a thin wall portion is provided on the outer peripheral portion of the metal circuit board, or a hole or a groove is provided in the vicinity of the outer peripheral portion, thereby reducing thermal stress and generating cracks. It is described that suppresses. Although such a structure can relieve thermal stress, it is essential to process the metal circuit board in advance, which increases the manufacturing cost of the ceramic circuit board and forms the circuit pattern by the etching process described above. There is a drawback that the method cannot be applied.
Japanese Patent Laid-Open No. 11-340598 JP 2001-267447 A

上述したように、従来のセラミックス回路基板においては、予め金属回路板の外周部などに加工を施すことで熱応力を緩和している。しかしながら、このような構造では複雑な回路パターンを形成する際に、高精細な金属回路パターンを高精度に形成することが可能なエッチング加工を適用することができず、また製造コストも増加してしまうというような難点がある。   As described above, in the conventional ceramic circuit board, the thermal stress is relieved by processing the outer periphery of the metal circuit board in advance. However, in such a structure, when forming a complicated circuit pattern, an etching process capable of forming a high-definition metal circuit pattern with high accuracy cannot be applied, and the manufacturing cost is increased. There is a difficulty such as.

本発明はこのような課題に対処するためになされたもので、熱応力や熱サイクルに対する信頼性を高めた上で、回路パターンを高精度に形成し得るエッチング加工を適用することができ、かつ製造コストの低減を図ったセラミックス回路基板とその製造方法を提供することを目的としている。   The present invention has been made in order to cope with such problems, and it is possible to apply an etching process capable of forming a circuit pattern with high accuracy while improving reliability against thermal stress and thermal cycle, and It is an object of the present invention to provide a ceramic circuit board and a method for manufacturing the same that reduce the manufacturing cost.

本発明のセラミックス回路基板は、請求項1に記載したように、セラミックス基板と、前記セラミックス基板の両主面の少なくとも一方の面に接合層を介して接合された金属回路板とを具備するセラミックス回路基板において、前記接合層は前記金属回路板の回路パターンに沿って形成された波形の外周部を有することを特徴としている。   A ceramic circuit board according to the present invention includes a ceramic substrate and a metal circuit board bonded to at least one of both main surfaces of the ceramic substrate via a bonding layer as described in claim 1. In the circuit board, the bonding layer has a corrugated outer periphery formed along a circuit pattern of the metal circuit board.

本発明のセラミックス回路基板において、接合層の外周部に設けられた波形は請求項2に記載したように曲線で構成された形状を有することが好ましく、さらに波形の形成周期が0.1〜5mmの範囲であると共に、波形の形成幅が0.05〜2mmの範囲の形状を有することが好ましい。また、本発明のセラミックス回路基板における接合層としては、例えば請求項3に記載したように、セラミックス基板と金属回路板との接合に用いたろう材層が挙げられる。   In the ceramic circuit board of the present invention, the waveform provided on the outer peripheral portion of the bonding layer preferably has a curved shape as described in claim 2, and the waveform forming period is in the range of 0.1 to 5 mm. In addition, it is preferable that the corrugated width is 0.05 to 2 mm. Moreover, as a joining layer in the ceramic circuit board of this invention, the brazing material layer used for joining to a ceramic substrate and a metal circuit board is mentioned, for example, as described in Claim 3.

また、本発明のセラミックス回路基板の製造方法は、請求項5に記載したように、セラミックス基板の両主面の少なくとも一方の面に金属回路板を接合してセラミックス回路基板を製造するにあたり、前記セラミックス基板の主面上に、前記金属回路板の回路パターンに対応させて、外周部が波形となるように接合材を塗布する工程と、前記接合材の塗布層上に金属板を配置し、前記セラミックス基板と金属板とを接合する工程と、前記金属板を前記回路パターンに対応させて加工することにより、前記金属回路板を形成する工程とを具備することを特徴としている。   The method for manufacturing a ceramic circuit board according to the present invention includes a method for manufacturing a ceramic circuit board by bonding a metal circuit board to at least one surface of both main surfaces of the ceramic substrate, as described in claim 5. On the main surface of the ceramic substrate, corresponding to the circuit pattern of the metal circuit board, a step of applying a bonding material so that the outer peripheral portion has a waveform, and a metal plate is disposed on the coating layer of the bonding material, The method includes a step of bonding the ceramic substrate and a metal plate, and a step of forming the metal circuit plate by processing the metal plate in correspondence with the circuit pattern.

本発明のセラミックス回路基板においては、接合層の外周部形状を金属回路板の回路パターンに沿って波形としている。このような波形形状の外周部を有する接合層によれば、セラミックス基板と金属回路板との接合端の長さを見掛け上長くすることができるため、接合端への応力集中を緩和することができる。さらに、接合層の外周部に設けられた波形形状に基づいて、金属回路板はセラミックス基板に接合されていない部分を有することになり、この部分の熱収縮に対する緩衝作用によっても応力集中が緩和される。   In the ceramic circuit board of the present invention, the outer peripheral shape of the bonding layer is corrugated along the circuit pattern of the metal circuit board. According to the joining layer having such a corrugated outer peripheral portion, the length of the joining end of the ceramic substrate and the metal circuit board can be apparently increased, so that stress concentration at the joining end can be reduced. it can. Furthermore, based on the corrugated shape provided on the outer peripheral portion of the bonding layer, the metal circuit board has a portion that is not bonded to the ceramic substrate, and the stress concentration is mitigated by the buffering action against the thermal contraction of this portion. The

このような応力集中の緩和効果によって、セラミックス基板のクラック発生や生成したクラックの成長などを抑制することができる。従って、セラミックス回路基板の熱応力や熱サイクルに対する信頼性を大幅に高めることが可能となる。さらに、このような接合層による応力集中の緩和効果は、予め接合材の形成パターン(塗布パターン)を変えるだけで得られるため、製造コストの増大を招くこともなく、さらに回路パターンを高精度に形成し得るエッチング加工などを適用することも可能である。   Such a stress concentration relaxation effect can suppress the generation of cracks in the ceramic substrate, the growth of the generated cracks, and the like. Therefore, it is possible to greatly increase the reliability of the ceramic circuit board against thermal stress and thermal cycle. Furthermore, since the stress concentration mitigating effect of such a bonding layer can be obtained by simply changing the bonding material formation pattern (coating pattern) in advance, the circuit pattern can be made more accurate without increasing the manufacturing cost. It is also possible to apply an etching process that can be formed.

本発明のセラミックス回路基板によれば、熱応力や熱サイクルに対する信頼性を高めることができる。その上で、回路パターンを高精度に形成し得るエッチング加工などを適用することが可能であると共に、製造コストの増加を抑制することができるため、実用性と熱履歴に対する信頼性を共に高めたセラミックス回路基板を提供することが可能となる。   According to the ceramic circuit board of the present invention, the reliability against thermal stress and thermal cycle can be improved. In addition, it is possible to apply an etching process that can form a circuit pattern with high accuracy, and it is possible to suppress an increase in manufacturing cost, thereby improving both practicality and reliability with respect to thermal history. A ceramic circuit board can be provided.

発明を実施するための形態BEST MODE FOR CARRYING OUT THE INVENTION

以下、本発明を実施するための形態について説明する。図1および図2は本発明の一実施形態によるセラミックス回路基板の構成を示す図であり、図1はセラミックス回路基板の平面図、図2はそのA−A線に沿った断面図である。これらの図に示すセラミックス回路基板1はセラミックス基板2を有している。セラミックス基板2の両主面(表裏両面)2a、2bには、それぞれ接合層3を介して金属回路板4(4a、4b)が接合されている。   Hereinafter, modes for carrying out the present invention will be described. 1 and 2 are views showing a configuration of a ceramic circuit board according to an embodiment of the present invention. FIG. 1 is a plan view of the ceramic circuit board, and FIG. 2 is a cross-sectional view taken along the line AA. The ceramic circuit board 1 shown in these drawings has a ceramic substrate 2. Metal circuit boards 4 (4a, 4b) are bonded to both main surfaces (both front and back surfaces) 2a, 2b of the ceramic substrate 2 via bonding layers 3, respectively.

セラミックス基板2の表面2a側に接合された金属回路板4aには、所望の回路パターンが形成されている。すなわち、セラミックス基板2の表面2a側には、セラミックス回路基板1に実装される半導体素子やその他の素子に対応した回路パターンを有する金属回路板4aが接合されている。一方、セラミックス基板2の裏面2b側には、例えばヒートシンクへの接合部や反り防止部材などとなる裏側金属回路板4bが接合されている。ここでは、裏側金属回路板4bに単純な板状の金属板が適用されているが、例えばモジュールなどを構成する場合には裏側金属回路板4bにも所望形状の回路パターンが形成される。   A desired circuit pattern is formed on the metal circuit board 4 a bonded to the surface 2 a side of the ceramic substrate 2. That is, a metal circuit board 4 a having a circuit pattern corresponding to a semiconductor element or other element mounted on the ceramic circuit board 1 is bonded to the surface 2 a side of the ceramic substrate 2. On the other hand, on the back surface 2b side of the ceramic substrate 2, for example, a back side metal circuit board 4b serving as a joined portion to a heat sink or a warp preventing member is joined. Here, a simple plate-shaped metal plate is applied to the back side metal circuit board 4b. However, for example, when a module is formed, a circuit pattern having a desired shape is also formed on the back side metal circuit board 4b.

セラミックス回路基板1を構成するセラミックス基板2には、各種のセラミックス焼結体を適用することができ、特に構成材料に限定されるものではない。すなわち、セラミックス基板2の構成材料としては、例えば窒化アルミニウム焼結体や窒化ケイ素焼結体などの非酸化物系セラミックス焼結体から、アルミナ焼結体やアルミナとジルコニアとの複合焼結体などの酸化物系セラミックス焼結体まで、各種セラミックス焼結体を使用することが可能である。   Various ceramic sintered bodies can be applied to the ceramic substrate 2 constituting the ceramic circuit board 1, and it is not particularly limited to the constituent materials. That is, as a constituent material of the ceramic substrate 2, for example, a non-oxide ceramic sintered body such as an aluminum nitride sintered body or a silicon nitride sintered body, an alumina sintered body, a composite sintered body of alumina and zirconia, or the like. It is possible to use various ceramic sintered bodies up to oxide-based ceramic sintered bodies.

上述した各種のセラミックス焼結体のうち、セラミックス回路基板1に高放熱性が要求される場合には、窒化アルミニウム焼結体や窒化ケイ素焼結体などの窒化物系セラミックス焼結体からなるセラミックス基板2を使用することが好ましい。特に、熱伝導率が100W/m K以上の窒化アルミニウム焼結体はセラミックス回路基板1の高放熱化に対して有効であり、特に高出力トランジスタやパワーモジュールなどの実装用基板として用いる場合に好適である。また、窒化ケイ素焼結体によれば、セラミックス回路基板1の放熱性を高めた上で、機械的強度を大幅に向上させることができる。セラミックス基板2の板厚は使用材料により異なるものの、例えば0.3〜1.5mmの範囲とすることが好ましい。   Of the various ceramic sintered bodies described above, when high heat dissipation is required for the ceramic circuit board 1, a ceramic made of a nitride ceramic sintered body such as an aluminum nitride sintered body or a silicon nitride sintered body. It is preferable to use the substrate 2. In particular, an aluminum nitride sintered body having a thermal conductivity of 100 W / m K or more is effective for increasing the heat dissipation of the ceramic circuit board 1 and is particularly suitable for use as a mounting substrate for high-power transistors, power modules, and the like. It is. Moreover, according to the silicon nitride sintered body, the mechanical strength can be greatly improved while improving the heat dissipation of the ceramic circuit board 1. The thickness of the ceramic substrate 2 varies depending on the material used, but is preferably in the range of 0.3 to 1.5 mm, for example.

金属回路板4は、セラミックス回路基板1の使用用途や使用形態などに応じて各種の金属板で構成することができ、例えばCu板もしくはCu合金板、Al板もしくはAl合金板などが好ましく用いられる。ただし、金属回路板4の構成材料はこれらに限定されるものではなく、CuやAl以外の金属材料、例えばNiやNi合金、WやMoのような高融点金属やその合金、さらにはCu、Al、Niなどと高融点金属との合金やクラッド材などを使用することも可能である。接合層3を適用した接合方法によれば、各種の金属材料からなる金属回路板4をセラミックス基板2に接合することができる。金属回路板4の板厚は例えば0.1〜0.5mmの範囲とすることが好ましい。   The metal circuit board 4 can be composed of various metal plates in accordance with the use application or usage form of the ceramic circuit board 1, and for example, a Cu plate or a Cu alloy plate, an Al plate or an Al alloy plate is preferably used. . However, the constituent material of the metal circuit board 4 is not limited to these, and metal materials other than Cu and Al, for example, Ni and Ni alloys, refractory metals such as W and Mo and alloys thereof, Cu, It is also possible to use an alloy of Al, Ni or the like and a refractory metal, a clad material or the like. According to the bonding method to which the bonding layer 3 is applied, the metal circuit board 4 made of various metal materials can be bonded to the ceramic substrate 2. The thickness of the metal circuit board 4 is preferably in the range of 0.1 to 0.5 mm, for example.

上述したようなセラミックス基板2と金属回路板4とは、接合層3を介して接合されている。接合層3は必ずしも限定されるものではないが、一般的にはろう材層が適用される。接合層3を構成するろう材、すなわちセラミックス基板2と金属回路板4とを接合するろう材は、セラミックス基板2の種類などに応じて適宜選択されるものであるが、例えばTi、Zr、Hf、Nb、Alなどから選ばれる少なくとも1種の活性金属(例えばろう材の全量に対して0.5〜10重量%の範囲で含有)を、Ag−Cuの共晶組成もしくはその近傍組成のAg−Cu系ろう材やCu系ろう材などのろう材成分に配合した活性金属ろう材を使用することが好ましい。活性金属ろう材は適量のSnやIn(例えばろう材の全量に対して2〜7重量%)などを含んでいてもよい。   The ceramic substrate 2 and the metal circuit board 4 as described above are bonded via the bonding layer 3. The bonding layer 3 is not necessarily limited, but generally a brazing material layer is applied. The brazing material constituting the bonding layer 3, that is, the brazing material that joins the ceramic substrate 2 and the metal circuit board 4 is appropriately selected according to the type of the ceramic substrate 2, and for example, Ti, Zr, Hf At least one active metal selected from Nb, Al, etc. (for example, contained in the range of 0.5 to 10% by weight with respect to the total amount of the brazing filler metal) is an Ag—Cu eutectic composition or a composition in the vicinity thereof. It is preferable to use an active metal brazing material blended with a brazing filler metal component such as a brazing filler metal or a Cu brazing filler metal. The active metal brazing material may contain an appropriate amount of Sn or In (for example, 2 to 7% by weight based on the total amount of the brazing material).

上記したろう材などからなる接合層3の外周部5には波形模様が形成されている。図3の要部断面図(接合層3の部分で平面方向に切断した横断面図)に示すように、接合層3の外周部5は金属回路板(各金属板)4の外周形状、すなわち金属回路パターンに沿って波形状とされている。言い換えると、接合層3の外周部5には、金属回路板4の外周形状に対して、その内側方向に凹となるような波形が形成されている。接合層3の外周部5に設ける波形は、例えば正弦波のような滑らか曲線で構成された波形状とすることが好ましい。   A corrugated pattern is formed on the outer peripheral portion 5 of the bonding layer 3 made of the brazing material described above. As shown in the cross-sectional view of the main part in FIG. 3 (transverse cross-sectional view cut in the plane direction at the portion of the bonding layer 3), the outer peripheral portion 5 of the bonding layer 3 is the outer peripheral shape of the metal circuit board (each metal plate) 4, A wave shape is formed along the metal circuit pattern. In other words, the outer peripheral portion 5 of the bonding layer 3 has a waveform that is concave in the inner direction with respect to the outer peripheral shape of the metal circuit board 4. The waveform provided on the outer peripheral portion 5 of the bonding layer 3 is preferably a wave shape constituted by a smooth curve such as a sine wave.

このように、接合層3の外周部5を波形状とすることによって、セラミックス基板2と金属回路板4との接合端の長さを見掛け上長くすることができる。熱応力や熱サイクルなどに起因するセラミックス基板2のクラック発生や破壊などは、金属回路板4の接合端(従来のセラミックス回路基板では実質的に接合層の外周部に相当)に対応するセラミックス部分に応力が集中することで生じるものである。このような点に対して、波形の外周形状に基づいて接合層3の外周部5の長さを見掛け上長くすることによって、セラミックス基板2と金属回路板4との接合端への応力集中を緩和することができる。   Thus, by making the outer peripheral portion 5 of the bonding layer 3 into a wave shape, the length of the bonding end between the ceramic substrate 2 and the metal circuit board 4 can be apparently increased. The occurrence of cracks or breakage of the ceramic substrate 2 due to thermal stress, thermal cycle, etc., corresponds to the ceramic portion corresponding to the joint end of the metal circuit board 4 (substantially equivalent to the outer periphery of the joint layer in the conventional ceramic circuit board). This is caused by concentration of stress on the surface. With respect to such a point, the stress concentration at the joining end of the ceramic substrate 2 and the metal circuit board 4 is reduced by apparently increasing the length of the outer peripheral portion 5 of the joining layer 3 based on the outer peripheral shape of the waveform. Can be relaxed.

さらに、上述した接合層3の外周部5に設けられた波形形状に基づいて、金属回路板4はセラミックス基板2に接合されていない部分を有している。言い換えると、金属回路板4とセラミックス基板2との間には、図4に拡大して示すように、接合層3の波形外周部5の内側方向に凹んだ部分に対応して空隙部6(接合層3が存在していない部分)が設けられている。金属回路板4のセラミックス基板2に接合、固定されていない部分、すなわち空隙部6に対応する部分は、熱サイクルによる熱収縮に対して緩衝作用を示すため、これによってもセラミックス基板2の特定箇所に対する応力集中を緩和することができる。   Furthermore, the metal circuit board 4 has a portion that is not joined to the ceramic substrate 2 based on the corrugated shape provided on the outer peripheral portion 5 of the joining layer 3 described above. In other words, between the metal circuit board 4 and the ceramic substrate 2, as shown in an enlarged view in FIG. 4, the gap 6 ( A portion where the bonding layer 3 does not exist) is provided. A portion of the metal circuit board 4 that is not bonded or fixed to the ceramic substrate 2, that is, a portion corresponding to the gap portion 6 exhibits a buffering action against thermal contraction due to the thermal cycle. The stress concentration with respect to can be reduced.

上述したように、接合層3の外周部5を金属回路パターンに沿って波形とすることによって、セラミックス基板2へのクラックの発生原因となる応力集中、すなわち熱サイクルが印加された際に生じる熱応力の接合端への集中を緩和することができる。熱応力の集中緩和はクラックの生成や成長を抑制し、これによりセラミックス基板2と金属回路板4との接合強度の低下、金属回路板4の剥離、さらにはセラミックス基板2の破壊などを防ぐことが可能となる。従って、セラミックス回路基板1の熱サイクル特性、すなわち熱履歴に対する信頼性を大幅に向上させることができる。その上で、回路パターンを高精度に形成し得るエッチング加工などを適用し得ると共に、製造コスト低減を図ることが可能となる。   As described above, by forming the outer peripheral portion 5 of the bonding layer 3 into a waveform along the metal circuit pattern, the stress concentration that causes cracks in the ceramic substrate 2, that is, the heat generated when a thermal cycle is applied. The concentration of stress on the joint end can be alleviated. Concentration relaxation of thermal stress suppresses the generation and growth of cracks, thereby preventing a decrease in bonding strength between the ceramic substrate 2 and the metal circuit board 4, peeling of the metal circuit board 4, and destruction of the ceramic substrate 2. Is possible. Therefore, the thermal cycle characteristics of the ceramic circuit board 1, that is, the reliability with respect to the thermal history can be greatly improved. In addition, an etching process or the like that can form a circuit pattern with high accuracy can be applied, and the manufacturing cost can be reduced.

接合層3の波形外周部5に応力集中の緩和機能を持たせる上で、波形外周部5は上述したように正弦波のような滑らか曲線で構成された波形状を有することが好ましい。本発明は三角波状の波形を必ずしも除外するものではないが、頂角が鋭角となるとその部分に応力集中が起こるため、熱サイクル特性の向上効果が低減する。三角波状の波形を適用する場合には頂角を鈍角とすることが好ましいが、応力集中を緩和する機能の点からは滑らか曲線で構成された波形を適用することが望ましい。また、具体的な波形外周部5の形状に関しては図5に示すように、波の形成周期pを0.1〜5mmの範囲とすると共に、波の形成幅wを0.05〜2mmの範囲とすることが好ましい。   When the corrugated outer peripheral portion 5 of the bonding layer 3 is provided with a stress concentration relaxation function, it is preferable that the corrugated outer peripheral portion 5 has a wave shape constituted by a smooth curve such as a sine wave as described above. Although the present invention does not necessarily exclude a triangular waveform, stress concentration occurs in that portion when the apex angle becomes an acute angle, so that the effect of improving thermal cycle characteristics is reduced. When applying a triangular waveform, it is preferable to make the apex angle an obtuse angle, but it is desirable to apply a waveform composed of a smooth curve in terms of the function of reducing stress concentration. As for the specific shape of the corrugated outer peripheral portion 5, as shown in FIG. 5, the wave formation period p is in the range of 0.1 to 5 mm, and the wave formation width w is in the range of 0.05 to 2 mm. preferable.

波形外周部5の形成周期pが0.1mm未満であると、波頂部が細くなることで応力集中が生じやすくなる。一方、波形外周部5の形成周期pが5mmを超えると、上述した接合端長さの見掛け上の増大効果が低下する。波形外周部5の形成周期pは0.5〜2mmの範囲とすることがより好ましい。また、波形外周部5の形成幅wが0.05mm未満である場合にも、上述した接合端長さの見掛け上の増大効果が低下する。一方、波形外周部5の形成幅wが2mmを超えると、金属回路板4のセラミックス基板2に接合されていない部分が増加しすぎるため、接合強度の低下を招くおそれがある。波形外周部5の形成周期pは0.1〜1mmの範囲とすることがより好ましい。   When the formation period p of the corrugated outer peripheral portion 5 is less than 0.1 mm, stress concentration tends to occur due to the narrowed crest portion. On the other hand, when the formation period p of the corrugated outer peripheral portion 5 exceeds 5 mm, the effect of apparently increasing the joint end length described above is reduced. The formation period p of the corrugated outer periphery 5 is more preferably in the range of 0.5 to 2 mm. Further, even when the formation width w of the corrugated outer peripheral portion 5 is less than 0.05 mm, the apparent increase effect of the joining end length described above is reduced. On the other hand, if the formation width w of the corrugated outer peripheral portion 5 exceeds 2 mm, the portion of the metal circuit board 4 that is not bonded to the ceramic substrate 2 increases excessively, which may cause a decrease in bonding strength. The formation period p of the corrugated outer periphery 5 is more preferably in the range of 0.1 to 1 mm.

なお、この実施形態ではセラミックス基板2の表裏両面2a、2bに金属回路板4a、4bを接合したセラミックス回路基板1を示したが、本発明のセラミックス回路基板はこのような構造に限定されるものではない。本発明のセラミックス回路基板は、金属回路板をセラミックス基板2の一方の主面のみに接合したものであってもよい。このような構成においても、接合層3の外周部5を波形とすることによって、応力集中の緩和効果に基づいて熱履歴に対する信頼性を高めることができる。   In this embodiment, the ceramic circuit board 1 in which the metal circuit boards 4a and 4b are joined to the front and back surfaces 2a and 2b of the ceramic board 2 is shown. However, the ceramic circuit board of the present invention is limited to such a structure. is not. The ceramic circuit board of the present invention may be obtained by bonding a metal circuit board only to one main surface of the ceramic substrate 2. Even in such a configuration, by making the outer peripheral portion 5 of the bonding layer 3 corrugated, the reliability with respect to the thermal history can be enhanced based on the stress concentration mitigating effect.

次に、上述した実施形態のセラミックス回路基板の製造方法について、図6および図7を参照して説明する。まず、図6(a)および図7(a)に示すように、セラミックス基板2の金属板接合面(図6および図7では主面2a)に、接合材として例えばろう材を塗布する。この際、ろう材は予め金属回路パターン11の形状に対応させて塗布すると共に、金属回路パターン11に沿って形成される外周部が波形となるように塗布する。   Next, a method for manufacturing the ceramic circuit board of the above-described embodiment will be described with reference to FIGS. First, as shown in FIGS. 6A and 7A, for example, a brazing material is applied as a bonding material to the metal plate bonding surface (the main surface 2a in FIGS. 6 and 7) of the ceramic substrate 2. At this time, the brazing material is applied in advance so as to correspond to the shape of the metal circuit pattern 11 and is applied so that the outer peripheral portion formed along the metal circuit pattern 11 has a waveform.

図6(a)および図7(a)は、金属回路パターン11の形状に対応すると共に、外周部12が波形とされたろう材の塗布層13を示している。外周部12の波形は上述したような形成周期pや形成幅wを有する形状とすることが好ましい。また、ろう材の塗布層13は、例えばろう材に適量の有機バインダと溶媒を加えてペースト化し、このろう材ペーストをスクリーン印刷するなどによって、各種形状に容易に塗布することができる。   FIGS. 6A and 7A show a brazing material coating layer 13 corresponding to the shape of the metal circuit pattern 11 and having a corrugated outer peripheral portion 12. The waveform of the outer peripheral portion 12 is preferably a shape having the formation period p and the formation width w as described above. Further, the brazing material coating layer 13 can be easily applied to various shapes by, for example, adding a suitable amount of an organic binder and a solvent to the brazing material to form a paste, and screen-printing the brazing material paste.

次に、上述したろう材の塗布層13上に金属板14を配置する。この金属板14は回路パターンを形成する前の板状体である。このようなセラミックス基板2と金属板14との積層物を、適用したろう材の種類に応じた温度および雰囲気中で熱処理することによって、図6(b)および図7(b)に示すように、セラミックス基板2と金属板14との接合体を作製する。ここで、ろう材による接合層3はろう材の塗布形状に基づいて、金属回路パターン11の形状に対応した形状を有しており、さらにその外周部5には波形が形成されている。   Next, the metal plate 14 is disposed on the brazing material coating layer 13 described above. This metal plate 14 is a plate-like body before forming a circuit pattern. As shown in FIG. 6B and FIG. 7B, the laminate of the ceramic substrate 2 and the metal plate 14 is heat-treated in a temperature and atmosphere according to the type of brazing material applied. Then, a joined body of the ceramic substrate 2 and the metal plate 14 is produced. Here, the bonding layer 3 made of the brazing material has a shape corresponding to the shape of the metal circuit pattern 11 based on the shape of the brazing material applied, and a waveform is formed on the outer peripheral portion 5 thereof.

この後、金属板14上に金属回路パターン11に対応したレジストを形成し、回路パターン以外の部分を例えばエッチング加工で除去することによって、図6(c)および図7(c)に示すように、所望の回路パターンを有する金属回路板4を形成し、目的とするセラミックス回路基板1を得る。このように、接合材としてのろう材の塗布形状を変更するだけで、外周部5に応力緩和効果を示す波形状を設けた接合層3を具備するセラミックス回路基板1を得ることができるため、製造コストの増加などを招くことがない。   Thereafter, a resist corresponding to the metal circuit pattern 11 is formed on the metal plate 14, and portions other than the circuit pattern are removed, for example, by etching, as shown in FIGS. 6C and 7C. Then, a metal circuit board 4 having a desired circuit pattern is formed to obtain a target ceramic circuit board 1. As described above, the ceramic circuit board 1 having the bonding layer 3 provided with the wave shape showing the stress relaxation effect on the outer peripheral portion 5 can be obtained only by changing the application shape of the brazing material as the bonding material. There is no increase in manufacturing cost.

さらに、応力緩和効果を接合層3の形状に基づいて得ているため、金属回路パターンの形成にはパターンの高精細化などが可能なエッチング加工を適用することができる。ここで、金属回路板4は予め回路パターンに加工した各金属板をろう材の塗布層13上に配置し、この状態で熱処理を施すことによっても形成できるが、このような方法では熱処理時に各金属板の位置にずれなどが生じやすく、金属回路パターンの精度が低下するおそれがある。これに対して、接合後にエッチング処理を実施することによって、複雑な回路パターンを高精度に形成することが可能である。   Furthermore, since the stress relaxation effect is obtained based on the shape of the bonding layer 3, an etching process capable of increasing the definition of the pattern can be applied to the formation of the metal circuit pattern. Here, the metal circuit board 4 can also be formed by placing each metal plate processed into a circuit pattern in advance on the brazing material coating layer 13 and performing heat treatment in this state. The position of the metal plate is likely to be displaced, and the accuracy of the metal circuit pattern may be reduced. On the other hand, a complicated circuit pattern can be formed with high accuracy by performing an etching process after bonding.

次に、本発明の具体的な実施例およびその評価結果について述べる。   Next, specific examples of the present invention and evaluation results thereof will be described.

実施例1
まず、厚さ0.635mmの窒化アルミニウム(AlN)基板の表面に、スクリーン印刷法を適用してろう材ペーストを塗布した。このろう材ペーストには、Tiを2質量%含有するAg−Cu共晶ろう材(活性金属ろう材)に適量の有機バインダと溶媒を加えてペースト化したものを使用し、焼成後のろう材層の厚さが20μmとなるように塗布した。さらに、ろう材ペーストは金属回路パターンの形状に対応させると共に、金属回路パターンに沿って形成される外周部が波形となるように塗布した。外周部に形成する波形の具体的な形状は、波の形成周期pが1mm、波の形成幅wが0.5mmの正弦波とした。
Example 1
First, a brazing paste was applied to the surface of an aluminum nitride (AlN) substrate having a thickness of 0.635 mm by applying a screen printing method. For this brazing material paste, an Ag-Cu eutectic brazing material (active metal brazing material) containing 2% by mass of Ti, which is made by pasting an appropriate amount of an organic binder and a solvent, is used. It was applied so that the thickness of the layer was 20 μm. Further, the brazing paste was applied so as to correspond to the shape of the metal circuit pattern, and the outer peripheral portion formed along the metal circuit pattern was corrugated. The specific shape of the waveform formed on the outer peripheral portion was a sine wave having a wave formation period p of 1 mm and a wave formation width w of 0.5 mm.

次に、ろう材ペーストが塗布されたAlN基板上に、厚さ0.2mmのCu板を載置し、この積層物を0.01Pa以下の真空雰囲気中にて800℃×15時間の条件で熱処理して、AlN基板とCu板とを接合した。この後、Cu板上に回路パターンに対応させて紫外線硬化型樹脂を塗布し、これに紫外線を照射して硬化させた。この樹脂層をレジストとして使用して、Cu板を回路パターンにエッチング処理することによって、目的とするセラミックス回路基板、すなわちろう材層からなる接合層の外周部に回路パターンに沿って波形状が形成されたセラミックス回路基板を得た。   Next, a 0.2 mm thick Cu plate was placed on the AlN substrate coated with the brazing paste, and this laminate was heat-treated in a vacuum atmosphere of 0.01 Pa or less at 800 ° C. for 15 hours. Then, the AlN substrate and the Cu plate were joined. Thereafter, an ultraviolet curable resin was applied on the Cu plate so as to correspond to the circuit pattern, and this was cured by irradiation with ultraviolet rays. By using this resin layer as a resist and etching the Cu plate into a circuit pattern, a wave shape is formed along the circuit pattern on the outer periphery of the target ceramic circuit board, that is, the bonding layer made of the brazing material layer. A ceramic circuit board was obtained.

比較例1
上述した実施例1において、ろう材ペーストをCu板の大きさに対応させて全面的に塗布する以外は、実施例1と同様にしてセラミックス回路基板を作製した。この比較例1のセラミックス回路基板においては、ろう材層はエッチング処理で金属回路パターンと同一形状とされるものである。
Comparative Example 1
In Example 1 described above, a ceramic circuit board was produced in the same manner as in Example 1 except that the brazing material paste was applied over the entire surface corresponding to the size of the Cu plate. In the ceramic circuit board of Comparative Example 1, the brazing material layer has the same shape as the metal circuit pattern by the etching process.

上記した実施例1および比較例1のセラミックス回路基板について、まずCu回路板の接合強度を測定した。また、同一条件で作製した各例のセラミックス回路基板を用いて、熱サイクル特性を測定、評価した。熱サイクル特性は、-40℃×30分+室温(RT)×10分+125℃×3分+RT×10分を1サイクルとする熱サイクル試験(TCT)を250サイクル繰返した後に、クラックの発生量を測定することにより評価した。クラックの発生量は、各Cu回路パターン部の全外周長さLに対するクラック発生部分(へき開発生部分)の長さXの比率(X/L×100(%))で示す。   For the ceramic circuit boards of Example 1 and Comparative Example 1 described above, first, the bonding strength of the Cu circuit board was measured. Further, thermal cycle characteristics were measured and evaluated using the ceramic circuit boards of the respective examples manufactured under the same conditions. Thermal cycle characteristics: -40 ° C x 30 minutes + room temperature (RT) x 10 minutes + 125 ° C x 3 minutes + RT x 10 minutes 1 cycle of thermal cycle test (TCT) repeated 250 cycles, then the amount of cracks generated Was evaluated by measuring. The amount of crack generation is indicated by the ratio (X / L × 100 (%)) of the length X of the crack generation portion (development development portion) to the total outer peripheral length L of each Cu circuit pattern portion.

上記した評価結果において、実施例1のCu回路板の接合強度は比較例1とほぼ同等であった。一方、熱サイクル特性に関しては、実施例1によるセラミックス回路基板のクラック発生量は約10%であったのに対して、比較例1によるセラミックス回路基板のクラック発生量は約15%であった。この評価結果から、実施例1では比較例1に対する相対比較でTCTサイクル数が約33%向上していることが分かる。このように、ろう材層からなる接合層の外周部に回路パターンに沿って波形状を形成することによって、高接合強度を有すると共に、熱サイクル特性に優れるセラミックス回路基板を得ることが可能となる。   In the above evaluation results, the bonding strength of the Cu circuit board of Example 1 was almost the same as that of Comparative Example 1. On the other hand, regarding the thermal cycle characteristics, the crack generation amount of the ceramic circuit board according to Example 1 was about 10%, whereas the crack generation amount of the ceramic circuit board according to Comparative Example 1 was about 15%. From this evaluation result, it can be seen that in Example 1, the number of TCT cycles is improved by about 33% in a relative comparison with Comparative Example 1. Thus, by forming a wave shape along the circuit pattern on the outer peripheral portion of the bonding layer made of the brazing material layer, it becomes possible to obtain a ceramic circuit board having high bonding strength and excellent thermal cycle characteristics. .

本発明の一実施形態によるセラミックス回路基板の概略構成を示す平面図である。It is a top view which shows schematic structure of the ceramic circuit board by one Embodiment of this invention. 図1に示すセラミックス回路基板の断面図である。It is sectional drawing of the ceramic circuit board shown in FIG. 図1に示すセラミックス回路基板を接合層の部分で平面方向に切断した横断面図である。It is the cross-sectional view which cut | disconnected the ceramic circuit board shown in FIG. 1 in the plane direction in the part of the joining layer. 図1に示すセラミックス回路基板の要部拡大断面図である。It is a principal part expanded sectional view of the ceramic circuit board shown in FIG. 本発明のセラミックス回路基板における接合層の外周部形状を説明するための図である。It is a figure for demonstrating the outer peripheral part shape of the joining layer in the ceramic circuit board of this invention. 本発明の一実施形態によるセラミックス回路基板の製造方法の要部製造工程を示す平面図である。It is a top view which shows the principal part manufacturing process of the manufacturing method of the ceramic circuit board by one Embodiment of this invention. 図6に示すセラミックス回路基板の要部製造工程を断面で示す図である。It is a figure which shows the principal part manufacturing process of the ceramic circuit board shown in FIG. 6 in a cross section.

符号の説明Explanation of symbols

1……セラミックス回路基板、2……セラミックス基板、3……接合層、4(4a,4b)……金属回路板、5……接合層の波形外周部、11……金属回路パターン、13……ろう材の塗布層、14……金属板。     DESCRIPTION OF SYMBOLS 1 ... Ceramic circuit board, 2 ... Ceramic board, 3 ... Bonding layer, 4 (4a, 4b) ... Metal circuit board, 5 ... Waveform outer periphery of bonding layer, 11 ... Metal circuit pattern, 13 ... ... brazing material coating layer, 14 ... metal plate.

Claims (7)

セラミックス基板と、前記セラミックス基板の両主面の少なくとも一方の面に接合層を介して接合された金属回路板とを具備するセラミックス回路基板において、
前記接合層は前記金属回路板の回路パターンに沿って形成された波形の外周部を有することを特徴とするセラミックス回路基板。
In a ceramic circuit board comprising a ceramic substrate and a metal circuit board bonded to at least one surface of both main surfaces of the ceramic substrate via a bonding layer,
The ceramic circuit board, wherein the bonding layer has a corrugated outer periphery formed along a circuit pattern of the metal circuit board.
請求項1記載のセラミックス回路基板において、
前記接合層の外周部に設けられた前記波形は曲線で構成された形状を有し、かつ波の形成周期が0.1〜5mmの範囲であると共に、波の形成幅が0.05〜2mmの範囲であることを特徴とするセラミックス回路基板。
The ceramic circuit board according to claim 1,
The waveform provided on the outer peripheral portion of the bonding layer has a curved shape, and the wave formation period is in the range of 0.1 to 5 mm, and the wave formation width is in the range of 0.05 to 2 mm. A ceramic circuit board characterized by that.
請求項1または請求項2記載のセラミックス回路基板において、
前記接合層はろう材層からなることを特徴とするセラミックス回路基板。
In the ceramic circuit board according to claim 1 or 2,
The ceramic circuit board, wherein the bonding layer is made of a brazing material layer.
請求項1ないし請求項3のいずれか1項記載のセラミックス回路基板において、
前記セラミックス基板は、窒化アルミニウム焼結体、窒化ケイ素焼結体、アルミナ焼結体、またはアルミナとジルコニアの複合焼結体からなり、かつ前記金属回路板は銅板またはアルミニウム板からなることを特徴とするセラミックス回路基板。
In the ceramic circuit board according to any one of claims 1 to 3,
The ceramic substrate is made of an aluminum nitride sintered body, a silicon nitride sintered body, an alumina sintered body, or a composite sintered body of alumina and zirconia, and the metal circuit board is made of a copper plate or an aluminum plate. Ceramic circuit board.
セラミックス基板の両主面の少なくとも一方の面に金属回路板を接合してセラミックス回路基板を製造するにあたり、
前記セラミックス基板の主面上に、前記金属回路板の回路パターンに対応させて、外周部が波形となるように接合材を塗布する工程と、
前記接合材の塗布層上に金属板を配置し、前記セラミックス基板と金属板とを接合する工程と、
前記金属板を前記回路パターンに対応させて加工することにより、前記金属回路板を形成する工程と
を具備することを特徴とするセラミックス回路基板の製造方法。
In manufacturing a ceramic circuit board by joining a metal circuit board to at least one of the two main surfaces of the ceramic board,
Applying a bonding material on the main surface of the ceramic substrate so as to correspond to the circuit pattern of the metal circuit board so that the outer peripheral portion has a waveform;
Arranging a metal plate on the coating layer of the bonding material, and bonding the ceramic substrate and the metal plate;
Forming the metal circuit plate by processing the metal plate in correspondence with the circuit pattern. A method for manufacturing a ceramic circuit board, comprising:
請求項5記載のセラミックス回路基板の製造方法において、
前記波形の形成周期が0.1〜5mmの範囲で、かつ形成幅が0.05〜2mmの範囲となるように、前記接合材を塗布することを特徴とするセラミックス回路基板の製造方法。
In the manufacturing method of the ceramic circuit board of Claim 5,
A method for manufacturing a ceramic circuit board, wherein the bonding material is applied so that a waveform forming period is in a range of 0.1 to 5 mm and a forming width is in a range of 0.05 to 2 mm.
請求項5または請求項6記載のセラミックス回路基板の製造方法において、
前記接合材としてろう材を用いることを特徴とするセラミックス回路基板の製造方法。
In the manufacturing method of the ceramic circuit board of Claim 5 or Claim 6,
A method of manufacturing a ceramic circuit board, wherein a brazing material is used as the bonding material.
JP2003326350A 2003-09-18 2003-09-18 Ceramic circuit board and its manufacturing method Withdrawn JP2005093803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003326350A JP2005093803A (en) 2003-09-18 2003-09-18 Ceramic circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003326350A JP2005093803A (en) 2003-09-18 2003-09-18 Ceramic circuit board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005093803A true JP2005093803A (en) 2005-04-07

Family

ID=34456564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003326350A Withdrawn JP2005093803A (en) 2003-09-18 2003-09-18 Ceramic circuit board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005093803A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090740A1 (en) * 2010-12-28 2012-07-05 株式会社日立製作所 Circuit board for semiconductor module
WO2012079855A3 (en) * 2010-12-14 2012-09-20 Robert Bosch Gmbh Electronic assembly comprising an improved sinter connection
JP2013038123A (en) * 2011-08-04 2013-02-21 Showa Denko Kk Method for manufacturing insulation circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012079855A3 (en) * 2010-12-14 2012-09-20 Robert Bosch Gmbh Electronic assembly comprising an improved sinter connection
WO2012090740A1 (en) * 2010-12-28 2012-07-05 株式会社日立製作所 Circuit board for semiconductor module
JP2012138541A (en) * 2010-12-28 2012-07-19 Hitachi Ltd Circuit board for semiconductor module
JP2013038123A (en) * 2011-08-04 2013-02-21 Showa Denko Kk Method for manufacturing insulation circuit board

Similar Documents

Publication Publication Date Title
JP4969738B2 (en) Ceramic circuit board and semiconductor module using the same
CN107408538B (en) Circuit board and semiconductor device
JP5598522B2 (en) Circuit board, semiconductor module using the same, and circuit board manufacturing method
JP4998404B2 (en) Power module substrate, manufacturing method thereof, and power module
JP2008034611A (en) Heat radiating substrate, and electronic apparatus using same
JP2002043482A (en) Member for electronic circuit, its manufacturing method and electronic component
JP2007227867A (en) Heat-dissipating board and semiconductor device using the same
JP3932744B2 (en) Manufacturing method of insulated circuit board for semiconductor mounting
JP2005026252A (en) Ceramic circuit board, heat radiating module, and semiconductor device
WO2019026834A1 (en) Ceramic circuit board
JP2007273661A (en) Semiconductor device
JP5772088B2 (en) Power module substrate manufacturing method and power module substrate
JP5047315B2 (en) Ceramic circuit board
JP2005093803A (en) Ceramic circuit board and its manufacturing method
JP4557398B2 (en) Electronic element
JP4244723B2 (en) Power module and manufacturing method thereof
JP3192911B2 (en) Ceramic circuit board
JPH08102570A (en) Ceramic circuit board
JP2010050415A (en) Substrate for power module and method of manufacturing the same
JP2019067804A (en) Ceramic circuit board
JP2006229247A (en) Circuit board and manufacturing method therefor
JP4457905B2 (en) Insulated circuit board for power module and power module
JP6526995B2 (en) Heat dissipation board
JP5614127B2 (en) Power module substrate and manufacturing method thereof
JP2009182209A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205