JP2019067804A - Ceramic circuit board - Google Patents

Ceramic circuit board Download PDF

Info

Publication number
JP2019067804A
JP2019067804A JP2017188490A JP2017188490A JP2019067804A JP 2019067804 A JP2019067804 A JP 2019067804A JP 2017188490 A JP2017188490 A JP 2017188490A JP 2017188490 A JP2017188490 A JP 2017188490A JP 2019067804 A JP2019067804 A JP 2019067804A
Authority
JP
Japan
Prior art keywords
ceramic
circuit board
metal layer
metal
ceramic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017188490A
Other languages
Japanese (ja)
Other versions
JP7027095B2 (en
Inventor
篤士 酒井
Atsushi Sakai
篤士 酒井
秀樹 広津留
Hideki Hirotsuru
秀樹 広津留
市川 恒希
Koki Ichikawa
恒希 市川
佳孝 谷口
Yoshitaka Taniguchi
佳孝 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd filed Critical Denka Co Ltd
Priority to JP2017188490A priority Critical patent/JP7027095B2/en
Publication of JP2019067804A publication Critical patent/JP2019067804A/en
Application granted granted Critical
Publication of JP7027095B2 publication Critical patent/JP7027095B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

To provide a ceramic circuit board equipped with durability with respect to a large current, heat dissipation, and thermal shock resistance.SOLUTION: A ceramic circuit board 101 includes: a ceramic substrate 1; and metal layers 2a, 2b which are provided on both sides of the ceramic substrate 1. The metal layers 2a, 2b have first metal layers 22a, 22b containing Al and second metal layers 23a, 23b containing Cu in this order from the ceramic substrate 1, and at least one of the metal layers 2a, 2b forms a metal circuit.SELECTED DRAWING: Figure 1

Description

本発明は、セラミックス回路基板に関し、特にパワーモジュール等の大電力電子部品の実装に好適なセラミックス回路基板に関する。   The present invention relates to a ceramic circuit board, and more particularly to a ceramic circuit board suitable for mounting high power electronic components such as power modules.

近年、ロボット、モーター等の産業機器の高性能化に伴い、インバータの大電流化及び高効率化が求められている。このような状況の下、インバータに使用されるパワーモジュールにおいて、半導体素子から発生する熱も増加の一途をたどっている。半導体素子から発生する熱を効率的に拡散させるため、良好な熱伝導性を有するセラミックス回路基板が用いられている。   In recent years, with the advancement of the performance of industrial devices such as robots and motors, it has been required to increase the current and improve the efficiency of inverters. Under such circumstances, in the power module used for the inverter, the heat generated from the semiconductor element continues to increase. In order to efficiently diffuse the heat generated from the semiconductor element, a ceramic circuit board having good thermal conductivity is used.

パワーモジュールは、一般に、セラミックス回路基板と、セラミックス回路基板の一方の面上に設けられた半導体素子と、セラミックス回路基板の他方の面上に半田付け等により設けられ、熱伝導性に優れるCu、Cu−Mo、Cu−C、Al、Al−SiC、Al−C等からなるベース板と、ベース板のセラミックス回路基板とは反対側の面上にねじ止め等により設けられた放熱フィンと、を備える。   The power module is generally provided on the ceramic circuit board, the semiconductor element provided on one surface of the ceramic circuit board, and the other surface of the ceramic circuit board by soldering or the like, and Cu, which has excellent thermal conductivity, A base plate made of Cu-Mo, Cu-C, Al, Al-SiC, Al-C, etc., and a radiation fin provided by screwing or the like on the surface of the base plate opposite to the ceramic circuit board; Prepare.

パワーモジュールは、当初、簡単な工作機械に使用されてきたが、最近では溶接機、電車の駆動部、電気自動車のように、より厳しい環境条件下での耐久性と更なる小型化が要求される用途で使用されるようになっている。   Power modules have been used initially for simple machine tools, but recently, like welding machines, train drives, and electric vehicles, durability and further miniaturization under harsher environmental conditions are required. It is intended to be used in

このような要求に対応するため、パワーモジュールに使用される半導体素子においては、従来のSiに代わる材料としてSiCの開発が進められ、セラミックス回路基板においては、金属回路の厚みを増加させるなど、電流密度を上げるための試みがなされている。また、セラミックス回路基板の金属回路部分の材料としては、数千ボルトの高電圧、数百アンペアの高電流に対応するため、Cuが主として用いられている。   In order to meet such requirements, in semiconductor devices used in power modules, SiC is being developed as a material to replace conventional Si, and in ceramic circuit boards, the thickness of metal circuits is increased, etc. Attempts have been made to increase the density. Further, as a material of the metal circuit portion of the ceramic circuit board, Cu is mainly used in order to correspond to a high voltage of several thousand volts and a high current of several hundreds of amperes.

しかし、このようなパワーモジュールにおいては、例えば−45℃から235℃までの熱衝撃を繰り返し加えると、Cuとセラミックスとの熱膨張率差に起因する熱応力による歪みがCuの粒界に蓄積し、この歪みがCuの粒界のずれを引き起こすことで、金属回路表面の表面粗さを増加させる。金属回路表面の表面粗さが増加すると、SiC半導体素子との接合性が低下し、パワーモジュールが正常に作動しなくなることが懸念される。これに対し、金属回路部分の厚みを小さくすることで、熱衝撃に伴う金属回路表面の表面粗さの増加を抑制する(耐熱衝撃性を向上させる)ことが可能とされている(例えば、非特許文献1参照)。   However, in such a power module, for example, when thermal shock from −45 ° C. to 235 ° C. is repeatedly applied, strain due to thermal stress due to the difference in thermal expansion coefficient between Cu and the ceramic accumulates in the grain boundary of Cu. This strain causes deviation of Cu grain boundaries, thereby increasing the surface roughness of the metal circuit surface. If the surface roughness of the metal circuit surface is increased, there is a concern that the bonding property with the SiC semiconductor element may be reduced and the power module may not operate properly. On the other hand, by reducing the thickness of the metal circuit portion, it is possible to suppress an increase in the surface roughness of the metal circuit surface accompanying the thermal shock (to improve the thermal shock resistance) (for example, non- Patent Document 1).

国立研究開発法人新エネルギー・産業技術総合開発機構、「低酸素社会を実現する新素材パワー半導体プロジェクト」事業原簿(公開)、p.III−572(平成27年7月13日)National Research and Development Corporation New Energy and Industrial Technology Development Organization, "New Material Power Semiconductor Project to Realize Low Oxygen Society" Business Register (released), p. III-572 (July 13, 2015)

セラミックス回路基板における金属回路部分の厚みを小さくすることにより、熱衝撃に伴う金属回路表面の表面粗さの増加をある程度抑制することが可能となるものの、本発明者等の検討によれば、このようなセラミックス回路基板は、大電流に対する耐久性の低下や、放熱性の低下が起こることが判明した。   By reducing the thickness of the metal circuit portion in the ceramic circuit board, it is possible to suppress an increase in the surface roughness of the metal circuit surface accompanying the thermal shock to some extent, according to the study of the present inventors etc. It was found that such a ceramic circuit board has a decrease in durability against a large current and a decrease in heat dissipation.

本発明は、このような実情に鑑みてなされたものであって、大電流に対する耐久性、放熱性、及び耐熱衝撃性を備えるセラミックス回路基板を提供することを目的とする。   The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a ceramic circuit board having durability against a large current, heat dissipation, and thermal shock resistance.

本発明は、セラミックス基材と、セラミックス基材の両面に設けられた金属層と、を備え、金属層は、Alを含む第一金属層及びCuを含む第二金属層をセラミックス基材からこの順に有しており、金属層のうちの少なくとも一方が金属回路を形成している、セラミックス回路基板を提供する。   The present invention comprises a ceramic base and a metal layer provided on both sides of the ceramic base, the metal layer including a first metal layer containing Al and a second metal layer containing Cu from the ceramic base A ceramic circuit board is provided, having in order, at least one of the metal layers forming a metal circuit.

セラミックス回路基板は、235℃の環境に30分放置した後に−45℃の環境に30分放置する操作を1サイクルとして、1000サイクルのヒートサイクル試験後において、金属層のセラミックス基材と反対側の面の表面粗さRaが1μm以下であってもよい。   The ceramic circuit board is left in an environment of 235 ° C. for 30 minutes and then left in an environment of −45 ° C. for 30 minutes as one cycle, after the heat cycle test of 1000 cycles, the metal layer on the opposite side to the ceramic base The surface roughness Ra of the surface may be 1 μm or less.

セラミックス基材は、AlN、Si又はAlで形成されていてもよく、厚みが0.2〜1.5mmであってもよい。 The ceramic base may be made of AlN, Si 3 N 4 or Al 2 O 3 and may have a thickness of 0.2 to 1.5 mm.

金属層の厚みは、0.1〜6mmであってもよい。   The thickness of the metal layer may be 0.1 to 6 mm.

第一金属層の端面と第二金属層の端面とは面一であってもよく、第一金属層の端面が第二金属層の端面よりも外側にはみ出していてもよい。   The end face of the first metal layer may be flush with the end face of the second metal layer, and the end face of the first metal layer may protrude outside the end face of the second metal layer.

本発明によれば、大電流に対する耐久性、放熱性及び耐熱衝撃性を備えるセラミックス回路基板を提供することが可能となる。   According to the present invention, it is possible to provide a ceramic circuit board having durability against a large current, heat dissipation and thermal shock resistance.

セラミックス回路基板の一実施形態を示す断面図である。It is a sectional view showing one embodiment of a ceramic circuit board. セラミックス回路基板の一実施形態を示す断面図である。It is a sectional view showing one embodiment of a ceramic circuit board. パワーモジュールの一実施形態を示す断面図である。FIG. 2 is a cross-sectional view of one embodiment of a power module.

以下、本発明のいくつかの実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。   Hereinafter, some embodiments of the present invention will be described in detail. However, the present invention is not limited to the following embodiments.

図1は、セラミックス回路基板の一実施形態を示す断面図である。図1に示すように、セラミックス回路基板101は、セラミックス基材1と、セラミックス基材1の両面に設けられた金属層2a,2bとを有する。金属層2a,2bは、それぞれ、セラミックス基材1上に接し、Alを含む第一金属層22a,22b、及び第一金属層22a,22b上に形成された、Cuを含む第二金属層23a,23bから構成されている。すなわち、セラミックス基材、第一金属層及び第二金属層がこの順に積層している。金属層2a,2bのうちの少なくとも一方は、電気回路(金属回路)を形成している。   FIG. 1 is a cross-sectional view showing an embodiment of a ceramic circuit board. As shown in FIG. 1, the ceramic circuit board 101 has a ceramic base 1 and metal layers 2 a and 2 b provided on both sides of the ceramic base 1. The metal layers 2a and 2b are in contact with the ceramic base 1, respectively, and the first metal layers 22a and 22b containing Al and the second metal layer 23a containing Cu formed on the first metal layers 22a and 22b. , 23b. That is, the ceramic base, the first metal layer and the second metal layer are laminated in this order. At least one of the metal layers 2a and 2b forms an electric circuit (metal circuit).

このような特徴を有するセラミックス回路基板が、熱衝撃を繰り返し加えた後であっても、金属回路表面の表面粗さの増加を抑制できる理由を、本発明者等は以下のように考えている。   The inventors consider as follows the reason why the ceramic circuit board having such characteristics can suppress the increase of the surface roughness of the metal circuit surface even after repeated thermal shocks. .

まず、従来のセラミックス回路基板は、セラミックス基材にCuを含む金属層を接合したものであるが、上述したように熱衝撃を繰り返し受けると、Cuとセラミックスとの熱膨張率差に起因する熱応力による歪みがCuの粒界に蓄積し、この歪みがCuの粒界のずれを引き起こすことで、金属回路表面の表面粗さを増加させる。これに対し、本発明に係るセラミックス回路基板は、セラミックス基材上にまずAlを含む第一金属層が接合しており、当該第一金属層を介してCuを含む第二金属層が形成されている。Alとセラミックスとの熱膨張率差は大きいものの、Alは柔らかい金属であるため、熱衝撃を繰り返し受けた場合であっても、Cuを含む第二金属層とセラミックス基材との間に発生する熱応力を緩衝させることができると考えられる。結果としてCuの粒界のずれを抑制し、金属回路表面の表面粗さの増加を抑制することができたと本発明者等は考えている。   First, the conventional ceramic circuit substrate is a ceramic substrate on which a metal layer containing Cu is joined. However, as described above, when a thermal shock is repeatedly received, the heat resulting from the difference in coefficient of thermal expansion between Cu and the ceramic Strain due to stress accumulates on Cu grain boundaries, and this strain causes deviation of Cu grain boundaries, thereby increasing the surface roughness of the metal circuit surface. On the other hand, in the ceramic circuit board according to the present invention, the first metal layer containing Al is first bonded to the ceramic base, and the second metal layer containing Cu is formed via the first metal layer. ing. Although the difference in thermal expansion coefficient between Al and ceramics is large, Al is a soft metal, so even if it is subjected to repeated thermal shocks, it is generated between the second metal layer containing Cu and the ceramic base It is believed that thermal stress can be buffered. As a result, the present inventors believe that the shift of the grain boundary of Cu was suppressed and the increase in the surface roughness of the metal circuit surface was able to be suppressed.

また、本発明に係るセラミックス回路基板は、上記構成とすることで金属回路表面の表面粗さの増加を抑制することができることから、従来のように金属回路部分の厚みを小さくする必要がなく、当該厚みを小さくすることに起因する大電流に対する耐久性の低下や、放熱性の低下も抑えることができると考えられる。   Further, in the ceramic circuit board according to the present invention, the increase in surface roughness of the metal circuit surface can be suppressed by adopting the above configuration, and it is not necessary to reduce the thickness of the metal circuit portion as in the prior art It is considered that the decrease in durability against a large current and the decrease in heat dissipation due to the reduction of the thickness can be suppressed.

このようなセラミックス回路基板101を得るためには、例えば、セラミックス基材1は、AlN、Si又はAlで形成されていることが好ましい。セラミックス基材1の厚みは、0.2〜1.5mmであることが好ましく、0.25〜1.0mmであることがより好ましい。セラミックス基材1の厚みが0.2mm未満であると耐熱衝撃性が低下し、1.5mmを超えると放熱性が低下する傾向がある。 In order to obtain such a ceramic circuit board 101, for example, the ceramic base 1 is preferably formed of AlN, Si 3 N 4 or Al 2 O 3 . The thickness of the ceramic base 1 is preferably 0.2 to 1.5 mm, and more preferably 0.25 to 1.0 mm. When the thickness of the ceramic base 1 is less than 0.2 mm, the thermal shock resistance tends to decrease, and when it exceeds 1.5 mm, the heat dissipation tends to decrease.

また、第一金属層22a,22bはAlを含むが、Alを主成分として含んでいればよい。ここで、「主成分」とは、第一金属層22a,22bの全体質量を基準として、70質量%以上含まれる成分を意味する。主成分の割合は、90質量%以上であってもよく、95質量%以上であってもよい。また、第一金属層は、微量の不可避的不純物を含んでいてもよい。   Moreover, although 1st metal layer 22a, 22b contains Al, it should just contain Al as a main component. Here, the term "main component" means a component contained at 70% by mass or more based on the total mass of the first metal layers 22a and 22b. The proportion of the main component may be 90% by mass or more, or 95% by mass or more. In addition, the first metal layer may contain a small amount of unavoidable impurities.

第一金属層22a,22bに含まれる他の成分としては、本発明の効果を損なわない範囲であれば特に制限されるものではないが、例えば、Cu、Cu及びMoを含む合金、Cu及びWを含む合金等が挙げられる。第一金属層22a,22bは、それぞれ同種の材料で形成されていても、異種の材料で形成されていてもよいが、セラミックス回路基板の製造を容易にする観点から、同種の材料で形成されていることが好ましい。   The other components contained in the first metal layers 22a and 22b are not particularly limited as long as the effects of the present invention are not impaired. For example, an alloy containing Cu, Cu and Mo, Cu and W Alloys and the like. The first metal layers 22a and 22b may be formed of the same kind of material or different kinds of materials, but are formed of the same kind of material from the viewpoint of facilitating the manufacture of the ceramic circuit board. Is preferred.

第一金属層22a,22bの厚みは、0.1〜3mmであることが好ましく、0.15〜1mmであることがより好ましい。第一金属層22a,22bの厚みが0.1mm未満であると、Cuを含む第二金属層とセラミックス基材との間に発生する熱応力を緩衝することができず、3mmを超えると、セラミックス回路基板の厚みが必要以上に大きくなり、パワーモジュールの小型化の実現が困難となる。なお、第一金属層22a,22bの厚みは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板の製造を容易にする観点から、実質的に同じであることが好ましい。   The thickness of the first metal layers 22a and 22b is preferably 0.1 to 3 mm, and more preferably 0.15 to 1 mm. If the thickness of the first metal layers 22a and 22b is less than 0.1 mm, the thermal stress generated between the second metal layer containing Cu and the ceramic base can not be buffered, and if it exceeds 3 mm, The thickness of the ceramic circuit board becomes larger than necessary, which makes it difficult to miniaturize the power module. The thicknesses of the first metal layers 22a and 22b may be substantially the same or different, but are preferably substantially the same from the viewpoint of facilitating the production of the ceramic circuit board.

第二金属層23a,23bは、Cuを含むが、Cuを主成分として含んでいればよい。ここで、「主成分」とは、第二金属層23a,23bの全体質量を基準として、70質量%以上含まれる成分を意味する。主成分の割合は、90質量%以上であってもよく、95質量%以上であってもよい。また、第二金属層は、微量の不可避的不純物を含んでいてもよい。   The second metal layers 23a and 23b contain Cu, but may contain Cu as a main component. Here, the “main component” means a component contained at 70% by mass or more based on the total mass of the second metal layers 23 a and 23 b. The proportion of the main component may be 90% by mass or more, or 95% by mass or more. The second metal layer may also contain a small amount of unavoidable impurities.

第二金属層23a,23bに含まれる他の成分としては、本発明の効果を損なわない範囲であれば特に制限されるものではないが、例えば、Al、Al及びMoを含む合金、Cu及びWを含む合金等が挙げられる。第二金属層23a,23bは、それぞれ同種の材料で形成されていても、異種の材料で形成されていてもよいが、セラミックス回路基板の製造を容易にする観点から、同種の材料で形成されていることが好ましい。   The other components contained in the second metal layers 23a and 23b are not particularly limited as long as the effects of the present invention are not impaired. For example, an alloy containing Al, Al and Mo, Cu and W Alloys and the like. The second metal layers 23a and 23b may be formed of the same kind of material or different kinds of materials, but are formed of the same kind of material from the viewpoint of facilitating the production of the ceramic circuit board. Is preferred.

第二金属層23a,23bの厚みは、0.2〜3mmであることが好ましく、0.3〜2mmであることがより好ましい。第二金属層23a,23bの厚みが0.2mm未満であると、大電流を流すことが困難となり、3mmを超えると、発生する熱応力が大きくなり、Alを含む第一金属層で熱応力を緩衝することが難しくなる可能性がある。なお、第二金属層23a,23bの厚みは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板の製造を容易にする観点から、実質的に同じであることが好ましい。   It is preferable that it is 0.2-3 mm, and, as for the thickness of 2nd metal layer 23a, 23b, it is more preferable that it is 0.3-2 mm. When the thickness of the second metal layers 23a and 23b is less than 0.2 mm, it becomes difficult to flow a large current, and when it exceeds 3 mm, the generated thermal stress becomes large and the thermal stress in the first metal layer containing Al Buffering can be difficult. The thicknesses of the second metal layers 23a and 23b may be substantially the same or different, but are preferably substantially the same from the viewpoint of facilitating the production of the ceramic circuit board.

また、金属層2a,2bの厚みは、0.1〜6mmであることが好ましく、0.2〜3mmであることがより好ましく、0.4〜2mmであることが更に好ましく、0.5〜1mmであることが特に好ましい。金属層2a,2bの厚みが0.1mm未満であると流せる電流が制限され、6mmを超えると耐熱衝撃性が低下する傾向がある。金属層2a,2bの厚みは、それぞれ実質的に同じでも異なっていてもよいが、セラミックス回路基板の製造を容易にする観点から、実質的に同じであることが好ましい。   The thickness of the metal layers 2a and 2b is preferably 0.1 to 6 mm, more preferably 0.2 to 3 mm, still more preferably 0.4 to 2 mm, and 0.5 to 0.5 mm. Particular preference is given to 1 mm. If the thickness of the metal layers 2a and 2b is less than 0.1 mm, the flowable current is limited, and if it exceeds 6 mm, the thermal shock resistance tends to decrease. The thicknesses of the metal layers 2a and 2b may be substantially the same or different, but are preferably substantially the same from the viewpoint of facilitating the production of the ceramic circuit board.

上述した本実施形態に係るセラミックス回路基板101は、235℃の環境に30分放置した後に−45℃の環境に30分放置する操作を1サイクルとして、1000サイクルのヒートサイクル試験後において、金属層の前記セラミックス基材と反対側の面の表面粗さRaの増加を抑制することができる。上記ヒートサイクル試験後におけるRaの値は、例えば1μm以下であってよく、0.9μm以下であってよく、0.5μm以下であってよい。上記Raの下限値は特に制限されるものではないが、例えば0.1μm以上である。   The ceramic circuit board 101 according to the present embodiment described above is a metal layer after 1000 cycles of heat cycle test, where one cycle is an operation of leaving in an environment of −35 ° C. for 30 minutes after leaving in an environment of 235 ° C. for 30 minutes. It is possible to suppress an increase in surface roughness Ra of the surface opposite to the ceramic base of the above. The value of Ra after the heat cycle test may be, for example, 1 μm or less, may be 0.9 μm or less, and may be 0.5 μm or less. The lower limit of the above-mentioned Ra is not particularly limited, but is, for example, 0.1 μm or more.

本明細書において、金属層のセラミックス基材と反対側の面における表面粗さRaは、表面粗さ測定機を用いて、JIS−B0601−1994に準拠した方法により測定することができる。表面粗さ測定機としては、例えば、株式会社ミツトヨ製の商品名「SJ−400」を用いることができる。   In this specification, surface roughness Ra in the surface on the opposite side to the ceramic base material of a metal layer can be measured by the method based on JIS-B0601-1994 using a surface roughness measuring machine. As a surface roughness measuring machine, for example, a trade name “SJ-400” manufactured by Mitutoyo Co., Ltd. can be used.

セラミックス回路基板101は、例えば、セラミックス基材1と第一金属層22a,22bとを接合し、その後第二金属層23a,23bをそれぞれ第一金属層22a,22b上に形成させることにより得ることができる。   The ceramic circuit board 101 is obtained, for example, by bonding the ceramic base 1 and the first metal layers 22a and 22b and then forming the second metal layers 23a and 23b on the first metal layers 22a and 22b. Can.

セラミックス基材1と第一金属層22a,22bとを接合する方法としては、接着剤を用いて両者を接着させる接着法、活性金属法、溶射法等を単独で又は複数を組み合わせて用いる方法が挙げられる。   As a method of bonding the ceramic base 1 and the first metal layers 22a and 22b, there is a method using an adhesive method in which both are adhered, an active metal method, a thermal spraying method, etc. alone or in combination. It can be mentioned.

接着法は、接着剤を用いて両者を接着させる方法であり、セラミックス基材の両面に、例えばアクリル系接着剤で金属板を接着した後、所望によりエッチング法で回路を形成する方法である。   The bonding method is a method of bonding both using an adhesive, and for example, a method of forming a circuit by an etching method if desired after bonding a metal plate with an acrylic adhesive on both sides of a ceramic base.

活性金属法は、例えば、Al−Cu−Mgクラッド箔をろう材として用い、温度630℃でセラミックス基材の両面にAl板を接合した後、所望によりエッチング法で回路を形成する方法が挙げられる。   The active metal method includes, for example, a method of forming a circuit by an etching method if desired after bonding an Al plate on both sides of a ceramic base at a temperature of 630 ° C. using an Al-Cu-Mg clad foil as a brazing material. .

溶射法(コールドスプレー法)は、例えば、複数の金属粒子から構成される金属紛体を10〜270℃に加熱するとともに250〜1050m/sの速度まで加速してから吹き付けることにより、セラミックス基材上に金属層を形成させる工程と、セラミックス基材及びセラミックス基材上に形成された金属層を不活性ガス雰囲気下で加熱処理する工程とを備える。溶射法によりAlを含む第一金属層を形成する場合は、金属紛体を構成する金属としてAl粒子を用いればよい。   In the thermal spraying method (cold spray method), for example, the metal powder composed of a plurality of metal particles is heated to 10 to 270 ° C. and accelerated to a speed of 250 to 1050 m / s and then sprayed to form a ceramic substrate. And a step of heat-treating the ceramic base and the metal layer formed on the ceramic base in an inert gas atmosphere. When the first metal layer containing Al is formed by a thermal spraying method, Al particles may be used as the metal constituting the metal powder.

また、第二金属層23a,23bをそれぞれ第一金属層22a,22b上に形成させる方法としては、上記第一金属層と同様、接着剤を用いて両者を接着させる接着法、活性金属法、溶射法等を単独で又は複数を組み合わせて用いる方法が挙げられ、ここでは重複する説明を省略する。   Further, as a method of forming the second metal layers 23a and 23b on the first metal layers 22a and 22b, as in the case of the first metal layer, an adhesion method in which both are adhered using an adhesive, an active metal method, A method of using a thermal spraying method etc. singly or in combination may be mentioned, and the redundant description will be omitted here.

なお、活性金属法において、Cuを含む第二金属層を形成する方法としては、例えば、Ag(90%)−Cu(10%)−TiH(3.5%)のろう材を用いて、温度800℃で上記第一金属層上にCu板を接合した後、所望によりエッチング法で回路を形成する方法が挙げられる。 In the active metal method, as a method of forming a second metal layer containing Cu, for example, a brazing material of Ag (90%)-Cu (10%)-TiH 2 (3.5%) is used. After bonding a Cu plate on the first metal layer at a temperature of 800 ° C., a method of forming a circuit by an etching method can be mentioned, if desired.

上述した実施形態では、金属層2a,2bは、それぞれ、第一金属層22a,22b及び第二金属層23a,23bを有する場合について説明したが、本発明は、上記実施形態に限らず、例えば第一金属層及び第二金属層の間に他の金属層を有する等、金属層2a,2bがそれぞれ三層以上の金属層を有していてもよい。このような他の金属層を有する場合、当該金属層は、例えばNiを含む金属層が挙げられる。他の金属層を有することにより、Alを含む第一金属層とCuを含む第二金属層との高温環境下における反応を抑制することができる。   Although the metal layers 2a and 2b each have the first metal layers 22a and 22b and the second metal layers 23a and 23b in the above-described embodiment, the present invention is not limited to the above embodiments, for example. The metal layers 2a and 2b may each have three or more metal layers, such as having another metal layer between the first metal layer and the second metal layer. When such other metal layer is provided, the metal layer may be, for example, a metal layer containing Ni. By having another metal layer, the reaction in a high temperature environment of the first metal layer containing Al and the second metal layer containing Cu can be suppressed.

また、図1に示すセラミックス回路基板101においては、第一金属層22a,22bの端面22Eと第二金属層23a,23bの端面23Eとが面一になっているが、セラミックス回路基板がより優れた耐熱衝撃性を有する観点から、図2に示すセラミックス回路基板102のように、第一金属層22a,22bの端面22Eが、第二金属層23a,23bの端面23Eよりも外側、すなわちセラミックス基材1の端部側にはみ出していてもよい。端面22Eが、端面23Eよりもはみ出している部分の幅は、例えば1〜1000μmであってもよい。   Further, in the ceramic circuit board 101 shown in FIG. 1, the end face 22E of the first metal layer 22a, 22b and the end face 23E of the second metal layer 23a, 23b are flush, but the ceramic circuit board is more excellent From the viewpoint of having excellent thermal shock resistance, like the ceramic circuit board 102 shown in FIG. 2, the end face 22E of the first metal layers 22a and 22b is outside the end face 23E of the second metal layers 23a and 23b, that is, the ceramic base It may be protruded to the end side of the material 1. The width of the portion where the end face 22E protrudes beyond the end face 23E may be, for example, 1 to 1000 μm.

以上説明したセラミックス回路基板は、パワーモジュールにおいて好適に用いられ、大電流に対する耐久性の低下や、放熱性の低下を抑えることができる。   The ceramic circuit board described above is suitably used in a power module, and can suppress the reduction in durability against a large current and the reduction in heat dissipation.

図3は、パワーモジュールの一実施形態を示す断面図である。図3に示すように、パワーモジュール200は、ベース板3と、ベース板3上に第1の半田4を介して接合されたセラミックス回路基板103と、セラミックス回路基板103上に第2の半田5を介して接合された半導体素子6とを備えている。   FIG. 3 is a cross-sectional view of an embodiment of a power module. As shown in FIG. 3, the power module 200 includes a base plate 3, a ceramic circuit board 103 joined to the base plate 3 via the first solder 4, and a second solder 5 on the ceramic circuit board 103. And the semiconductor element 6 joined via the

セラミックス回路基板103は、セラミックス基材1と、セラミックス基材1の両面に設けられた金属層2a,2bとを備えている。ベース板3は、第1の半田4を介して金属層2bに接合されている。半導体素子6は、第2の半田5を介して金属層2aの所定の部分に接合されるとともに、アルミワイヤ(アルミ線)等の金属ワイヤ7で金属層2aの所定の部分に接合されている。なお、図3に示すパワーモジュールにおいて、金属層2aは、電気回路(金属回路)を形成している。金属層2bは、金属回路を形成していてもしていなくともよい。   The ceramic circuit board 103 includes a ceramic base 1 and metal layers 2 a and 2 b provided on both sides of the ceramic base 1. The base plate 3 is joined to the metal layer 2 b via the first solder 4. The semiconductor element 6 is joined to a predetermined portion of the metal layer 2a via the second solder 5, and is joined to a predetermined portion of the metal layer 2a by a metal wire 7 such as an aluminum wire (aluminum wire). . In the power module shown in FIG. 3, the metal layer 2a forms an electric circuit (metal circuit). The metal layer 2b may or may not form a metal circuit.

ベース板3上に設けられた上記の各構成要素は、例えば一面が開口した中空箱状の樹脂製の筐体8で蓋され、筐体8内に収容されている。ベース板3と筐体8との間の中空部分には、シリコーンゲル等の充填剤9が充填されている。金属層2aの所定部分には、筐体8の外部と電気的な接続が可能なように、筐体8を貫通する電極10が第3の半田11を介して接合されている。   Each of the above-described components provided on the base plate 3 is covered with, for example, a hollow box-shaped resin case 8 whose one surface is open, and is accommodated in the case 8. The hollow portion between the base plate 3 and the housing 8 is filled with a filler 9 such as silicone gel. An electrode 10 penetrating through the housing 8 is joined to a predetermined portion of the metal layer 2 a via a third solder 11 so as to be electrically connected to the outside of the housing 8.

ベース板3の縁部には、パワーモジュール200に例えば放熱部品を取り付ける際のネジ止め用の取付け穴3aが形成されている。取付け穴3aの数は、例えば4個以上である。ベース板3の縁部には、取付け穴3aに代えて、ベース板3の側壁が断面U字状となるような取付け溝が形成されていてもよい。   At an edge portion of the base plate 3, for example, a mounting hole 3 a for screwing when attaching a heat dissipation component to the power module 200 is formed. The number of mounting holes 3a is, for example, four or more. At the edge of the base plate 3, instead of the mounting hole 3a, a mounting groove may be formed such that the side wall of the base plate 3 has a U-shaped cross section.

パワーモジュール200は、上述した本実施形態に係るセラミックス回路基板を備えるため、高耐圧、高出力等が要望される電車又は自動車の駆動インバータとして好適に用いられる。   Since the power module 200 includes the ceramic circuit board according to the above-described embodiment, the power module 200 is suitably used as a driving inverter of a train or an automobile where high withstand voltage, high output and the like are required.

以下、実施例を挙げて本発明について更に具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。   Hereinafter, the present invention will be more specifically described by way of examples. However, the present invention is not limited to these examples.

[実施例1]
セラミックス基材として、窒化アルミニウム(AlN)基材(サイズ:50mm×60mm×0.635mmt)を用いた。Al−Cu−Mgクラッド箔をろう材として用い、セラミックス基材の両面に温度630℃にてAl板(厚み0.2mm)を接合し、エッチングによりAl回路を形成した。続いて、溶射法(コールドスプレー法)で厚み0.3mmのCu回路を積層し、温度300℃でアニール処理を行った後、無電解Niめっきを施し、セラミックス回路基板を作製した。
Example 1
An aluminum nitride (AlN) substrate (size: 50 mm × 60 mm × 0.635 mm t) was used as a ceramic substrate. An Al plate (0.2 mm in thickness) was bonded to both surfaces of the ceramic base at a temperature of 630 ° C. using an Al—Cu—Mg clad foil as a brazing material, and an Al circuit was formed by etching. Subsequently, a Cu circuit having a thickness of 0.3 mm was laminated by a thermal spraying method (cold spray method), annealing was performed at a temperature of 300 ° C., and electroless Ni plating was performed to fabricate a ceramic circuit board.

[実施例2]
実施例1と同様のセラミックス基材の両面に溶射法(コールドスプレー法)で厚み0.2mmのAl回路を積層し、温度500℃でアニール処理を行った。続いて、溶射法(コールドスプレー法)で厚み0.3mmのCu回路を積層し、温度300℃でアニール処理を行った後、無電解Niめっきを施し、セラミックス回路基板を作製した。
Example 2
An Al circuit having a thickness of 0.2 mm was laminated on both sides of the same ceramic base as in Example 1 by a thermal spraying method (cold spray method), and annealing was performed at a temperature of 500 ° C. Subsequently, a Cu circuit having a thickness of 0.3 mm was laminated by a thermal spraying method (cold spray method), annealing was performed at a temperature of 300 ° C., and electroless Ni plating was performed to fabricate a ceramic circuit board.

[実施例3]
実施例1と同様のセラミックス基材の両面に溶射法(コールドスプレー法)で厚み0.2mmのAl回路を積層し、温度500℃でアニール処理を行った後、エッチングにより回路を形成した。続いて、アクリル系接着剤でAl板に回路パターンを形取ったCu板(厚み0.3mm)を接着した後、無電解Niめっきを施し、セラミックス回路基板を作製した。
[Example 3]
An Al circuit having a thickness of 0.2 mm was laminated on both sides of the same ceramic base as in Example 1 by a thermal spraying method (cold spray method), annealing was performed at a temperature of 500 ° C., and a circuit was formed by etching. Subsequently, a Cu plate (thickness 0.3 mm) having a circuit pattern shaped thereon was adhered to an Al plate with an acrylic adhesive, and then electroless Ni plating was performed to prepare a ceramic circuit board.

[比較例1]
Ag−Cu−TiHろう材を用い、実施例1と同様のセラミックス基材の両面に温度800℃にてCu板(厚み0.3mm)を接合し、エッチングによりCu回路を形成した後、無電解Niめっきを施し、セラミックス回路基板を作製した。
Comparative Example 1
Using Ag-Cu-TiH 2 brazing material, bonding the Cu plate (thickness 0.3 mm) at a temperature 800 ° C. on both sides of the same ceramic base material as that used in Example 1, after forming a Cu circuit by etching, no Electrolytic Ni plating was performed to prepare a ceramic circuit board.

[比較例2]
セラミックス基材として、窒化珪素(Si)基材(サイズ:50mm×60mm×0.32mmt)を用いた。Ag−Cu−TiHろう材を用い、セラミックス基材の両面に温度800℃にてCu板(厚み0.3mm)を接合し、エッチングによりCu回路を形成した後、無電解Niめっきを施し、セラミックス回路基板を作製した。
Comparative Example 2
As a ceramic substrate, a silicon nitride (Si 3 N 4 ) substrate (size: 50 mm × 60 mm × 0.32 mm t) was used. A Cu plate (0.3 mm thick) is bonded to both sides of the ceramic base using an Ag-Cu-TiH 2 brazing material at a temperature of 800 ° C, and after forming a Cu circuit by etching, electroless Ni plating is applied, A ceramic circuit board was produced.

[比較例3]
アクリル系接着剤を用い、比較例2と同様のセラミック基材の両面にCu板(厚み0.3mm)を接着し、エッチングによりCu回路を形成した後、無電解Niめっきを施し、セラミックス回路基板を作製した。
Comparative Example 3
A Cu plate (0.3 mm thick) is adhered to both sides of the same ceramic base as in Comparative Example 2 using an acrylic adhesive, and a Cu circuit is formed by etching, and then electroless Ni plating is performed to form a ceramic circuit board. Was produced.

[比較例4]
実施例1と同様のセラミックス基材の両面に溶射法(コールドスプレー法)で厚み0.3mmのAl回路を積層し、温度500℃でアニール処理を行った後、無電解Niめっきを施し、セラミックス回路基板を作製した。
Comparative Example 4
After laminating a 0.3 mm thick Al circuit by thermal spraying (cold spray) on both sides of the same ceramic base as in Example 1 and annealing at a temperature of 500 ° C., electroless Ni plating is applied to the ceramic. A circuit board was produced.

各実施例及び比較例のセラミックス回路基板の詳細を表1に示す。   Table 1 shows the details of the ceramic circuit boards of the examples and the comparative examples.

Figure 2019067804
Figure 2019067804

<表面粗さRaの測定>
得られたセラミックス回路基板に対し、235℃の環境に30分放置した後に、−40℃の環境に30分放置する操作を1サイクルとして、1000サイクルのヒートサイクル試験を行った。ヒートサイクル試験後の実施例1〜3及び比較例2〜4のセラミックス回路基板に対し、表面粗さ測定機(株式会社ミツトヨ社、商品名「SJ−400」を用いて、JIS−B0601−1994に準拠した方法により表面粗さRaを測定した。実施例1〜3のセラミックス回路基板は、ヒートサイクル試験後においても比較例2〜4のセラミックス回路基板と比較して、表面粗さRaの増加を抑制することができ、耐熱衝撃性が良好であることが示された。なお、比較例1のセラミックス回路基板は、ヒートサイクル試験後に回路の剥離、セラミックス基材の破損が認められ、表面粗さRaを測定することができなかった。
<Measurement of surface roughness Ra>
The obtained ceramic circuit substrate was left in an environment of 235 ° C. for 30 minutes, and then left in the environment of −40 ° C. for 30 minutes as one cycle to conduct a heat cycle test of 1000 cycles. With respect to the ceramic circuit boards of Examples 1 to 3 and Comparative Examples 2 to 4 after the heat cycle test, using a surface roughness measuring machine (Mittoyo Co., Ltd., trade name “SJ-400”, JIS-B0601-1994) The surface roughness Ra was measured by the method according to Example 1. In the ceramic circuit boards of Examples 1 to 3, the surface roughness Ra was increased as compared with the ceramic circuit boards of Comparative Examples 2 to 4 even after the heat cycle test. It was shown that the ceramic circuit board of Comparative Example 1 had peeling of the circuit after the heat cycle test and breakage of the ceramic base, and the surface was rough. Could not measure Ra.

セラミックス回路基板の評価結果を、表2に示す。   The evaluation results of the ceramic circuit board are shown in Table 2.

Figure 2019067804
Figure 2019067804

実施例1〜3及び比較例1〜4のセラミックス回路基板に、Si半導体素子及び電極を高温半田で接合した後、Al−SiC製ベース板を、共晶半田を用いてセラミックス回路基板に更に接合した。次に、Al線をSi半導体素子とセラミックス回路基板に超音波接合して配線した後、樹脂筐体をベース板に接着剤で接着した後、樹脂筐体内にシリコーンゲルを充填してパワーモジュールを作製した。   After bonding the Si semiconductor element and the electrodes with high temperature solder to the ceramic circuit substrates of Examples 1 to 3 and Comparative Examples 1 to 4, the Al-SiC base plate is further bonded to the ceramic circuit substrate using eutectic solder. did. Next, the Al wire is ultrasonically bonded to the Si semiconductor element and the ceramic circuit board and wired, then the resin case is adhered to the base plate with an adhesive, and then the resin case is filled with silicone gel to form the power module. Made.

次に、このパワーモジュールを、6本のM6の取り付けボルトで140mm×190mm×50mmの透明樹脂ブロックに締め付け、トルク10Nで取り付けた。得られたパワーモジュールに対し、温度−45℃×30分と温度235℃×30分を1サイクルとして1000サイクルのヒートサイクル試験後、通電試験を行ったところ、比較例1〜4のセラミックス回路基板を用いたパワーモジュールでは、大電流に対する耐久性及び放熱性が十分とはいえず、半導体素子の温度が急上昇し、誤作動を起こした。   Next, this power module was tightened to a 140 mm × 190 mm × 50 mm transparent resin block with six M6 mounting bolts and mounted at a torque of 10 N. The obtained power module was subjected to a conduction test after a heat cycle test of 1000 cycles with one cycle of a temperature of −45 ° C. × 30 minutes and a temperature of 235 ° C. × 30 minutes. In the power module using the above, the durability and the heat dissipation to a large current are not sufficient, and the temperature of the semiconductor element rapidly rises, causing a malfunction.

1…セラミックス基材、2a,2b…金属層、22a,22b…第一金属層、23a,23b…第二金属層、22E…第一金属層の端面、23E…第二金属層の端面、101,102…セラミックス回路基板。   DESCRIPTION OF SYMBOLS 1 ... ceramic base material, 2a, 2b ... metal layer, 22a, 22b ... 1st metal layer, 23a, 23b ... 2nd metal layer, 22E ... end surface of 1st metal layer, 23E ... end surface of 2nd metal layer, 101 , 102 ... ceramic circuit board.

Claims (6)

セラミックス基材と、前記セラミックス基材の両面に設けられた金属層と、を備え、前記金属層が、Alを含む第一金属層及びCuを含む第二金属層を前記セラミックス基材からこの順に有しており、
前記金属層のうちの少なくとも一方が金属回路を形成している、セラミックス回路基板。
A ceramic base, and a metal layer provided on both sides of the ceramic base, the metal layer including a first metal layer containing Al and a second metal layer containing Cu from the ceramic base in this order Have,
A ceramic circuit board, wherein at least one of the metal layers forms a metal circuit.
235℃の環境に30分放置した後に−45℃の環境に30分放置する操作を1サイクルとして、1000サイクルのヒートサイクル試験後において、前記金属層の前記セラミックス基材と反対側の面の表面粗さRaが1μm以下である、請求項1に記載のセラミックス回路基板。   After leaving in an environment of 235 ° C. for 30 minutes and taking 30 minutes in an environment of −45 ° C. as one cycle, after the heat cycle test of 1000 cycles, the surface of the metal layer opposite to the ceramic base surface The ceramic circuit board according to claim 1, wherein the roughness Ra is 1 μm or less. 前記セラミックス基材が、AlN、Si又はAlで形成されている、請求項1又は2に記載のセラミックス回路基板。 The ceramic circuit board according to claim 1, wherein the ceramic base is formed of AlN, Si 3 N 4 or Al 2 O 3 . 前記セラミックス基材の厚みが0.2〜1.5mmである、請求項1〜3のいずれか一項に記載のセラミックス回路基板。   The ceramic circuit board according to any one of claims 1 to 3, wherein the thickness of the ceramic base is 0.2 to 1.5 mm. 前記金属層の厚みが0.1〜6mmである、請求項1〜4のいずれか一項に記載のセラミックス回路基板。   The ceramic circuit board according to any one of claims 1 to 4, wherein the thickness of the metal layer is 0.1 to 6 mm. 前記第一金属層の端面と前記第二金属層の端面とが面一である、又は、前記第一金属層の端面が前記第二金属層の端面よりも外側にはみ出ている、請求項1〜5のいずれか一項に記載のセラミックス回路基板。   The end face of the first metal layer is flush with the end face of the second metal layer, or the end face of the first metal layer protrudes outside the end face of the second metal layer. The ceramic circuit board as described in any one of -5.
JP2017188490A 2017-09-28 2017-09-28 Ceramic circuit board Active JP7027095B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017188490A JP7027095B2 (en) 2017-09-28 2017-09-28 Ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017188490A JP7027095B2 (en) 2017-09-28 2017-09-28 Ceramic circuit board

Publications (2)

Publication Number Publication Date
JP2019067804A true JP2019067804A (en) 2019-04-25
JP7027095B2 JP7027095B2 (en) 2022-03-01

Family

ID=66339916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017188490A Active JP7027095B2 (en) 2017-09-28 2017-09-28 Ceramic circuit board

Country Status (1)

Country Link
JP (1) JP7027095B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163658A1 (en) * 2021-01-27 2022-08-04 京セラ株式会社 Heater element positioning substrate, heating module, and heating device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013018190A (en) * 2011-07-11 2013-01-31 Nhk Spring Co Ltd Laminate and method for producing the same
JP2015086085A (en) * 2013-10-28 2015-05-07 日本発條株式会社 Laminate, insulating cooling plate, power module and method for producing laminate
JP2015211125A (en) * 2014-04-25 2015-11-24 三菱マテリアル株式会社 Substrate for power module, substrate for power module with heat sink, and power module with heat sink
WO2017006661A1 (en) * 2015-07-09 2017-01-12 株式会社東芝 Ceramic metal circuit board and semiconductor device using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013018190A (en) * 2011-07-11 2013-01-31 Nhk Spring Co Ltd Laminate and method for producing the same
JP2015086085A (en) * 2013-10-28 2015-05-07 日本発條株式会社 Laminate, insulating cooling plate, power module and method for producing laminate
JP2015211125A (en) * 2014-04-25 2015-11-24 三菱マテリアル株式会社 Substrate for power module, substrate for power module with heat sink, and power module with heat sink
WO2017006661A1 (en) * 2015-07-09 2017-01-12 株式会社東芝 Ceramic metal circuit board and semiconductor device using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022163658A1 (en) * 2021-01-27 2022-08-04 京セラ株式会社 Heater element positioning substrate, heating module, and heating device

Also Published As

Publication number Publication date
JP7027095B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
JP4610414B2 (en) Electronic component storage package, electronic device, and electronic device mounting structure
JP6601512B2 (en) Power module substrate with heat sink and power module
JP2002203942A (en) Power semiconductor module
CN110998839B (en) Power module
JP7027094B2 (en) Power module with heat dissipation parts
JP2006100640A (en) Ceramic circuit board and power semiconductor module using same
JP2006269966A (en) Wiring substrate and its manufacturing method
JP7211949B2 (en) ceramic circuit board
CN108140706B (en) Light emitting module with refrigerator and method for manufacturing light emitting module with refrigerator
JP2004356625A (en) Semiconductor device and method for manufacturing the same
JP2021185639A (en) Power module
JP2004158659A (en) Module structure and module employing same
JP6503796B2 (en) Power module substrate with heat sink and power module
JP2019067804A (en) Ceramic circuit board
JP7299672B2 (en) Ceramic circuit board and its manufacturing method
JP2012191004A (en) Manufacturing method of substrate for power module and substrate for power module
JP6565735B2 (en) Power module substrate, power module, and method of manufacturing power module substrate
JP2019033131A (en) Ceramic circuit board
JP2004343035A (en) Heat radiating component, circuit board, and semiconductor device
JP7063559B2 (en) Base plate and power module
JP2004327732A (en) Ceramic circuit board and electrical circuit module
JP7299671B2 (en) ceramic circuit board
JPH08222670A (en) Package for mounting semiconductor element
JP2001244407A (en) Semiconductor device
JP2002093968A (en) Module structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220216

R150 Certificate of patent or registration of utility model

Ref document number: 7027095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150