JP2005026252A - Ceramic circuit board, heat radiating module, and semiconductor device - Google Patents

Ceramic circuit board, heat radiating module, and semiconductor device Download PDF

Info

Publication number
JP2005026252A
JP2005026252A JP2003186686A JP2003186686A JP2005026252A JP 2005026252 A JP2005026252 A JP 2005026252A JP 2003186686 A JP2003186686 A JP 2003186686A JP 2003186686 A JP2003186686 A JP 2003186686A JP 2005026252 A JP2005026252 A JP 2005026252A
Authority
JP
Japan
Prior art keywords
ceramic
metal layer
ceramic substrate
circuit board
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003186686A
Other languages
Japanese (ja)
Other versions
JP4360847B2 (en
Inventor
Tomoo Tanaka
智雄 田中
Yoshiki Tsuboi
良樹 坪井
Tetsuya Kato
哲也 加藤
Masaya Ito
正也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003186686A priority Critical patent/JP4360847B2/en
Publication of JP2005026252A publication Critical patent/JP2005026252A/en
Application granted granted Critical
Publication of JP4360847B2 publication Critical patent/JP4360847B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ceramic circuit board that is excellent in heat cycle resistance, and to provide a heat radiating module and a semiconductor device. <P>SOLUTION: The ceramic circuit board 1 is provided with a ceramic substrate 2 and an metallic layer 3 provided on at least one surface of the substrate 2. The value of the fracture toughness of the ceramic substrate 2 provided with the metallic layer 3 on its surface is 1.5-3 times as high as that of the fracture toughness of the ceramic substrate 2 before the metallic layer 3 is provided on the surface. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、セラミック回路基板、放熱モジュール、および半導体装置に関する。
【0002】
【従来の技術】
従来より、アルミナ焼結体や、チッ化アルミニウム焼結体、チッ化珪素焼結体などのセラミック基板の表面に、導電性を有する回路金属層を形成し、その上に半導体素子を搭載した回路基板が普及している。その中でも、大電力を消費する半導体素子が搭載されている場合には、半導体素子より生じる熱を放出するために、前記回路金属層だけでなく、セラミック基板上に放熱用の金属層、または放熱板を接合した放熱モジュールが普及している。
【0003】
これらセラミック基板、回路金属層、放熱用金属層、および放熱板は、ろう材やはんだ付けを用いて接合されたり、DBC(Direct Bonding Copper)等により接合されたりしている。
【0004】
これら回路基板や放熱モジュールは、シリコンチップ等の半導体素子を搭載する際に、はんだ付け熱処理(約200〜300℃)による熱サイクルや、半導体素子の実稼動時の温度である約200℃から、半導体素子の非稼動時の温度である室温(約25℃)、さらに使用環境下によっては−40℃にまでわたる熱サイクル等が与えられ、使用可能な環境の水準としては、厳しい水準が要求されている。
【0005】
これらの熱サイクルを受けた結果、回路金属層とセラミック基板との界面での接合剥離、およびセラミック基板へのクラックの進展を生じる場合があり、絶縁不良や放熱性低下による半導体素子の破損を引き起こすこととなる。
【0006】
従来の技術において、クラックの進展等に対する対策としては、セラミック基板自体の機械的特性(曲げ強度、破壊靱性値等)が高くなるセラミック材料(例えば、チッ化珪素)を採用すること、回路金属層や放熱板に軟質の金属(例えば、Al、Cu等)を採用すること、または、セラミック基板と熱膨張係数が近い材料を採用して例えば、回路金属層とセラミック基板との間にタングステン板を介在させたり、放熱板にCuMo合金を用いること等が挙げられる。
【0007】
これらの対策により、回路金属層等に生ずる残留応力を低減させて、不具合を生じないようにしているが、これらセラミック基板へのクラック進展による不具合は、いまだに前記した要因により、解消されていない。
【0008】
これら不具合を解決するためのもっと進んだ手段としては、前記した対策より進んで、高強度の接合や、高強度のセラミック基板を用いることが挙げられる。高強度の接合としては、例えば、活性ろう付け接合等が挙げられる。また、高強度のセラミック基板としては、例えば、チッ化珪素焼結体のセラミック基板等が挙げられる。
【0009】
今後の更なる高放熱性および高電流密度を要求される回路基板や放熱モジュールに対応するためには、回路金属層の厚みの増加、セラミック基板の厚みの減少等が要求される。そのため、上記した高強度の接合や、高強度のセラミック基板を用いることは、現在の要求水準に対応するものの、今後の更なる要求水準の向上により、上述した回路金属層と、セラミック基板との接合界面でのクラック等の不具合が生じる可能性がある。
【0010】
例えば、上記したクラック等の不具合に対する対策としては、すでに述べているが、回路金属層と、セラミック基板との間に熱膨張係数が小さいWや、Mo等の金属を介在させる対策等が挙げられる(特許文献1参照)。
【0011】
【特許文献1】
特開平09−246691号公報(請求項1、[0016])
しかしながら、上記した特許文献1記載の技術では、今後要求される水準には対応できず、耐熱サイクル特性が未だ不十分である。
【0012】
【発明が解決しようとする課題】
本発明は、このような従来の問題点を解消し、耐熱サイクル特性に優れたセラミック回路基板、放熱モジュール、および半導体装置を提供することをその課題とする。
【0013】
【課題を解決するための手段】
本発明者らは、前述の好ましい性質を有するセラミック回路基板等を開発すべく、鋭意検討を重ねた結果、上記したクラック等の不具合において、クラックの進展形態を観察したところ、初期のクラック部が開いている場合が多いことを見出した。
【0014】
すなわち、クラックの発生とその進展は、セラミック基板等にかかる引っ張り応力が主な要因であると考察した。この引っ張り応力発生の理由をさらに考察した場合、引っ張り応力は、接合熱処理による材料間の熱膨張係数の差から生じる残留応力や、冷熱サイクル時の温度差による材料間の熱膨張差から生じるものと思われる。
【0015】
以上の考察により、本発明者らは、回路金属層と、セラミック基板との接合界面、言い換えれば、回路金属層側のセラミック基板に残留応力として圧縮応力を有して、この圧縮応力が前記した引っ張り応力を相殺するようにすれば、上記したクラック等の不具合が発生しなくなることを見出した。
【0016】
これまで、セラミック基板等に存する残留応力は、部品の信頼性に対して、あまり良くない影響を与えるとされてきた。それにもかかわらず、効果を得たのは、上記した引っ張り応力と、圧縮応力との相殺と下記の理由が考えられる。
【0017】
一般的に、セラミック材料の破壊において、圧縮応力に対する破壊強度は、引っ張り応力の10倍あるとされており、圧縮応力の存在は、さほど信頼性に影響しない。これら残留引っ張り応力の値は、例えば、X線回折装置により測定することができ、具体的には、X線の反射してくる角度を用いて計算値として求めることができる。
【0018】
上記した、クラックの不具合低減の効果が得られる値は、残留圧縮応力として50MPa以上、セラミック基板の強度の80%以下と計算した。しかしながら、X線回折装置を用いる手法は、測定する試料形状に制約があること、計算値であること、またはセラミック材料の差による上限値の決定が困難であることから、本発明者は、別途、圧縮応力の指標として、正確な数値が得られる手法を検討した。
【0019】
その検討の結果、これら圧縮残留応力の指標としては、セラミック基板と、このセラミック基板上に接合された金属層とを備えて成るセラミック基板の表面の破壊靱性値・硬度が、圧縮残留応力により、セラミック基板自体の破壊靱性値・硬度が特定の倍率の破壊靱性値・硬度を有する場合に、耐熱サイクル特性が向上する、という知見が得られた。本発明は、かかる知見に基づいて完成したものである。
【0020】
上記課題を解決するために、本発明のセラミック回路基板は、セラミック基板と、前記セラミック基板の少なくとも一方の表面に存在する金属層とを備えて成り、前記金属層を付設するセラミック基板表面の破壊靱性値が、金属層を付設する以前のセラミック基板の破壊靱性値の1.5〜3倍であることを特徴とする。
【0021】
本発明のセラミック回路基板では、前記金属層を付設するセラミック基板の該硬度が、金属層を付設する以前のセラミック基板表面の硬度の1.01〜1.04倍であることが好ましい。
【0022】
本発明のセラミック回路基板では、前記金属層は、Ag、Cu、Al、Ni、Mo、およびWから選択される少なくとも1種の金属を含有してなるメタライズ層であることが好ましい。
【0023】
本発明のセラミック回路基板では、前記金属層は、Ag、Cu、Al、およびNiから選択される少なくとも1種の金属を含有して成る金属板であることが好ましい。
【0024】
本発明のセラミック回路基板では、前記セラミック基板は、チッ化珪素、酸化アルミニウム、チッ化アルミニウム、および炭化珪素から選択される少なくとも1種のセラミックを焼結させて成ることが好ましい。
【0025】
本発明のセラミック回路基板では、前記金属層は、前記セラミック基板上に、熱処理により接合されて成ることが好ましい。
【0026】
また、本発明の放熱モジュールは、前記セラミック回路基板と、前記セラミック基板における一方の面側に付設されたヒートシンク材とを備えて成ることを特本発明の放熱モジュールでは、前記ヒートシンク材は、Cuおよび/またはAlを含むことが好ましく、さらに、セラミック材料を含むことがより好ましい。
【0027】
本発明の放熱モジュールでは、前記ヒートシンク材は、前記セラミック回路基板上に、熱処理により接合されて成ることが好ましい。
【0028】
本発明の放熱モジュールでは、前記ヒートシンク材の前記セラミック回路基板とは反対側に、第2のセラミック基板を備えて成ることが好ましい。
【0029】
本発明の放熱モジュールでは、前記第2のセラミック基板の前記ヒートシンク材とは反対側に、第2の金属層を有しても良い。
【0030】
さらに、本発明の半導体装置は、前記セラミック回路基板または前記放熱モジュールと、
前記セラミック回路基板における金属層に、または、放熱モジュールにおける前記セラミック基板の、ヒートシンク材とは反対側の金属層に、接合された半導体素子とを備えて成ることを特徴とする。
【0031】
本発明の半導体装置では、前記半導体素子は、前記金属層上に、熱処理により接合されて成ることが好ましい。
【0032】
【発明の実施の形態】
[セラミック回路基板] 図1または図2に示されるように、本発明の一例であるセラミック回路基板1は、セラミック基板2と、セラミック基板2の少なくとも一方の表面に接合されるとともに、金属から成る金属層3とを備えて成り、前記金属層3に接合されたセラミック基板2表面の破壊靱性値が、金属層3を接合する以前のセラミック基板が有する破壊靱性値の1.5〜3倍、好ましくは、2〜3倍である。
【0033】
ここで、セラミック回路基板1におけるセラミック基板2表面の破壊靱性値が、金属層3を付設する以前のセラミック基板2自体が有する破壊靱性値の1.5倍未満であると、セラミック基板2上の熱サイクル時の熱応力は、引っ張り応力が支配的となり、クラック等の発生や進展を防止することができない。一方、セラミック回路基板1におけるセラミック基板2表面の破壊靱性値が、金属層3を付設する以前のセラミック基板2自体が有するその破壊靱性値の3倍を超えると、セラミック基板2上の残留応力は、圧縮応力がかかりすぎた状態となり、セラミック基板2自身の疲労特性に影響を与えてしまうため、クラック等の発生や進展を防止することができない。したがって、金属層3を付設したセラミック基板2表面の破壊靱性値が、金属層3を付設する依然のセラミック基板2自体の破壊靱性値の1.5〜3倍であることにより、圧縮応力や引っ張り応力がクラックの発生や進展をさせない範囲となるので、耐熱サイクル特性に優れたセラミック回路基板1とすることができる。
【0034】
また、本発明のセラミック回路基板1では、前記金属層3を付設したセラミック基板2表面の硬度が、金属層3を接合する以前のセラミック基板自体が有する硬度の1.01〜1.04倍であることが好ましい。
【0035】
ここで、セラミック回路基板1におけるセラミック基板2表面の硬度が、金属層3を付設する以前のセラミック基板2自体における硬度の1.01倍未満であると、セラミック基板2に負荷される熱サイクル時の熱応力は、引っ張り応力が支配的となり、クラック等の発生や進展を防止することができない。一方、セラミック回路基板1におけるセラミック基板2表面の硬度が、金属層3を接合する以前のセラミック基板自体における硬度の1.04倍を超えると、セラミック基板2に負荷される残留応力は、圧縮応力がかかり過ぎた状態となり、セラミック自身の疲労特性に影響を与えてしまうため、クラック等の発生や進展を防止することができない。
【0036】
セラミック基板2は、チッ化珪素、酸化アルミニウム、チッ化アルミニウム、および炭化珪素から選択される少なくとも1種のセラミックを焼結させて成ることが好ましい。
【0037】
ここで、焼結の方法としては、雰囲気焼結法、反応焼結法、熱プラズマ焼結法、通電加熱焼結法、多軸通電加熱焼結法、放電プラズマ焼結法、熱間等方加圧式焼結法等が挙げられる。
【0038】
かくして形成されるセラミック基板2の厚みとしては、セラミック回路基板1の用途に依存して決定されるが、通常0.1〜0.7mmであり、特に0.15〜0.4mmであるのが好ましい。
【0039】
一方、金属層3は、Ag、Cu、Al、Ni、Mo、およびWから選択される少なくとも1種の金属によりメタライズ形成されて成るメタライズ層が好ましい。ここで、金属層3を形成するためのメタライズ形成の方法としては、所望の金属をペースト印刷する方法、物理的蒸着法、化学的蒸着法等が挙げられる。
【0040】
物理的蒸着法としては、熱蒸着法(真空蒸着法ともいう)、スパッタリング法、イオンプレーティング法、クラスターイオンビーム法等が挙げられる。
【0041】
熱蒸着法としては、抵抗加熱法、フラッシュ蒸発法、アーク蒸発法、レーザー加熱法、高周波加熱法、電子ビーム加熱法、分子エピタキシー法等が挙げられる。
【0042】
スパッタリング法としては、2極DCグロー放電法、3極DCグロー放電法、2極RFグロー放電法、イオンビームスパッタ法、マグネトロン法等が挙げられる。
【0043】
一方、化学的蒸着法としては、大気圧CVD(Chemical Vapor Deposition、文中CVDと略)、減圧CVD、光CVD、プラズマCVD等が挙げられる。
【0044】
また、金属層3は、Cu、Al、およびNiから選択される少なくとも1種の金属(以下においてこれらの金属を特定金属と称することがある。)により形成するのが、好ましい。この金属層3は、前記特定金属の一種で形成されていてもよく、前記特定金属から選択される複数種類の金属からなる合金であってもよく、また、前記金属層3が複数層から成り、各層の金属が前記特定金属で形成される形態であっても良い。
【0045】
なお、セラミック基板2の少なくとも一方の表面に接合された金属層3は、図1に示されるように、セラミック基板2の両面に金属層3が接合された場合は、一方の表面に接合された金属層3が、回路金属層3Aとなり、他方の表面に接合された金属層3が、放熱金属層3Bとなる。
【0046】
回路金属層3Aは、電流が導通する回路として機能する。この回路金属層3Aは、例えばセラミック基板2の表面に前記特定金属の薄膜・金属板を形成し、その特定金属の表面にエッチングレジストを形成し、次いで塩化鉄、およびフッ化アンモニウム等による化学エッチングにより回路パターンを現出させて形成することができる。この回路金属層3Aには半導体素子を搭載できる。
【0047】
前記放熱金属層3Bは、熱を外部に効率良く放出することができるようにセラミック基板2の表面に形成されていればよく、このような放熱機能が確保されている限りにおいて回路パターン等が形成されていても、形成されていなくてもよい。また別に、放熱金属層3Bの外縁は、例えばエッチング等によりセラミック基板2の外周より小さくしておくのが好ましい。というのは、接合後そのままの状態において、放熱金属層3Bの外縁がセラミック基板2の外縁と同じであり、またはセラミック基板2の外縁から突出しているとすると、セラミック基板2の外縁部において放熱金属層3Bとセラミック基板2とに接合隙間が生じる可能性が高く、もしもそのような接合間隙が生じているとすればその接合間隙が熱サイクルによる応力集中部となり、その接合間隙から界面剥離が発生する可能性があり、これら接合隙間をエッチングにより除去することが出来るからである。
【0048】
セラミック基板2の片面にのみ金属層3が接合された場合は、この片面にのみ形成された金属層3が、回路金属層3Aとなる。なお、回路金属層3Aは、電力供給用及び/又は信号電送用として機能する必要から、前記特定金属の中から選択される導電性の良好な金属例えばCu、Al等で形成するのが、好ましい。この発明においては、セラミック回路基板における金属層の厚みは、このセラミック回路基板の用途に依存して決定されるが、通常0.15〜0.6mmであるのが、好ましい。
【0049】
また、金属層3は、セラミック基板2上に、熱処理により付設されて成ることが好ましい。
【0050】
ここで、熱処理の方法としては、ろう材を用いて接合する方法、DBC(Direct Bonding Copper)法、およびSQ(Squeeze Casting)法等の鋳造み接合等が挙げられる。
【0051】
ろう材を用いて接合する好適な方法としては、一般的なAgCu共晶組成のろう材、またはCuSn組成のろう材等に、Ti、Zr、V、およびHf等のようなセラミックに対して活性な金属が添加されてなる活性ろう材を用いる方法等が挙げられる。活性ろう材としては、前記の外に、CuTi系ろう材等を挙げることもできる。
【0052】
DBC法とは、例えば、アルミナ(酸化アルミニウム)と、Cuとの接合に関し、ろう材を介さず、直接接合する方法であり、具体的には、アルミナ(酸化アルミニウム)、焼結助剤酸化物、およびCu表面の酸化被膜(CuO)と、Cuとの反応により接合するもので、Cuの融点1080℃直下で生じるCu−O共晶反応(温度、約1066℃)で接合する方法である。
【0053】
SQ法とは、例えば、高圧力をかけた鋳込み法による異種材料の接合方法であり、具体的には、鋳型底面にセラミック等を配置し、鋳型に高圧力で溶解した金属を鋳込むことにより接合を行う方法である。
【0054】
[放熱モジュール]
本発明に係る放熱モジュールは、本発明に係るセラミック回路基板と、前記セラミック基板における一方の面側に付設されたヒートシンク材とを備えて成る。このような放熱モジュールの一例が、図2および図3に示される。いずれの実施形態においても、放熱モジュール4は、セラミック回路基板1と、セラミック回路基板1に結合されたヒートシンク材5とを備えて成る。
【0055】
ヒートシンク材5は、Cuおよび/またはAlを含むことが好ましく、さらに、セラミック材料を含むことがより好ましい。
【0056】
ヒートシンク材5は、Cu単体でもよく、Al単体でもよく、CuおよびAlの合金でもよい。また、Cuの合金としては、CuMo、CuW、CuFe、CuAg、CuZr等が挙げられる。さらに、Alの合金としては、Cu、Si、Mg、Fe、Mn等との合金が挙げられる。そして、ヒートシンク材5は、上記したCuの合金およびAlの合金を含んでいてもよく、これら金属単体や合金の中にセラミック材料を含む金属・セラミック複合体でもよい。
【0057】
ここで、セラミック材料としては、チッ化珪素、酸化アルミニウム、チッ化アルミニウム、および炭化珪素等が挙げられる。前記金属・セラミック複合体の製造方法として例えば、一例として、Al−SiC複合材を例に挙げると、このAl−SiC複合材は、まず、多孔質状(スポンジ状)のSiCプリフォームを予め作製し、微量のSi、Mgを含んだAl溶湯を含浸させることにより作製することができる。
【0058】
ヒートシンク材5の厚みとしては、放熱モジュール4の用途に応じて適宜に決定されるが、通常2〜4mmが好適である。
【0059】
ヒートシンク材5は、セラミック回路基板1上に、熱処理により接合されて成ることが好ましい。
【0060】
ここで、熱処理の方法としては、上記したように、ろう材を用いて接合する方法、DBC法、SQ法等が挙げられる。
【0061】
ここで、放熱モジュール4を各形態に分けて説明する。放熱モジュール4Aは、図2に示されるように、ヒートシンク材5と、ヒートシンク材5の一方の表面上に接合されたセラミック回路基板1と、ヒートシンク材5の他方の表面上に接合された第2のセラミック基板2Bとを備えて成る。セラミック回路基板1は、本発明に係るセラミック回路基板の一例であって、セラミック基板2と、セラミック基板2のヒートシンク材5と反対側の表面に接合された回路金属層3Aとを備えて成る。なお、本発明における上方向は、セラミック基板2から回路金属層3Aに対する方向とし、下方向は上方向と逆方向とした。
【0062】
従来より回路基板とヒートシンク材を一体化した構造(具体的には図2に示される構造における第2のセラミック基板2Bが無い構造)は高放熱性を有し、かつ図1に示される構造のヒートシンク材と回路基板とのはんだ付工程を省略できるなどの利点を有した理想的な構造とされている。しかしながら、セラミック基板を厚さ1mm以下の回路金属と厚さ3mmのヒートシンク材とで挟んで接合した場合、金属部材である回路金属とセラミックの熱膨張係数差からヒートシンク側に大きく反る問題がある。これら問題を解決する方法として、低温での接合や接合後の反り修正が行われるが、このような方法は、信頼性に問題があること、又は工数が増えることなどから有効な方法とはいえない。そこで、図2に示される放熱モジュール4Aのように、第2のセラミック基板2Bを備え付けて対称形に近づけることによりヒートシンク材側への大きな反りを拘束し、これによって高放熱性を有し、且つ一度にモジュール構造を形成することができるといった機能・効果を得ることができ、これによって、将来的な半導体素子の高集積化による高放熱性の要求を満たすことのできるモジュールに使用されることができるようになる。
【0063】
また、放熱モジュール4Bは、図3に示されるように、ヒートシンク材5と、ヒートシンク材5の一方の表面上に接合されたセラミック回路基板1と、ヒートシンク材5の他方の表面上に接合された第2のセラミック基板2Bと、セラミック基板2の他方の表面上に接合されたヒートシンク材5と、ヒートシンク材5の反対側の表面上に接合された第2の金属層3Cとを備えて成る。なお、図2、図3の放熱モジュール4A、4Bの接合、各部材の説明は、上記したとおりである。
【0064】
従来より回路基板とヒートシンク材とを一体化した構造(具体的には図2に示される構造において第2のセラミック基板2Bが無い構造)は高放熱性を有し、かつヒートシンク材と回路基板との半田付工程を省略できるなどの利点を有した理想的な構造とされている。しかしながら、セラミック基板を厚さ1mm以下の回路金属と厚さ3mmのヒートシンク材とで挟んで接合した場合、金属部材である回路金属とセラミック基板との熱膨張係数差からヒートシンク側に大きく反る問題がある。これら問題を解決する方法として、低温での接合や接合後の反り修正が行われるが、このような方法は、信頼性に問題があること、又は工数が増えることなどから、有効な方法とはいえない。そこで、図3に示される放熱モジュール4Bのように、第2のセラミック基板2Bを備え付けて対称形に近づけることによりヒートシンク材側への大きな反りを拘束し、これによって高放熱性を有し、且つ一度にモジュール構造を形成することが出来るといった機能・効果を得ることができ、これによって、将来的な半導体素子の高集積化による高放熱性の要求を満たすことのできるモジュールに使用されることができるようになる。また、この構造において、第2の金属層3Cを備えても不都合は無く、その効果に影響は与えない。
【0065】
前記第2のセラミック基板2Bは、本発明に係るセラミック回路基板におけるセラミック基板と同様の材料で形成することでき、又、その厚みも前記セラミック基板と同様である。
【0066】
前記第2の金属層3Cは、本発明に係るセラミック回路基板における金属層と同様の材料で形成することでき、又、その厚みも前記金属層と同様である。
【0067】
[半導体装置]
本発明に係る半導体装置は、本発明に係る放熱モジュールと、本発明に係るセラミック回路基板における金属層に、または、本発明に係る放熱モジュールにおける前記セラミック基板の、ヒートシンク材とは反対側の金属層に、接合された半導体素子とを備えて成る。
【0068】
図4〜図8には、本発明の実施形態に係る半導体装置6(6A、6B、6C、6D、6E)がそれぞれ示されている。
【0069】
いずれの実施形態においても、半導体装置6は、図4〜図8に示されるように、セラミック回路基板1または放熱モジュール4と、回路金属層3A上に接合された半導体素子7とを備えて成る。
【0070】
半導体素子7は、Si、SiCなどの公知のシリコン系半導体、化合物半導体、又はこれらの組み合わせ等から成る半導体素子を採用できる。半導体素子7としては、例えば、IGBT(Insulated Gate Bipolar Transistor)等が挙げられる。
【0071】
また、半導体素子7は、回路金属層3A上に、熱処理により接合されて成ることが好ましい。
【0072】
ここで、熱処理の方法としては、ろう材やはんだ付けを用いて接合する方法、等が挙げられる。
【0073】
なお、半導体装置6は、実際の使用時には、例えば、図4に示されるように、水冷式の水冷ヒートシンク8上にグリス層9を介して、ねじ止め固着される。なお、図4に示される例においては、ヒートシンクとして水冷ヒートシンク8を採用したが、これに限られず、空冷式等の他のヒートシンクを用いてもよい。
【0074】
ここで、半導体装置6を各形態に分けて説明する。半導体装置6Aは、図4に示されるように、放熱モジュール4と、回路金属層3A上に接合された半導体素子7とを備えて成る。ここで、本発明に係る放熱モジュールの一例である放熱モジュール4は、セラミック基板2と、このセラミック基板2の一方の表面に接合された回路金属層3Aと、セラミック基板2の他方の表面に接合された放熱金属層3Bと、この放熱金属層3B側に接合されたヒートシンク材5とを備えて成る。半導体素子7は、はんだ等による接合層10を介して回路金属層3Aと接合されている。ヒートシンク材5は、はんだ等による接合層11を介して放熱金属層3Bと接合されている。この半導体装置6Aは、ヒートシンク材5側の表面と、水冷ヒートシンク8とが、グリス層9を介して固着されている。
【0075】
また、半導体装置6Bは、図5に示されるように、本発明に係る放熱モジュールの一例である放熱モジュール4と、回路金属層3A上に接合された半導体素子7とを備えて成る。ここで、放熱モジュール4は、セラミック基板2と、セラミック基板2の一方の表面に接合された回路金属層3Aと、セラミック基板2の他方の表面に接合されたヒートシンク材5とを備えて成る。半導体素子7は、接合層10を介して回路金属層3Aと接合されている。この半導体装置6Bは、ヒートシンク材5側の表面と、水冷ヒートシンク8とがグリス層9を介して固着されている。
【0076】
さらに、半導体装置6Cは、図6に示されるように、本発明に係る放熱モジュールの一例である放熱モジュール4と、金属層3(回路金属層3A)上に接合された半導体素子7とを備えて成る。ここで、放熱モジュール4は、ヒートシンク材5と、ヒートシンク材5の一方の表面上に接合されたセラミック回路基板1と、ヒートシンク材5の他方の表面上に接合された第2のセラミック基板2Bとを備えて成る。セラミック回路基板1は、セラミック基板2と、セラミック基板2の一方の表面に接合された回路金属層3Aとを備えてなる。セラミック回路基板1は、セラミック基板2の他方の表面にヒートシンク材5が接合されている。この半導体装置6Cは、第2のセラミック基板2B表面と、水冷ヒートシンク8とが、グリス層9を介して固着されている。
【0077】
そして、半導体装置6Dは、図7に示されるように、本発明に係る放熱モジュールの一例である放熱モジュール4と、金属層3(回路金属層3A)上に接合された半導体素子7とを備えて成る。ここで、放熱モジュール4は、ヒートシンク材5と、ヒートシンク材5の一方の表面上に接合されたところの、本発明に係るセラミック回路基板の一例であるセラミック回路基板1と、ヒートシンク材5の他方の表面上に接合された第2のセラミック基板2Bと、この他方の表面上に接合された第2のセラミック基板2のヒートシンク材5と反対側の表面上に接合された第2の金属層3Cとを備えて成る。セラミック回路基板1は、セラミック基板2と、セラミック基板2の一方の表面に接合された回路金属層3Aとを備えてなる。セラミック回路基板1は、セラミック基板2の他方の表面にヒートシンク材5が接合されている。この半導体装置6Dは、第2の金属層3Cと、水冷ヒートシンク8とが、グリス層9を介して固着されている。
【0078】
また、半導体装置6Eは、図8に示されるように、本発明に係るセラミック回路基板の一例であるセラミック回路基板1と、回路金属層3A上に接合された半導体素子7とを備えて成る。ここで、セラミック回路基板1は、セラミック基板2と、このセラミック基板2の一方の表面に接合された回路金属層3Aとを備えて成る。この半導体装置6Eは、セラミック基板2と、水冷ヒートシンク8とがグリス層9を介して固着されている。
【0079】
上述のような本実施形態によれば、次のような効果がある。
(1)セラミック回路基板1におけるセラミック基板2の表面の破壊靱性値が、金属層3を付設する以前のセラミック基板2自体が有する破壊靱性値の1.5〜3倍であることにより、圧縮応力や引っ張り応力がクラックの発生や進展をささせない範囲となるので、耐熱サイクル特性に優れたセラミック回路基板1とすることができる。
(2)金属層3が、Ag、Cu、Al、Ni、Mo、およびWから選択される少なくとも1種によりメタライズ形成されて成る場合には、Ag、Cu、Al、Niは、電気抵抗が低い材料であるから回路における電気的なロスを抑えることができ、Mo、およびWはアルミナとの同時焼成が可能で、また、これら金属種は応力緩衝効果を得ることができるため、金属層3とセラミック基板2との接合に対する信頼性を向上させることができる。
(3)金属層3が、Ag、Cu、Al、およびNiから選択される少なくとも1種により形成されて成る金属板である場合には、Ag、Cu、AlおよびNiは、電気抵抗が低い材料であるので回路における電気的なロスを抑えることができ、また、応力緩衝をするので金属層3とセラミック基板2との接合に対する信頼性を向上させることができる。また、板状にあらかじめ形成されているため、金属層3表面の凹凸が少なく、例えば、半導体素子7を精度よく配置することができる。
(4)セラミック基板2は、チッ化珪素、酸化アルミニウム、チッ化アルミニウム、および炭化珪素から選択される少なくとも1種を焼結させて成り、これらはいずれも強度および絶縁性に優れるので、セラミック回路基板、放熱モジュールおよび半導体装置の全体的な強度および絶縁性が向上する。
(5)金属層3は、セラミック基板2上に、熱処理により接合されて成るので、耐熱サイクル試験を実施している際にも、高熱により接合強度が弱まることがない。したがって、熱処理は、耐熱サイクル特性に対する接合方法として好適である。
(6)ヒートシンク材5は、Cuおよび/またはAlを含む場合には、熱伝導性が良いので、効率良く放熱することができる。
(7)ヒートシンク材5は、さらに、セラミック材料を含む場合には、セラミック回路基板1の熱膨張性等が同様となるので、放熱モジュール4の反りを小さくすることができる。
(8)ヒートシンク材5は、セラミック回路基板1上に、熱処理により接合されて成る。その熱処理時に、ヒートシンク材5とセラミック回路基板1におけるセラミック基板2との界面において反応が生じてヒートシンク材5とセラミック基板2とが化学的な結合を生じさせ、その化学的な結合よりヒートシンク材5とセラミック基板2とが強固に接合される。したがって、例えば半導体素子7の実稼動による発熱状態から実使用環境温度例えば常温のような温度サイクルに対しても、この放熱モジュール4は高い信頼性を有する。
(9)ヒートシンク材5の下方に第2のセラミック基板2Bを備えることにより、セラミック基板2にヒートシンク材5を接合したときの、セラミックと金属との熱膨張係数の違いによる反りを、抑制することができる。したがって、放熱モジュールを水冷ヒートシンク等のヒートシンク材に、空隙を生じさせることなく、密着して設置することができるようになる。その結果、放熱性の良好な放熱モジュールを提供することができる。
(10)第2のセラミック基板2Bの下方に第2の金属層3Cを備えることは、信頼性を保証箇所である接合界面を増やすことになるが、上記効果を同様に得ることが可能である。
(11)半導体素子7は、回路金属層3A上に、熱処理により接合されて成る。このように熱をかけて接合するので、耐熱サイクル試験を実施ときに発生する高熱により、接合強度が弱まることない。したがって、熱処理は、半導体素子の耐熱サイクル特性を低下させることのない接合方法として好適である。
【0080】
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良は、本発明に含まれるものである。本発明を実施する際の具体的な構造および形状等は、本発明の目的を達成できる範囲内で他の構造等としてもよい。
【0081】
【実施例】
以下、実施例および比較例を挙げて、本発明をより具体的に説明する。なお、本発明は実施例の内容に限定されるものではない。前記実施形態における図1〜図3のセラミック回路基板1、または放熱モジュール4を以下に示す具体的条件で製造した。
【0082】
使用するセラミック基板2は、実施例および比較例共に、同様である。このセラミック基板2は、ドクターブレード法により成型し、その後に焼結することにより得られた。その寸法は、縦25mm、横60mm、厚み0.1〜0.34mmであった。このセラミック基板2の表面を鏡面研磨し、破壊靱性値および硬度をそれぞれ測定した。セラミック基板2の材質、破壊靱性値および硬度の測定結果を以下の表1に示した。なお、破壊靱性値および硬度の測定は、JIS R1607(ファインセラミックスの破壊靱性値試験方法)に規定された方法により測定した。
【0083】
【表1】

Figure 2005026252
【0084】
[実施例1〜実施例4]
セラミック回路基板1の製造手順を以下に述べる。セラミック基板2の少なくとも一方の表面に金属層3を付設した。金属層3の材質は、銅であった。金属層3は、板状に形成された。金属層3の寸法は、縦25mm、横60mm、厚み0.05〜3.0mmであった。
【0085】
この接合の際には、Cu50Sn系ろう材に、Tiが添加されている活性ろう材を用いた。この接合の際の加熱温度は、800〜1070℃であった。加熱時間は、120分であった。圧力は、1.333×10−2Paであった。
【0086】
セラミック基板2の両面に金属層3が接合された場合は、一方の表面に接合された金属層3が回路金属層3Aであり、他方の表面に接合された金属層3が放熱金属層3Bであった。回路金属層3Aは回路パターンに形成されていた。この回路パターンは、セラミック板2の表面に設けられた金属層の表面に、エッチングレジスト膜を被覆し、塩化鉄、フッ化アンモニウムによる化学エッチングを行うことにより形成した。なお、放熱金属層3Bは、回路パターン等に形成されなかった。一方、セラミック基板2の片面にのみ金属層3が付設された場合は、この片面にのみ形成された金属層3が、回路金属層3Aであり、回路パターンに形成された。
【0087】
なお、実施例1、2におけるセラミック回路基板1は、図1に示す構造を有した。また、実施例3における放熱モジュール4A(4)は、図2に示す構造を有した。さらに、実施例4における放熱モジュール4B(4)は、図3に示す構造を有した。
【0088】
特に重要な点は、実施例1〜実施例4におけるセラミック回路基板1は、セラミック回路基板1の破壊靱性値が、セラミック基板2自体の破壊靱性値の1.5〜3倍であることである。
【0089】
[比較例1〜比較例6]
一方、比較例1〜比較例6におけるセラミック回路基板1は、金属層2を付設したセラミック回路基板1の破壊靱性値が、金属層2を付設する以前のセラミック基板2自体の破壊靱性値の1.5〜3倍の範囲外となるように製造した。
【0090】
なお、比較例1、4におけるセラミック回路基板1は、図1に示される構造を有した。また、比較例2、5における放熱モジュール4A(4)は、図2に示される構造を有した。さらに、比較例3、6における放熱モジュール4B(4)は、図3に示される構造を有した。
【0091】
[評価方法および評価結果]
前述した実施例1〜実施例4および比較例1〜比較例6で得られたセラミック回路基板1、または放熱モジュール4を以下の方法により評価し、その評価結果を各製造条件とともに、表2に示す。なお、この表2中「構造」の1、2、3は、それぞれ図1、2、3の各構造に対応している。また、「 − 」は、該当するものがないことを意味している。
【0092】
[破壊靱性値比]
各実施例および比較例のサンプルの一部を使用し、実体の表面破壊靱性値の測定を行った。破壊靱性値は、JIS R1607(ファインセラミックスの破壊靱性値試験方法)に規定された方法により測定した。かくして得られた表面破壊靱性値と、セラミック基板2自体の破壊靱性値(3.90MPa・m )との比により破壊靱性値比を得た。
【0093】
[硬度比]
各実施例および比較例のサンプルの一部を使用し、実態の表面硬度の測定を行った。硬度は、JIS Z2244(ファインセラミックスの硬度試験方法)に規定された方法により測定した。かくして得られた表面硬度と、セラミック基板2自体の硬度(1455Hv)との比により硬度比を得た。
【0094】
[耐熱サイクル試験]
各実施例および比較例のサンプルの一部を使用し、−40℃〜室温〜125℃の耐熱サイクル試験を行った。−40℃から125℃にまで昇温し、次いで125℃から−40℃にまで降温するのを1サイクルとして、この耐熱サイクル試験においt500サイクルごとにサンプルを取り出し、セラミック基板2上に、クラックの伸展による金属層の剥離がないかどうかの表面観察を行い、金属層の剥離がなければ、OKであり、金属層の剥離があればNGとした。
【0095】
【表2】
Figure 2005026252
【0096】
以上の表2によれば、実施例1〜4に係る放熱モジュールは、比較例1〜比較例6に係る放熱モジュールと比較して、耐熱サイクル試験の結果が良好であることがわかった。したがって、セラミック回路基板1におけるセラミック基板2の破壊靱性値が、金属層を付設する以前のセラミック基板2自体の破壊靱性値の1.5〜3倍であれば、耐熱サイクル特性に優れることがわかった。
【0097】
【発明の効果】
本発明は、耐熱サイクル特性に優れたセラミック回路基板、放熱モジュール、および半導体装置を提供することができる。
【図面の簡単な説明】
【図1】図1は、本発明に係るセラミック回路基板の概略的な断面図である。
【図2】図2は、本発明に係る放熱モジュールの概略的な断面図である。
【図3】図3は、本発明に係る第1の変形例の放熱モジュールの概略的な断面図である。
【図4】図4は、本発明に係る半導体装置の概略的な断面図である。
【図5】図5は、本発明に係る第1の変形例の半導体装置の概略的な断面図である。
【図6】図6は、本発明に係る第2の変形例の半導体装置の概略的な断面図である。
【図7】図7は、本発明に係る第3の変形例の半導体装置の概略的な断面図である。
【図8】図8は、本発明に係る第4の変形例の半導体装置の概略的な断面図である。
【符号の説明】
1 セラミック回路基板
2 セラミック基板
2B 第2のセラミック基板
3 金属層
3A 回路金属層
3B 放熱金属層
3C 第2の金属層
4 放熱モジュール
4A 放熱モジュール
4B 放熱モジュール
5 ヒートシンク材
6 半導体装置
6A 半導体装置
6B 半導体装置
6C 半導体装置
6D 半導体装置
6E 半導体装置
7 半導体素子
8 水冷ヒートシンク
9 グリス層
10 接合層
11 接合層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ceramic circuit board, a heat dissipation module, and a semiconductor device.
[0002]
[Prior art]
Conventionally, a circuit metal layer having conductivity is formed on the surface of a ceramic substrate such as an alumina sintered body, an aluminum nitride sintered body, or a silicon nitride sintered body, and a semiconductor element is mounted thereon. Substrate is popular. Among them, when a semiconductor element that consumes a large amount of power is mounted, not only the circuit metal layer but also a metal layer for heat dissipation or heat dissipation on the ceramic substrate in order to release heat generated from the semiconductor element. Heat dissipation modules with joined plates are in widespread use.
[0003]
These ceramic substrate, circuit metal layer, heat radiating metal layer, and heat radiating plate are joined using brazing material or soldering, or joined by DBC (Direct Bonding Copper) or the like.
[0004]
These circuit boards and heat dissipation modules have a thermal cycle by soldering heat treatment (about 200 to 300 ° C.) when mounting a semiconductor element such as a silicon chip, and a temperature during actual operation of the semiconductor element from about 200 ° C. Semiconductor devices are not operated at room temperature (about 25 ° C), and depending on the usage environment, a thermal cycle up to -40 ° C is given. ing.
[0005]
As a result of undergoing these thermal cycles, joint peeling at the interface between the circuit metal layer and the ceramic substrate and the development of cracks in the ceramic substrate may occur, causing damage to the semiconductor element due to poor insulation or reduced heat dissipation. It will be.
[0006]
In the conventional technology, as countermeasures against the progress of cracks, etc., a ceramic material (for example, silicon nitride) in which the mechanical properties (bending strength, fracture toughness value, etc.) of the ceramic substrate itself are increased is employed. Adopting a soft metal (such as Al, Cu, etc.) for the heat sink or using a material with a thermal expansion coefficient close to that of the ceramic substrate, for example, a tungsten plate between the circuit metal layer and the ceramic substrate For example, a CuMo alloy may be used for the heat sink.
[0007]
By these measures, the residual stress generated in the circuit metal layer or the like is reduced so as not to cause a problem. However, the problem due to the crack development in the ceramic substrate has not been solved by the above-described factors.
[0008]
More advanced means for solving these problems include the use of high-strength bonding and high-strength ceramic substrates, which are more advanced than the above-described measures. Examples of the high-strength bonding include active brazing bonding. Moreover, as a high intensity | strength ceramic substrate, the ceramic substrate etc. of a silicon nitride sintered compact are mentioned, for example.
[0009]
In order to cope with circuit boards and heat dissipation modules that are required to have higher heat dissipation and higher current density in the future, it is required to increase the thickness of the circuit metal layer and the thickness of the ceramic substrate. Therefore, the use of the above-described high-strength bonding or high-strength ceramic substrate corresponds to the current required level, but due to further improvement in the required level in the future, the circuit metal layer and the ceramic substrate described above There is a possibility that defects such as cracks at the joint interface may occur.
[0010]
For example, as a countermeasure against the above-described defects such as cracks, there are already mentioned countermeasures such as W having a small thermal expansion coefficient between the circuit metal layer and the ceramic substrate, or a metal such as Mo. (See Patent Document 1).
[0011]
[Patent Document 1]
JP 09-246691 A (Claim 1, [0016])
However, the technique described in Patent Document 1 described above cannot meet the level required in the future, and the heat cycle characteristics are still insufficient.
[0012]
[Problems to be solved by the invention]
It is an object of the present invention to provide a ceramic circuit board, a heat dissipation module, and a semiconductor device that solve such conventional problems and are excellent in heat cycle characteristics.
[0013]
[Means for Solving the Problems]
As a result of intensive studies to develop a ceramic circuit board having the above-mentioned preferable properties, the present inventors have observed the progress of cracks in the above-described defects such as cracks. I found that it is often open.
[0014]
That is, it was considered that the generation of cracks and their progress was mainly caused by the tensile stress applied to the ceramic substrate. When the reason for the generation of this tensile stress is further considered, the tensile stress is caused by the residual stress resulting from the difference in thermal expansion coefficient between the materials due to the bonding heat treatment or the difference in thermal expansion between the materials due to the temperature difference during the cooling cycle. Seem.
[0015]
Based on the above considerations, the present inventors have a compressive stress as a residual stress in the bonding interface between the circuit metal layer and the ceramic substrate, in other words, the ceramic substrate on the circuit metal layer side. It has been found that if the tensile stress is offset, the above-described defects such as cracks do not occur.
[0016]
Until now, it has been said that the residual stress existing in a ceramic substrate or the like has a bad effect on the reliability of a component. Nevertheless, the reason why the effect was obtained is that the above-described tensile stress and the compressive stress are offset and the following reasons.
[0017]
Generally, in the fracture of ceramic materials, the fracture strength against compressive stress is 10 times that of tensile stress, and the presence of the compressive stress does not affect the reliability so much. These residual tensile stress values can be measured by, for example, an X-ray diffractometer, and specifically can be obtained as calculated values using the angle at which X-rays are reflected.
[0018]
The above-described values for obtaining the effect of reducing crack defects were calculated as 50 MPa or more as residual compressive stress and 80% or less of the strength of the ceramic substrate. However, since the method using the X-ray diffractometer has limitations on the shape of the sample to be measured, is a calculated value, or it is difficult to determine the upper limit value due to the difference in ceramic material, the inventor separately As a measure of compressive stress, we studied a method to obtain an accurate numerical value.
[0019]
As a result of the examination, as an index of these compressive residual stresses, the fracture toughness value / hardness of the surface of the ceramic substrate comprising the ceramic substrate and the metal layer bonded on the ceramic substrate is determined by the compressive residual stress, The knowledge that the heat cycle characteristics are improved when the fracture toughness value / hardness of the ceramic substrate itself has a fracture toughness value / hardness of a specific magnification was obtained. The present invention has been completed based on such findings.
[0020]
In order to solve the above problems, a ceramic circuit board of the present invention comprises a ceramic substrate and a metal layer present on at least one surface of the ceramic substrate, and the destruction of the surface of the ceramic substrate to which the metal layer is attached. The toughness value is 1.5 to 3 times the fracture toughness value of the ceramic substrate before the metal layer is attached.
[0021]
In the ceramic circuit board of the present invention, it is preferable that the hardness of the ceramic substrate to which the metal layer is attached is 1.01 to 1.04 times the hardness of the surface of the ceramic substrate before the metal layer is attached.
[0022]
In the ceramic circuit board of the present invention, the metal layer is preferably a metallized layer containing at least one metal selected from Ag, Cu, Al, Ni, Mo, and W.
[0023]
In the ceramic circuit board of the present invention, the metal layer is preferably a metal plate containing at least one metal selected from Ag, Cu, Al, and Ni.
[0024]
In the ceramic circuit board of the present invention, the ceramic substrate is preferably formed by sintering at least one ceramic selected from silicon nitride, aluminum oxide, aluminum nitride, and silicon carbide.
[0025]
In the ceramic circuit board of the present invention, it is preferable that the metal layer is bonded to the ceramic substrate by heat treatment.
[0026]
Moreover, the heat dissipation module of the present invention comprises the ceramic circuit board and a heat sink material attached to one surface side of the ceramic substrate. And / or Al is preferable, and it is more preferable that ceramic material is further included.
[0027]
In the heat dissipation module of the present invention, it is preferable that the heat sink material is bonded to the ceramic circuit board by heat treatment.
[0028]
In the heat dissipation module of the present invention, it is preferable that a second ceramic substrate is provided on the opposite side of the heat sink material from the ceramic circuit substrate.
[0029]
In the heat dissipation module of the present invention, a second metal layer may be provided on the opposite side of the second ceramic substrate from the heat sink material.
[0030]
Furthermore, the semiconductor device of the present invention, the ceramic circuit board or the heat dissipation module,
A semiconductor element bonded to the metal layer of the ceramic circuit board or to the metal layer opposite to the heat sink material of the ceramic substrate of the heat dissipation module is provided.
[0031]
In the semiconductor device of the present invention, it is preferable that the semiconductor element is bonded to the metal layer by heat treatment.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
[Ceramic Circuit Board] As shown in FIG. 1 or FIG. 2, a ceramic circuit board 1 as an example of the present invention is bonded to at least one surface of a ceramic board 2 and a ceramic board 2 and is made of a metal. The fracture toughness value of the surface of the ceramic substrate 2 joined to the metal layer 3 is 1.5 to 3 times the fracture toughness value of the ceramic substrate before joining the metal layer 3; Preferably, it is 2-3 times.
[0033]
Here, if the fracture toughness value of the surface of the ceramic substrate 2 in the ceramic circuit board 1 is less than 1.5 times the fracture toughness value of the ceramic substrate 2 itself before the metal layer 3 is attached, As the thermal stress during the thermal cycle, the tensile stress is dominant, and the occurrence and development of cracks cannot be prevented. On the other hand, when the fracture toughness value on the surface of the ceramic substrate 2 in the ceramic circuit board 1 exceeds three times the fracture toughness value of the ceramic substrate 2 itself before the metal layer 3 is attached, the residual stress on the ceramic substrate 2 is Since the compression stress is excessively applied and the fatigue characteristics of the ceramic substrate 2 itself are affected, the occurrence and progress of cracks cannot be prevented. Therefore, since the fracture toughness value of the surface of the ceramic substrate 2 provided with the metal layer 3 is 1.5 to 3 times the fracture toughness value of the ceramic substrate 2 itself provided with the metal layer 3, compressive stress and tensile Since the stress is in a range where cracks are not generated or propagated, the ceramic circuit board 1 having excellent heat cycle characteristics can be obtained.
[0034]
In the ceramic circuit board 1 of the present invention, the hardness of the surface of the ceramic substrate 2 provided with the metal layer 3 is 1.01 to 1.04 times the hardness of the ceramic substrate itself before the metal layer 3 is joined. Preferably there is.
[0035]
Here, when the hardness of the surface of the ceramic substrate 2 in the ceramic circuit substrate 1 is less than 1.01 times the hardness of the ceramic substrate 2 itself before the metal layer 3 is attached, As for the thermal stress, the tensile stress is dominant, and the occurrence and development of cracks and the like cannot be prevented. On the other hand, when the hardness of the surface of the ceramic substrate 2 in the ceramic circuit board 1 exceeds 1.04 times the hardness of the ceramic substrate itself before the metal layer 3 is bonded, the residual stress applied to the ceramic substrate 2 is a compressive stress. Is excessively applied and affects the fatigue characteristics of the ceramic itself, so that the occurrence and development of cracks and the like cannot be prevented.
[0036]
The ceramic substrate 2 is preferably formed by sintering at least one ceramic selected from silicon nitride, aluminum oxide, aluminum nitride, and silicon carbide.
[0037]
Here, as sintering methods, atmosphere sintering method, reaction sintering method, thermal plasma sintering method, electric heating sintering method, multiaxial electric heating sintering method, discharge plasma sintering method, hot isothermal method, etc. Examples thereof include a pressure sintering method.
[0038]
The thickness of the ceramic substrate 2 thus formed is determined depending on the application of the ceramic circuit substrate 1, but is usually 0.1 to 0.7 mm, particularly 0.15 to 0.4 mm. preferable.
[0039]
On the other hand, the metal layer 3 is preferably a metallized layer formed by metallization with at least one metal selected from Ag, Cu, Al, Ni, Mo, and W. Here, examples of the metallization forming method for forming the metal layer 3 include a paste printing method of a desired metal, a physical vapor deposition method, and a chemical vapor deposition method.
[0040]
Examples of physical vapor deposition include thermal vapor deposition (also referred to as vacuum vapor deposition), sputtering, ion plating, and cluster ion beam.
[0041]
Examples of the thermal evaporation method include a resistance heating method, a flash evaporation method, an arc evaporation method, a laser heating method, a high frequency heating method, an electron beam heating method, and a molecular epitaxy method.
[0042]
Examples of the sputtering method include a two-pole DC glow discharge method, a three-pole DC glow discharge method, a two-pole RF glow discharge method, an ion beam sputtering method, and a magnetron method.
[0043]
On the other hand, examples of the chemical vapor deposition method include atmospheric pressure CVD (abbreviated as Chemical Vapor Deposition), low pressure CVD, photo CVD, plasma CVD, and the like.
[0044]
The metal layer 3 is preferably formed of at least one metal selected from Cu, Al, and Ni (hereinafter, these metals may be referred to as specific metals). The metal layer 3 may be formed of one kind of the specific metal, may be an alloy composed of a plurality of kinds of metals selected from the specific metal, and the metal layer 3 is composed of a plurality of layers. The metal of each layer may be formed of the specific metal.
[0045]
The metal layer 3 bonded to at least one surface of the ceramic substrate 2 is bonded to one surface when the metal layer 3 is bonded to both surfaces of the ceramic substrate 2 as shown in FIG. The metal layer 3 becomes the circuit metal layer 3A, and the metal layer 3 bonded to the other surface becomes the heat dissipation metal layer 3B.
[0046]
The circuit metal layer 3A functions as a circuit through which current flows. The circuit metal layer 3A is formed by, for example, forming a thin film / metal plate of the specific metal on the surface of the ceramic substrate 2, forming an etching resist on the surface of the specific metal, and then performing chemical etching with iron chloride, ammonium fluoride, or the like. Thus, the circuit pattern can be formed and formed. A semiconductor element can be mounted on the circuit metal layer 3A.
[0047]
The heat dissipation metal layer 3B only needs to be formed on the surface of the ceramic substrate 2 so that heat can be efficiently released to the outside, and a circuit pattern or the like is formed as long as such a heat dissipation function is ensured. It may or may not be formed. In addition, the outer edge of the heat dissipation metal layer 3B is preferably made smaller than the outer periphery of the ceramic substrate 2 by etching or the like, for example. This is because if the outer edge of the heat dissipation metal layer 3B is the same as the outer edge of the ceramic substrate 2 or protrudes from the outer edge of the ceramic substrate 2 in the state as it is after bonding, the heat dissipation metal is formed at the outer edge of the ceramic substrate 2. There is a high possibility that a bonding gap will be formed between the layer 3B and the ceramic substrate 2. If such a bonding gap is generated, the bonding gap becomes a stress concentration portion due to thermal cycling, and interface peeling occurs from the bonding gap. This is because these joint gaps can be removed by etching.
[0048]
When the metal layer 3 is bonded only to one side of the ceramic substrate 2, the metal layer 3 formed only on this one side becomes the circuit metal layer 3A. Since the circuit metal layer 3A needs to function as power supply and / or signal transmission, it is preferable that the circuit metal layer 3A is formed of a metal having good conductivity selected from the specific metals, such as Cu and Al. . In this invention, although the thickness of the metal layer in a ceramic circuit board is determined depending on the use of this ceramic circuit board, it is preferable that it is 0.15-0.6 mm normally.
[0049]
The metal layer 3 is preferably provided on the ceramic substrate 2 by heat treatment.
[0050]
Here, examples of the heat treatment method include a joining method using a brazing material, a casting bond such as a DBC (Direct Bonding Copper) method and a SQ (Squeeze Casting) method.
[0051]
As a suitable method of joining using a brazing material, a brazing material having a general AgCu eutectic composition or a brazing material having a CuSn composition is active against ceramics such as Ti, Zr, V, and Hf. For example, a method using an active brazing material to which an additional metal is added may be used. Examples of the active brazing material include CuTi brazing material and the like in addition to the above.
[0052]
The DBC method is, for example, a method of directly joining alumina (aluminum oxide) and Cu without using a brazing material. Specifically, alumina (aluminum oxide) and sintering aid oxide are used. , And an oxide film (CuO) on the surface of Cu, which is bonded by reaction with Cu, and is bonded by a Cu—O eutectic reaction (temperature, about 1066 ° C.) that occurs immediately below the melting point of Cu of 1080 ° C.
[0053]
The SQ method is a method for joining different materials by, for example, a casting method under high pressure. Specifically, by placing a ceramic or the like on the bottom of the mold and casting a metal melted at a high pressure into the mold. This is a method of joining.
[0054]
[Heat dissipation module]
The heat dissipation module according to the present invention includes the ceramic circuit board according to the present invention and a heat sink material attached to one surface side of the ceramic substrate. An example of such a heat dissipation module is shown in FIGS. In any embodiment, the heat dissipation module 4 includes the ceramic circuit board 1 and the heat sink material 5 coupled to the ceramic circuit board 1.
[0055]
The heat sink material 5 preferably contains Cu and / or Al, and more preferably contains a ceramic material.
[0056]
The heat sink material 5 may be Cu alone, Al alone, or an alloy of Cu and Al. Moreover, CuMo, CuW, CuFe, CuAg, CuZr etc. are mentioned as an alloy of Cu. Further, examples of the Al alloy include alloys with Cu, Si, Mg, Fe, Mn, and the like. The heat sink material 5 may contain the above-described Cu alloy and Al alloy, or may be a metal / ceramic composite containing a ceramic material in the metal simple substance or alloy.
[0057]
Here, examples of the ceramic material include silicon nitride, aluminum oxide, aluminum nitride, and silicon carbide. As an example of the method for producing the metal / ceramic composite, an Al-SiC composite is taken as an example. For this Al-SiC composite, a porous (sponge-like) SiC preform is prepared in advance. And it can produce by impregnating Al molten metal containing trace amount Si and Mg.
[0058]
The thickness of the heat sink material 5 is appropriately determined according to the application of the heat dissipation module 4, but usually 2 to 4 mm is preferable.
[0059]
The heat sink material 5 is preferably formed on the ceramic circuit board 1 by heat treatment.
[0060]
Here, examples of the heat treatment method include a method of bonding using a brazing material, a DBC method, and an SQ method as described above.
[0061]
Here, the heat radiation module 4 will be described in each form. As shown in FIG. 2, the heat dissipation module 4 </ b> A includes a heat sink material 5, a ceramic circuit board 1 bonded on one surface of the heat sink material 5, and a second bonded on the other surface of the heat sink material 5. And a ceramic substrate 2B. The ceramic circuit board 1 is an example of a ceramic circuit board according to the present invention, and includes a ceramic substrate 2 and a circuit metal layer 3A bonded to the surface of the ceramic substrate 2 opposite to the heat sink material 5. In the present invention, the upward direction is the direction from the ceramic substrate 2 to the circuit metal layer 3A, and the downward direction is the direction opposite to the upward direction.
[0062]
Conventionally, the structure in which the circuit board and the heat sink material are integrated (specifically, the structure without the second ceramic substrate 2B in the structure shown in FIG. 2) has high heat dissipation and has the structure shown in FIG. It has an ideal structure with the advantage that the soldering process between the heat sink material and the circuit board can be omitted. However, when a ceramic substrate is sandwiched between a circuit metal having a thickness of 1 mm or less and a heat sink material having a thickness of 3 mm, there is a problem that the heat sink side is greatly warped due to a difference in thermal expansion coefficient between the circuit metal as a metal member and the ceramic. . As a method for solving these problems, bonding at a low temperature and warping correction after bonding are performed, but such a method is an effective method because there is a problem in reliability or an increase in man-hours. Absent. Therefore, as in the heat dissipation module 4A shown in FIG. 2, the second ceramic substrate 2B is provided, and a large warp to the heat sink material side is constrained by bringing it closer to a symmetrical shape, thereby having high heat dissipation, and Functions and effects such as the ability to form a module structure at a time can be obtained, and as a result, it can be used in modules that can meet the requirements for high heat dissipation due to high integration of semiconductor elements in the future. become able to.
[0063]
As shown in FIG. 3, the heat dissipation module 4 </ b> B is bonded to the heat sink material 5, the ceramic circuit board 1 bonded on one surface of the heat sink material 5, and the other surface of the heat sink material 5. It comprises a second ceramic substrate 2B, a heat sink material 5 bonded on the other surface of the ceramic substrate 2, and a second metal layer 3C bonded on the opposite surface of the heat sink material 5. The joining of the heat radiation modules 4A and 4B in FIGS. 2 and 3 and the description of each member are as described above.
[0064]
Conventionally, a structure in which a circuit board and a heat sink material are integrated (specifically, a structure without the second ceramic substrate 2B in the structure shown in FIG. 2) has high heat dissipation, and the heat sink material and the circuit board This is an ideal structure with the advantage that the soldering process can be omitted. However, when a ceramic substrate is sandwiched and joined between a circuit metal having a thickness of 1 mm or less and a heat sink material having a thickness of 3 mm, there is a problem that the heat sink is greatly warped due to a difference in thermal expansion coefficient between the circuit metal as a metal member and the ceramic substrate. There is. As a method of solving these problems, bonding at low temperature and warping correction after bonding are performed, but such a method is an effective method because there is a problem in reliability or man-hours increase. I can't say that. Therefore, as in the heat dissipation module 4B shown in FIG. 3, the second ceramic substrate 2B is provided, and a large warp to the heat sink material side is constrained by being close to a symmetrical shape, thereby having high heat dissipation, and It is possible to obtain the function and effect that a module structure can be formed at a time, and as a result, it can be used for a module that can meet the demand for high heat dissipation by high integration of semiconductor elements in the future. become able to. Further, in this structure, even if the second metal layer 3C is provided, there is no inconvenience and the effect is not affected.
[0065]
The second ceramic substrate 2B can be formed of the same material as the ceramic substrate in the ceramic circuit substrate according to the present invention, and the thickness thereof is the same as that of the ceramic substrate.
[0066]
The second metal layer 3C can be formed of the same material as the metal layer in the ceramic circuit board according to the present invention, and the thickness thereof is the same as that of the metal layer.
[0067]
[Semiconductor device]
The semiconductor device according to the present invention includes a metal on the opposite side to the heat sink material of the ceramic layer in the heat dissipation module according to the present invention and the ceramic circuit board according to the present invention or the ceramic substrate in the heat dissipation module according to the present invention. The layer comprises a semiconductor element bonded to the layer.
[0068]
4 to 8 show semiconductor devices 6 (6A, 6B, 6C, 6D, and 6E) according to the embodiments of the present invention, respectively.
[0069]
In any of the embodiments, as shown in FIGS. 4 to 8, the semiconductor device 6 includes the ceramic circuit board 1 or the heat dissipation module 4 and the semiconductor element 7 bonded on the circuit metal layer 3A. .
[0070]
The semiconductor element 7 may be a semiconductor element made of a known silicon-based semiconductor such as Si or SiC, a compound semiconductor, or a combination thereof. Examples of the semiconductor element 7 include an IGBT (Insulated Gate Bipolar Transistor).
[0071]
In addition, the semiconductor element 7 is preferably formed on the circuit metal layer 3A by heat treatment.
[0072]
Here, examples of the heat treatment method include a joining method using brazing material or soldering.
[0073]
In actual use, the semiconductor device 6 is screwed and fixed onto a water-cooled water-cooled heat sink 8 via a grease layer 9, for example, as shown in FIG. In the example shown in FIG. 4, the water-cooled heat sink 8 is adopted as the heat sink. However, the present invention is not limited to this, and another heat sink such as an air-cooled type may be used.
[0074]
Here, the semiconductor device 6 will be described in each form. As shown in FIG. 4, the semiconductor device 6 </ b> A includes the heat dissipation module 4 and the semiconductor element 7 bonded on the circuit metal layer 3 </ b> A. Here, the heat dissipation module 4, which is an example of the heat dissipation module according to the present invention, is bonded to the ceramic substrate 2, the circuit metal layer 3 </ b> A bonded to one surface of the ceramic substrate 2, and the other surface of the ceramic substrate 2. The heat radiating metal layer 3B and the heat sink material 5 bonded to the heat radiating metal layer 3B are provided. The semiconductor element 7 is bonded to the circuit metal layer 3A via a bonding layer 10 made of solder or the like. The heat sink material 5 is joined to the heat radiating metal layer 3B through a joining layer 11 made of solder or the like. In this semiconductor device 6 </ b> A, the surface on the heat sink material 5 side and the water-cooled heat sink 8 are fixed via a grease layer 9.
[0075]
Further, as shown in FIG. 5, the semiconductor device 6B includes a heat dissipation module 4 which is an example of a heat dissipation module according to the present invention, and a semiconductor element 7 bonded onto the circuit metal layer 3A. Here, the heat dissipation module 4 includes a ceramic substrate 2, a circuit metal layer 3 </ b> A bonded to one surface of the ceramic substrate 2, and a heat sink material 5 bonded to the other surface of the ceramic substrate 2. The semiconductor element 7 is bonded to the circuit metal layer 3 </ b> A via the bonding layer 10. In this semiconductor device 6B, the surface on the heat sink material 5 side and the water-cooled heat sink 8 are fixed via a grease layer 9.
[0076]
Further, as shown in FIG. 6, the semiconductor device 6 </ b> C includes a heat dissipation module 4 that is an example of a heat dissipation module according to the present invention, and a semiconductor element 7 bonded on the metal layer 3 (circuit metal layer 3 </ b> A). It consists of Here, the heat dissipation module 4 includes a heat sink material 5, a ceramic circuit board 1 bonded on one surface of the heat sink material 5, and a second ceramic substrate 2B bonded on the other surface of the heat sink material 5. Comprising. The ceramic circuit board 1 includes a ceramic board 2 and a circuit metal layer 3 </ b> A bonded to one surface of the ceramic board 2. In the ceramic circuit board 1, a heat sink material 5 is bonded to the other surface of the ceramic board 2. In the semiconductor device 6 </ b> C, the surface of the second ceramic substrate 2 </ b> B and the water-cooled heat sink 8 are fixed via a grease layer 9.
[0077]
Then, as shown in FIG. 7, the semiconductor device 6 </ b> D includes a heat dissipation module 4 that is an example of a heat dissipation module according to the present invention, and a semiconductor element 7 bonded on the metal layer 3 (circuit metal layer 3 </ b> A). It consists of Here, the heat dissipation module 4 includes the heat sink material 5, the ceramic circuit board 1 that is an example of the ceramic circuit board according to the present invention, which is bonded onto one surface of the heat sink material 5, and the other of the heat sink material 5. The second ceramic substrate 2B bonded on the surface of the second ceramic substrate 2C, and the second metal layer 3C bonded on the surface of the second ceramic substrate 2 bonded on the other surface opposite to the heat sink material 5 And comprising. The ceramic circuit board 1 includes a ceramic board 2 and a circuit metal layer 3 </ b> A bonded to one surface of the ceramic board 2. In the ceramic circuit board 1, a heat sink material 5 is bonded to the other surface of the ceramic board 2. In the semiconductor device 6D, the second metal layer 3C and the water-cooled heat sink 8 are fixed via the grease layer 9.
[0078]
Further, as shown in FIG. 8, the semiconductor device 6E includes a ceramic circuit board 1 which is an example of a ceramic circuit board according to the present invention and a semiconductor element 7 bonded on the circuit metal layer 3A. Here, the ceramic circuit substrate 1 includes a ceramic substrate 2 and a circuit metal layer 3A bonded to one surface of the ceramic substrate 2. In the semiconductor device 6E, the ceramic substrate 2 and the water-cooled heat sink 8 are fixed via a grease layer 9.
[0079]
According to this embodiment as described above, the following effects are obtained.
(1) Since the fracture toughness value of the surface of the ceramic substrate 2 in the ceramic circuit board 1 is 1.5 to 3 times the fracture toughness value of the ceramic substrate 2 itself before the metal layer 3 is attached, the compressive stress Further, since the tensile stress is in a range that does not cause cracks to develop or progress, the ceramic circuit substrate 1 having excellent heat cycle characteristics can be obtained.
(2) When the metal layer 3 is formed by metallization with at least one selected from Ag, Cu, Al, Ni, Mo, and W, Ag, Cu, Al, and Ni have low electric resistance. Since it is a material, electrical loss in the circuit can be suppressed, and Mo and W can be co-fired with alumina, and these metal species can obtain a stress buffering effect. Reliability for bonding with the ceramic substrate 2 can be improved.
(3) When the metal layer 3 is a metal plate formed of at least one selected from Ag, Cu, Al, and Ni, Ag, Cu, Al, and Ni are materials with low electrical resistance. Therefore, electrical loss in the circuit can be suppressed, and stress buffering is performed, so that the reliability of the joining between the metal layer 3 and the ceramic substrate 2 can be improved. Moreover, since it is formed in a plate shape in advance, there are few irregularities on the surface of the metal layer 3, and for example, the semiconductor element 7 can be arranged with high accuracy.
(4) The ceramic substrate 2 is formed by sintering at least one selected from silicon nitride, aluminum oxide, aluminum nitride, and silicon carbide, all of which are excellent in strength and insulation. The overall strength and insulation of the substrate, the heat dissipation module and the semiconductor device are improved.
(5) Since the metal layer 3 is bonded to the ceramic substrate 2 by heat treatment, the bonding strength is not weakened by high heat even when the heat cycle test is performed. Therefore, the heat treatment is suitable as a bonding method for the heat cycle characteristics.
(6) When the heat sink material 5 includes Cu and / or Al, the heat sink material 5 has good thermal conductivity, and therefore can dissipate heat efficiently.
(7) When the heat sink material 5 further contains a ceramic material, the thermal expansion of the ceramic circuit board 1 and the like are the same, so that the warpage of the heat dissipation module 4 can be reduced.
(8) The heat sink material 5 is joined to the ceramic circuit board 1 by heat treatment. At the time of the heat treatment, a reaction occurs at the interface between the heat sink material 5 and the ceramic substrate 2 in the ceramic circuit board 1 to cause a chemical bond between the heat sink material 5 and the ceramic substrate 2. And the ceramic substrate 2 are firmly bonded. Therefore, for example, the heat dissipation module 4 has high reliability even from a heat generation state due to actual operation of the semiconductor element 7 to a temperature cycle such as an actual use environment temperature such as room temperature.
(9) By providing the second ceramic substrate 2B below the heat sink material 5, the warpage due to the difference in thermal expansion coefficient between the ceramic and the metal when the heat sink material 5 is joined to the ceramic substrate 2 is suppressed. Can do. Therefore, it becomes possible to install the heat dissipation module in close contact with a heat sink material such as a water-cooled heat sink without generating a gap. As a result, a heat dissipation module with good heat dissipation can be provided.
(10) Providing the second metal layer 3C below the second ceramic substrate 2B increases the bonding interface, which is a place where reliability is guaranteed, but the above-described effect can be obtained in the same manner. .
(11) The semiconductor element 7 is formed on the circuit metal layer 3A by heat treatment. Since bonding is performed by applying heat in this way, the bonding strength is not weakened by the high heat generated during the heat resistance cycle test. Therefore, heat treatment is suitable as a bonding method that does not deteriorate the heat resistance cycle characteristics of the semiconductor element.
[0080]
It should be noted that the present invention is not limited to the above-described embodiment, and modifications and improvements within a scope that can achieve the object of the present invention are included in the present invention. The specific structure, shape, and the like at the time of carrying out the present invention may be other structures or the like as long as the object of the present invention can be achieved.
[0081]
【Example】
Hereinafter, the present invention will be described more specifically with reference to examples and comparative examples. In addition, this invention is not limited to the content of the Example. The ceramic circuit board 1 of FIG. 1 to FIG. 3 or the heat dissipation module 4 in the embodiment was manufactured under the specific conditions shown below.
[0082]
The ceramic substrate 2 to be used is the same in both the example and the comparative example. This ceramic substrate 2 was obtained by molding by a doctor blade method and then sintering. The dimensions were 25 mm in length, 60 mm in width, and 0.1 to 0.34 mm in thickness. The surface of the ceramic substrate 2 was mirror-polished, and the fracture toughness value and hardness were measured. The measurement results of the material, fracture toughness value and hardness of the ceramic substrate 2 are shown in Table 1 below. The fracture toughness value and hardness were measured by the method specified in JIS R1607 (Fracture toughness value test method for fine ceramics).
[0083]
[Table 1]
Figure 2005026252
[0084]
[Examples 1 to 4]
The manufacturing procedure of the ceramic circuit board 1 will be described below. A metal layer 3 was attached to at least one surface of the ceramic substrate 2. The material of the metal layer 3 was copper. The metal layer 3 was formed in a plate shape. The dimensions of the metal layer 3 were 25 mm in length, 60 mm in width, and 0.05 to 3.0 mm in thickness.
[0085]
At the time of this joining, an active brazing material in which Ti was added to a Cu50Sn brazing material was used. The heating temperature at the time of joining was 800 to 1070 ° C. The heating time was 120 minutes. The pressure is 1.333 × 10-2Pa.
[0086]
When the metal layers 3 are bonded to both surfaces of the ceramic substrate 2, the metal layer 3 bonded to one surface is the circuit metal layer 3A, and the metal layer 3 bonded to the other surface is the heat dissipation metal layer 3B. there were. The circuit metal layer 3A was formed in a circuit pattern. This circuit pattern was formed by covering the surface of the metal layer provided on the surface of the ceramic plate 2 with an etching resist film and performing chemical etching with iron chloride and ammonium fluoride. The heat radiating metal layer 3B was not formed in a circuit pattern or the like. On the other hand, when the metal layer 3 was provided only on one side of the ceramic substrate 2, the metal layer 3 formed only on this one side was the circuit metal layer 3A and formed in the circuit pattern.
[0087]
In addition, the ceramic circuit board 1 in Examples 1 and 2 had the structure shown in FIG. Further, the heat dissipation module 4A (4) in Example 3 had the structure shown in FIG. Furthermore, the heat dissipation module 4B (4) in Example 4 had the structure shown in FIG.
[0088]
A particularly important point is that the ceramic circuit board 1 in Examples 1 to 4 has a fracture toughness value of the ceramic circuit board 1 of 1.5 to 3 times the fracture toughness value of the ceramic board 2 itself. .
[0089]
[Comparative Examples 1 to 6]
On the other hand, in the ceramic circuit board 1 in Comparative Examples 1 to 6, the fracture toughness value of the ceramic circuit board 1 provided with the metal layer 2 is 1 of the fracture toughness value of the ceramic board 2 itself before the metal layer 2 is attached. It was manufactured to be out of the range of 5 to 3 times.
[0090]
In addition, the ceramic circuit board 1 in the comparative examples 1 and 4 had the structure shown by FIG. Moreover, heat dissipation module 4A (4) in Comparative Examples 2 and 5 had the structure shown in FIG. Furthermore, the heat radiation module 4B (4) in Comparative Examples 3 and 6 had the structure shown in FIG.
[0091]
[Evaluation method and evaluation results]
The ceramic circuit board 1 or the heat radiation module 4 obtained in the above-described Examples 1 to 4 and Comparative Examples 1 to 6 is evaluated by the following method, and the evaluation result is shown in Table 2 together with each manufacturing condition. Show. In Table 2, “Structure” 1, 2, and 3 correspond to the structures shown in FIGS. “−” Means that there is no corresponding item.
[0092]
[Fracture toughness value ratio]
Using part of the samples of each Example and Comparative Example, the surface fracture toughness value of the substance was measured. The fracture toughness value was measured by a method defined in JIS R1607 (Fracture toughness value test method for fine ceramics). The surface fracture toughness value thus obtained and the fracture toughness value of the ceramic substrate 2 itself (3.90 MPa · m1 / 2The fracture toughness value ratio was obtained by the ratio of
[0093]
[Hardness ratio]
The actual surface hardness was measured using a part of the samples of each Example and Comparative Example. The hardness was measured by the method specified in JIS Z2244 (fine ceramics hardness test method). A hardness ratio was obtained by a ratio between the surface hardness thus obtained and the hardness of the ceramic substrate 2 itself (1455 Hv).
[0094]
[Heat cycle test]
A heat resistance cycle test of −40 ° C. to room temperature to 125 ° C. was performed using a part of the samples of each Example and Comparative Example. The temperature is raised from −40 ° C. to 125 ° C., and then the temperature is lowered from 125 ° C. to −40 ° C. as one cycle. In this heat cycle test, a sample is taken every t500 cycles, The surface was observed to see if there was no peeling of the metal layer due to stretching. If there was no peeling of the metal layer, it was OK, and if there was peeling of the metal layer, it was judged as NG.
[0095]
[Table 2]
Figure 2005026252
[0096]
According to Table 2 above, it was found that the heat dissipation module according to Examples 1 to 4 had better heat cycle test results than the heat dissipation modules according to Comparative Examples 1 to 6. Therefore, if the fracture toughness value of the ceramic substrate 2 in the ceramic circuit board 1 is 1.5 to 3 times the fracture toughness value of the ceramic substrate 2 itself before attaching the metal layer, it is understood that the heat cycle characteristics are excellent. It was.
[0097]
【The invention's effect】
The present invention can provide a ceramic circuit board, a heat dissipation module, and a semiconductor device having excellent heat cycle characteristics.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a ceramic circuit board according to the present invention.
FIG. 2 is a schematic cross-sectional view of a heat dissipation module according to the present invention.
FIG. 3 is a schematic cross-sectional view of a heat dissipation module of a first modification according to the present invention.
FIG. 4 is a schematic cross-sectional view of a semiconductor device according to the present invention.
FIG. 5 is a schematic cross-sectional view of a semiconductor device according to a first modified example of the present invention.
FIG. 6 is a schematic cross-sectional view of a semiconductor device according to a second modified example of the present invention.
FIG. 7 is a schematic cross-sectional view of a semiconductor device according to a third modified example of the present invention.
FIG. 8 is a schematic cross-sectional view of a semiconductor device according to a fourth modification of the present invention.
[Explanation of symbols]
1 Ceramic circuit board
2 Ceramic substrate
2B Second ceramic substrate
3 Metal layers
3A circuit metal layer
3B heat dissipation metal layer
3C second metal layer
4 Heat dissipation module
4A heat dissipation module
4B heat dissipation module
5 Heat sink material
6 Semiconductor devices
6A Semiconductor device
6B Semiconductor device
6C Semiconductor device
6D semiconductor device
6E Semiconductor device
7 Semiconductor elements
8 Water-cooled heat sink
9 Grease layer
10 Bonding layer
11 Bonding layer

Claims (14)

セラミック基板と、前記セラミック基板の少なくとも一方の表面に存在する金属層とを備えて成り、
前記金属層を付設したセラミック基板表面の破壊靱性値が、金属層を付設する以前のセラミック基板の破壊靱性値の1.5〜3倍であることを特徴とするセラミック回路基板。
Comprising a ceramic substrate and a metal layer present on at least one surface of the ceramic substrate;
A ceramic circuit board characterized in that a fracture toughness value of a ceramic substrate surface provided with the metal layer is 1.5 to 3 times a fracture toughness value of a ceramic substrate before the metal layer is attached.
前記金属層を付設したセラミック基板表面の該硬度が、金属層を付設する以前のセラミック基板の硬度の1.01〜1.04倍であることを特徴とする前記請求項1記載のセラミック回路基板。The ceramic circuit board according to claim 1, wherein the hardness of the surface of the ceramic substrate provided with the metal layer is 1.01 to 1.04 times the hardness of the ceramic substrate before the metal layer is provided. . 前記金属層は、Ag、Cu、Al、Ni、Mo、およびWから選択される少なくとも1種の金属を含有してなるメタライズ層であることを特徴とする前記請求項1または請求項2記載のセラミック回路基板。3. The metallized layer according to claim 1, wherein the metal layer is a metallized layer containing at least one metal selected from Ag, Cu, Al, Ni, Mo, and W. 4. Ceramic circuit board. 前記金属層は、Ag、Cu、Al、およびNiから選択される少なくとも1種の金属を含有してなる金属板であることを特徴とする前記請求項1または請求項2記載のセラミック回路基板。The ceramic circuit board according to claim 1 or 2, wherein the metal layer is a metal plate containing at least one metal selected from Ag, Cu, Al, and Ni. 前記セラミック基板は、チッ化珪素、酸化アルミニウム、チッ化アルミニウム、および炭化珪素から選択される少なくとも1種のセラミックを焼結させて成ることを特徴とする前記請求項1〜請求項4のいずれか1項に記載のセラミック回路基板。5. The ceramic substrate according to claim 1, wherein the ceramic substrate is formed by sintering at least one ceramic selected from silicon nitride, aluminum oxide, aluminum nitride, and silicon carbide. 2. The ceramic circuit board according to item 1. 前記金属層は、前記セラミック基板上に、熱処理により接合されて成ることを特徴とする前記請求項1〜請求項5のいずれか1項に記載のセラミック回路基板。6. The ceramic circuit board according to claim 1, wherein the metal layer is bonded to the ceramic substrate by heat treatment. 前記請求項1〜請求項6のいずれか1項に記載のセラミック回路基板と、前記セラミック回路基板における一方の回路を備える面の反対面側に付設されたヒートシンク材とを備えて成ることを特徴とする放熱モジュール。The ceramic circuit board according to any one of claims 1 to 6, and a heat sink material attached to a surface opposite to a surface of the ceramic circuit board having one circuit. Heat dissipation module. 前記ヒートシンク材は、Cuおよび/またはAlを含むことを特徴とする前記請求項7記載の放熱モジュール。The heat sink module according to claim 7, wherein the heat sink material contains Cu and / or Al. 前記ヒートシンク材は、セラミック材料を含むことを特徴とする前記請求項8記載の放熱モジュール。9. The heat dissipation module according to claim 8, wherein the heat sink material includes a ceramic material. 前記ヒートシンク材は、前記セラミック回路基板上に、熱処理により接合されて成ることを特徴とする前記請求項7〜請求項9のいずれか1項に記載の放熱モジュール。10. The heat dissipation module according to claim 7, wherein the heat sink material is joined to the ceramic circuit board by heat treatment. 11. 前記ヒートシンク材の前記セラミック回路基板とは反対側に、第2のセラミック基板を備えて成ることを特徴とする請求項7〜請求項10のいずれか1項に記載の放熱モジュール。The heat dissipation module according to any one of claims 7 to 10, further comprising a second ceramic substrate on a side of the heat sink material opposite to the ceramic circuit substrate. 前記第2のセラミック基板の前記ヒートシンク材とは反対側に、第2の金属層を備えて成ることを特徴とする請求項7〜請求項11のいずれか1項に記載の放熱モジュール。The heat dissipation module according to any one of claims 7 to 11, wherein a second metal layer is provided on a side of the second ceramic substrate opposite to the heat sink material. 前記請求項1〜請求項6のいずれか1項に記載のセラミック回路基板または前記請求項7〜請求項12のいずれか1項に記載の放熱モジュールと、
前記セラミック回路基板における金属層に、または、放熱モジュールにおける前記セラミック基板の、ヒートシンク材とは反対側の金属層に、接合された半導体素子とを備えて成ることを特徴とする半導体装置。
The ceramic circuit board according to any one of claims 1 to 6, or the heat dissipation module according to any one of claims 7 to 12,
A semiconductor device comprising: a semiconductor element bonded to a metal layer of the ceramic circuit board or to a metal layer of the ceramic substrate of the heat dissipation module opposite to a heat sink material.
前記半導体素子は、前記金属層上に、熱処理により接合されて成ることを特徴とする前記請求項13に記載の半導体装置。The semiconductor device according to claim 13, wherein the semiconductor element is bonded to the metal layer by heat treatment.
JP2003186686A 2003-06-30 2003-06-30 Ceramic circuit board, heat dissipation module, and semiconductor device Expired - Fee Related JP4360847B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003186686A JP4360847B2 (en) 2003-06-30 2003-06-30 Ceramic circuit board, heat dissipation module, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003186686A JP4360847B2 (en) 2003-06-30 2003-06-30 Ceramic circuit board, heat dissipation module, and semiconductor device

Publications (2)

Publication Number Publication Date
JP2005026252A true JP2005026252A (en) 2005-01-27
JP4360847B2 JP4360847B2 (en) 2009-11-11

Family

ID=34185752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003186686A Expired - Fee Related JP4360847B2 (en) 2003-06-30 2003-06-30 Ceramic circuit board, heat dissipation module, and semiconductor device

Country Status (1)

Country Link
JP (1) JP4360847B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228804A (en) * 2005-02-15 2006-08-31 Fuji Electric Holdings Co Ltd Ceramic substrate for semiconductor module and its manufacturing method
WO2007026547A1 (en) * 2005-08-29 2007-03-08 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board
WO2008075409A1 (en) * 2006-12-19 2008-06-26 Kabushiki Kaisha Toyota Jidoshokki Base for power module, method for producing base for power module and power module
JP2011096994A (en) * 2009-09-29 2011-05-12 Kyocera Corp Cooler, wiring board and light emitting body
WO2011065457A1 (en) * 2009-11-27 2011-06-03 昭和電工株式会社 Laminate and manufacturing method for same
JP2011138840A (en) * 2009-12-26 2011-07-14 Kyocera Corp Structure for bearing light emitting element, light emitting element cooling mechanism, and light emitting device
CN102498564A (en) * 2009-09-09 2012-06-13 三菱综合材料株式会社 Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module
JP2014063984A (en) * 2012-08-31 2014-04-10 Mitsubishi Materials Corp Substrate for power module and power module
JP2015225779A (en) * 2014-05-28 2015-12-14 東芝ホクト電子株式会社 Magnetron
WO2016121660A1 (en) * 2015-01-29 2016-08-04 京セラ株式会社 Circuit board and electronic device
CN110945640A (en) * 2017-07-28 2020-03-31 京瓷株式会社 Substrate holding member and semiconductor manufacturing apparatus
DE102016125348B4 (en) 2016-12-22 2020-06-25 Rogers Germany Gmbh Carrier substrate for electrical components and method for producing a carrier substrate

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228804A (en) * 2005-02-15 2006-08-31 Fuji Electric Holdings Co Ltd Ceramic substrate for semiconductor module and its manufacturing method
US8563869B2 (en) 2005-08-29 2013-10-22 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board
WO2007026547A1 (en) * 2005-08-29 2007-03-08 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board
JP5326278B2 (en) * 2005-08-29 2013-10-30 日立金属株式会社 Circuit board, semiconductor module using the same, and circuit board manufacturing method
WO2008075409A1 (en) * 2006-12-19 2008-06-26 Kabushiki Kaisha Toyota Jidoshokki Base for power module, method for producing base for power module and power module
CN102498564B (en) * 2009-09-09 2015-08-26 三菱综合材料株式会社 The manufacture method of the power module substrate with radiator, the power module substrate of band radiator and power model
CN102498564A (en) * 2009-09-09 2012-06-13 三菱综合材料株式会社 Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module
US9076755B2 (en) 2009-09-09 2015-07-07 Mitsubishi Materials Corporation Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module
JP2011096994A (en) * 2009-09-29 2011-05-12 Kyocera Corp Cooler, wiring board and light emitting body
WO2011065457A1 (en) * 2009-11-27 2011-06-03 昭和電工株式会社 Laminate and manufacturing method for same
US9096471B2 (en) 2009-11-27 2015-08-04 Showa Denko K.K. Method for producing a layered material
JP2011138840A (en) * 2009-12-26 2011-07-14 Kyocera Corp Structure for bearing light emitting element, light emitting element cooling mechanism, and light emitting device
JP2014063984A (en) * 2012-08-31 2014-04-10 Mitsubishi Materials Corp Substrate for power module and power module
JP2015225779A (en) * 2014-05-28 2015-12-14 東芝ホクト電子株式会社 Magnetron
WO2016121660A1 (en) * 2015-01-29 2016-08-04 京セラ株式会社 Circuit board and electronic device
DE102016125348B4 (en) 2016-12-22 2020-06-25 Rogers Germany Gmbh Carrier substrate for electrical components and method for producing a carrier substrate
US11564307B2 (en) 2016-12-22 2023-01-24 Rogers Germany Gmbh Carrier substrate with a thick metal interlayer and a cooling structure
CN110945640A (en) * 2017-07-28 2020-03-31 京瓷株式会社 Substrate holding member and semiconductor manufacturing apparatus
CN110945640B (en) * 2017-07-28 2023-10-31 京瓷株式会社 Substrate holding member and semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
JP4360847B2 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
JP4969738B2 (en) Ceramic circuit board and semiconductor module using the same
JP4015023B2 (en) ELECTRONIC CIRCUIT MEMBER, ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT
EP2980844B1 (en) Substrate for power modules, substrate with heat sink for power modules, and power module
KR20170044105A (en) Joined body, substrate for power module provided with heat sink, heat sink, method for manufacturing joined body, method for manufacturing substrate for power module provided with heat sink, and method for manufacturing heat sink
JP3922538B2 (en) Manufacturing method of ceramic circuit board
WO2011149065A1 (en) Circuit board and electronic device using the same
JP4360847B2 (en) Ceramic circuit board, heat dissipation module, and semiconductor device
KR20170046649A (en) Assembly, power-module substrate provided with heat sink, heat sink, method for manufacturing assembly, method for manufacturing power-module substrate provided with heat sink, and method for manufacturing heat sink
JPH08255973A (en) Ceramic circuit board
JP2002043482A (en) Member for electronic circuit, its manufacturing method and electronic component
JP3834351B2 (en) Ceramic circuit board
JP2022023954A (en) Ceramic/aluminum bonded body, insulating circuit board, led module and ceramic member
JP2002064169A (en) Heat radiating structure
JP6259625B2 (en) Bonding structure of insulating substrate and cooler, manufacturing method thereof, power semiconductor module, and manufacturing method thereof
JP2004055576A (en) Circuit board and power module using it
JP6221590B2 (en) Bonding structure of insulating substrate and cooler, manufacturing method thereof, power semiconductor module, and manufacturing method thereof
JP3779074B2 (en) Ceramic circuit board and power module using it
JP4557398B2 (en) Electronic element
JP2010118682A (en) Ceramic circuit board
JPH08102570A (en) Ceramic circuit board
JP3934966B2 (en) Ceramic circuit board
JP3794454B2 (en) Nitride ceramic substrate
JP2005019875A (en) Heat radiating plate, heat radiating module, semiconductor mounted module, and semiconductor device
JP2011067849A (en) Brazing filler metal, and heat radiation base body joined by using the same
JP2004327732A (en) Ceramic circuit board and electrical circuit module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4360847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees