JP2005093721A - 半導体装置の低誘電率絶縁膜形成方法、その方法を用いた半導体装置および低誘電率絶縁膜形成装置 - Google Patents

半導体装置の低誘電率絶縁膜形成方法、その方法を用いた半導体装置および低誘電率絶縁膜形成装置 Download PDF

Info

Publication number
JP2005093721A
JP2005093721A JP2003325010A JP2003325010A JP2005093721A JP 2005093721 A JP2005093721 A JP 2005093721A JP 2003325010 A JP2003325010 A JP 2003325010A JP 2003325010 A JP2003325010 A JP 2003325010A JP 2005093721 A JP2005093721 A JP 2005093721A
Authority
JP
Japan
Prior art keywords
film
dielectric constant
plasma
semiconductor device
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003325010A
Other languages
English (en)
Other versions
JP4267994B2 (ja
Inventor
Masaru Sasaki
勝 佐々木
Shinji Ide
真司 井出
Yusaku Kashiwagi
勇作 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003325010A priority Critical patent/JP4267994B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020067005288A priority patent/KR100887449B1/ko
Priority to CNB200480023656XA priority patent/CN100459062C/zh
Priority to US10/572,477 priority patent/US7645481B2/en
Priority to PCT/JP2004/013644 priority patent/WO2005029565A1/ja
Priority to TW093128261A priority patent/TW200518831A/zh
Priority to EP04773278A priority patent/EP1670049A4/en
Publication of JP2005093721A publication Critical patent/JP2005093721A/ja
Application granted granted Critical
Publication of JP4267994B2 publication Critical patent/JP4267994B2/ja
Priority to US12/628,397 priority patent/US20100132613A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 CVD膜を膨張させることで誘電率を下げることができる方法および装置を提供する。
【解決手段】 基板上1にCVD膜2を形成し、真空容器内にCVD膜2が形成された基板1を載置してアルゴン/水素の比を250/500に設定した混合ガスを流し、真空容器内の圧力を2.0Torrに設定し、マイクロ波励起によって高密度プラズマを発生させ、プラズマに含まれる水素ラジカルによって基板1上のCVD膜2を膨張させてCVD膜の誘電率を低下させる。
【選択図】 図3

Description

この発明は半導体装置の低誘電率絶縁膜形成方法、その方法を用いた半導体装置および低誘電率絶縁膜形成装置に関し、特に、マイクロ波を用いてプラズマを発生し、半導体集積回路装置の層間絶縁膜の誘電率を低くさせる方法および装置に関する。
半導体集積回路の高集積化に伴い、金属配線同士の間の寄生容量である配線間容量の増加に起因する配線遅延時間の増大が半導体集積回路の高性能化の妨げとなっている。配線遅延時間は金属配線の抵抗と配線容量との積に比例する。配線遅延時間を低減するには金属配線の抵抗を小さくするために従来のアルミニウム(Al)に代えて導電率の高い銅(Cu)が用いられている。
一方、配線容量を小さくするためには、金属配線同士の間に形成される層間絶縁膜の誘電率(k)を小さくすることが考えられる。誘電率を小さくするためには従来の酸化シリコン(SiO)に代えて、絶縁膜を多孔質にしたり、エアーギャップを形成する方法が用いられている。
多孔質膜を形成するには種々の方法があるが、特開2000−216153号公報においては、プラズマ化学蒸着法(CVD:Chemical Vapor Deposition)により誘電率が2以下の多孔質膜を形成することについて記載されている。すなわち、この方法においては、シリコンアルコキシドと有機化合物との混合ガスを反応ガスとするプラズマCVD法により、基板上に有機無機複合膜を堆積し、有機無機複合膜に対して平行平板プラズマ装置を用いて、還元性ガスを含むガスからなるプラズマを発生させてプラズマ処理を行うか、あるいは有機無機複合膜に対して還元ガスを含む雰囲気中において熱処理を行うことによって、有機無機複合膜からなる多孔質膜を形成するものである。
特開2000−216153号公報(段落番号0013、図2)
しかしながら、この方法は、層間絶縁膜そのものの構造を変えるものではなく、プラズマ処理あるいは熱処理により有機無機複合膜の有機成分を揮発させて、有機成分が揮発した跡に多数の細孔を形成するに過ぎない。このために、処理後の多孔質における膜厚が数パーセント分だけ減少してしまう。
これに対して、この発明の主たる目的は、CVD膜全体を膨張させることで誘電率を下げることができる半導体装置の低誘電率絶縁膜形成方法、その方法を用いた半導体装置および低誘電率絶縁膜形成装置を提供することである。
この発明は、化学蒸着法(CVD)で堆積した膜の形成された基板を反応容器内に搬入する工程と、反応容器内に水素成分を含むガスを流し、水素ラジカルを含むプラズマを発生させる工程と、プラズマに含まれる水素ラジカルによって基板上に堆積された膜を膨張させてこの膜の誘電率を低下させる工程とを備える。
この発明によれば、化学蒸着法(CVD)で堆積した膜の形成された基板を反応容器内に搬入し、反応容器内に水素成分を含むガスを流してプラズマを発生させ、プラズマに含まれる水素ラジカルによって基板上に堆積された膜を膨張させて内部に空間を形成することにより、CVD膜単体では高い誘電率を有する絶縁膜の誘電率を低くできる。これにより、配線遅延時間を少なくすることができる。
好ましくは、膜を膨張させる工程は、膜を構成する原子間距離の短い分子間結合を原子間距離の長い分子間結合に置換することを含む。
また、好ましくは、膜を膨張させる工程は、膜を構成するある分子中における水酸基の結合と、別の分子におけるメチル基の結合を切断し、切断した水酸基のH成分とメチル基とを結合させてメタン成分として飛散させ、水酸基のO成分を残すことを含む。
さらに、好ましくは、膜を膨張させる工程は、膜を構成する分子間結合に含まれるある分子を飛ばしてラダー型分子構造にすることを含む。
さらに、好ましくは、プラズマを発生する工程は、マイクロ波に基づいて反応容器内に均一な電界を発生させて高密度プラズマを発生することを含む。
この発明に従った半導体装置は、基板と、基板上に化学蒸着法(CVD)で堆積されてプラズマに含まれる水素ラジカルによって処理されることにより膨張し低誘電率になっている膜とを備える。
好ましくは、膜の低下された誘電率は、2.2〜2.3である
好ましくは、膜の分子構造は、CH−Si−O結合を有し、Si−O間の原子間距離が拡大されている。
この発明に従った低誘電率絶縁膜形成装置は、膜が形成された基板が搬入される反応容器と、反応容器内に水素成分を含むガスを導入するガス導入手段と、ガスが導入された反応容器内で水素ラジカルを含むプラズマを発生させるプラズマ発生手段と、反応容器内の圧力,プラズマ発生手段から発生される水素ラジカルの密度および時間を制御して、基板上に堆積された膜を膨張させて低誘電率にする膜膨張手段とを備える。
以下、この発明の実施の形態を図面に基づき説明する。
図1は、この発明の絶縁膜を形成するために使用されるプラズマ基板処理装置の断面図であり、図2は図1に示したスロット板の一部破断斜視図である。
プラズマ基板処理装置10は、被処理基板としてのシリコンウエハWを保持する基板保持台12が設けられた処理容器11を含む。処理容器11内の気体(ガス)は、排気ポート11Aおよび11Bから図示しない排気ポンプを介して排気される。なお、基板保持台12はシリコンウエハWを加熱するヒータ機能を有している。
処理容器11の装置上方(上側)には、基板保持台12上のシリコンウエハWに対応して開口部が設けられている。この開口部は、石英や酸化アルミニウムからなる誘電体板13により塞がれている。誘電体板13の上部(外側)には、図2に示すようなアンテナとして機能するスロット板14が配置されている。スロット板14は、例えば円板状の薄板銅板からなる円形導体板141を含み、円形導体板141には多数のスリット142が形成されている。これらのスリット142により処理容器11内の空間に対して均一な電界分布が形成される。
スロット板14のさらに上部(外側)には、石英,アルミナ,窒化アルミニウムなどからなる誘電体板15が配置されている。この誘電体板15は、遅波板または波長短縮板と呼ばれることがあり、マイクロ波の伝播速度を低下させることにより波長を短くしてスロット板14から放射されるマイクロ波の伝播効率を向上させる。誘電体板15の上部(外側)には、冷却プレート16が配置されている。冷却プレート16の内部には、冷媒が流れる冷媒路16aが設けられている。また、処理容器11の上端中央には、マイクロ波を導入する同軸導波管18が設けられており、処理容器11の内壁には、ガスを導入するためのガスノズル22が設けられている。同様に、処理容器11の内壁外側には、容器全体を囲むように冷媒流路24が形成されている。
図3はこの発明の一実施形態の絶縁膜を形成する処理過程を示す断面図であり、特に(a),(b)は処理前を示し、(c)は処理後を示す。図4は処理前のCVD膜と、プラズマ基板処理装置10を用いたプラズマ処理後のCVD膜の分子構造を示す図であり、(a),(b)は処理前を示し、(c)は処理後を示す。
まず、図3(a)に示すように基板1が準備され、図3(b)に示すようにCVD装置によって基板1上にCVD膜2が形成される。このCVD膜2のある分子は、図4(a)に示すようにO−Si−O結合のSiに2つのメチル基(CH,CHx)が結合した分子構造を有している。また、CVD膜2の別の分子は図4(b)に示すようにO−Si−O結合のSiに水酸基(OH)が結合した分子構造を有している。
このCVD膜2が形成された基板1が図示しない搬送装置により図1に示したプラズマ基板処理装置10の処理空間S内に搬送される。次に、プラズマ基板処理装置10の圧力が例えば0.05〜5Torrに設定されて処理空間S内に、アルゴン/水素の比を例えば1000/100〜100/1000に設定した混合ガスが導入されるとともに、同軸導波管7に2.45GHzのマイクロ波が2.0kWの電力で印加される。これにより、処理空間S内に水素ラジカルを有する高密度プラズマが発生する。高密度プラズマ処理の処理温度は、例えば室温〜450℃であり、0.5〜5分間高密度プラズマがCVD膜2に照射される。
この発生した水素ラジカルを有する高密度プラズマによって、図4(a)に示すある分子のSi−CHxの結合が切断されるとともに、図4(b)に示すように別の分子のSi−OHの結合が切断される。切断されたCHx(メチル基)とOH(水酸基)のH成分とが結合してメタン(CH)となって飛散し、図4(c)に示すようにCH−Si−Oの結合が残る。このときSi−Oの原子間距離が大きくなってCVD膜2中の空間を膨張させる。また、CVD膜2中の分子結合のある分子が飛ばされることにより、ラダー型分子構造(はしご構造)が形成されるので、分子間に空間ができる。
このようにCVD膜2全体を膨張させることにより、膜内部に空間ができるので、図3(c)に示すように、誘電率kが2.2〜2.3のように低いCVD膜3が得られる。このCVD膜3の上層部は表面に行くほど分子構造が密となって硬く、下層部は粗になっている。
Si−Oの原子間距離を大きくするためには、水素ラジカルの多い方が好ましく、水素ラジカルは発生するとすぐに消失し易いので、図1に示すウェハWと石英板13との間のギャップは例えば30mm〜134mmに設定されている。
また、圧力を高めるとプラズマで発生した水素ラジカルが増えるのに対して、圧力が低ければイオン性粒子が増えるためCVD膜2に与えるダメージが大きくなり、膜厚が減少し誘電率も高くなってしまう。
図5はプラズマ処理する前と、プラズマ処理後のCVD膜を、干渉分光器を用いて測定した赤外吸収スペクトル特性を示す図である。図5において特性Aはプラズマ処理前を示し、特性Bはプラズマ処理後の赤外吸収スペクトル特性を示している。CVD膜2は、プラズマ処理前において誘電率kが4.0というように高い値を示している。また、CVD膜2は、特性Aに示すように、赤外スペクトル特性の波数3400付近でO−H結合を示す緩やかな山を描き、波数3000付近でCHxを示す小さなピークを有し、波数2200付近で2つのピークを有するSi−Hを示す低い山が現れており、波数1300付近でSi−CH結合による鋭いピークaが現われ、波数1100付近でSi−O−Si結合を示す大きなピークが現われ、波数800付近でSi−C結合を示す鋸歯状のピークが現れている。
これに対してプラズマ処理後のCVD膜3は、誘電率kが2.2のように低い値になっており、そのスペクトルは特性Bに示すように、プラズマ処理前における波数3400付近のO−H結合を示す緩やかな山が消滅し、波数3000付近のCHxを示す小さなピークと波数2200付近のSi−H結合を示す低い山とが小さくなっており、波数1300付近でSi−CH結合を示す鋭いピークbが現われ、波数1100付近でSi−O−Si結合を示すピークが現われ、波数800付近でSi−C結合を示す鋸歯状のピークが現われている。波数1100付近のSi−O−Si結合を示すピークの立ち上がり部分において幅が広くなってラダー構造が形成されていることが示されている。
図5中の矢印はSi−CHのピーク波形a,bを拡大して示していることを表している。拡大されたピーク波形a,bを対比すれば明らかなように、プラズマ処理前のピーク波形aは先端が急峻になっているのに対して、プラズマ処理後のピーク波形bは先端部分が緩やかに変化しており、しかもピーク値が右側にシフトしている。これは上述のように、メチル基が2つから1つに減ってCH−Si−CHxの結合がCH−Si−Oの結合に置換されたことによって骨格構造が変化することに伴い、Si−Oの結合が長くなり、原子間距離が大きくなったことによってピーク位置がずれたものである。水素ラジカルはCVD膜2に対して、単に熱のエネルギーを与えるように作用するものではなく、CH−Si−CHxの結合をCH−Si−Oの結合に置換させるエネルギーを有していて、電子の役割により反応を起こさせるように作用している。
この点において、特開2000−216153号公報に記載されている多孔質膜形成方法では、有機無機複合膜に対してプラズマ処理を行うか、あるいは有機無機複合膜に対して還元ガスを含む雰囲気中において熱処理を行うことによって、有機無機複合膜の有機成分を揮発させ、有機成分が揮発した跡に多数の細孔を形成して多孔質膜の誘電率を低くするものとは明らかに区別される。
また、この従来例では、分子構造を変化させるものではなく、細孔を形成しているため、処理後の多孔質膜における膜厚が数パーセント減少してしまう。これに対して、この発明でプラズマ処理されたCVD膜3は全体が膨張するため、膜厚が減少することはない。
なお、上述の説明では、マイクロ波を用いたプラズマ基板処理装置10を用いて高密度プラズマを発生させ、水素ラジカルによってCVD膜3全体を膨張させて内部に空間を形成するようにしたが、処理に多少時間を要するが、平行平板のプラズマ発生装置を用いて十数MHzの周波数で水素ラジカルを含むプラズマを発生させて処理を行うようにしてもよい。
図面を参照してこの発明の一実施形態を説明したが、本発明は、図示した実施形態に限定されるものではない。本発明と同一の範囲内において、または均等の範囲内において、図示した実施形態に対して種々の変更を加えることが可能である。
この発明は、CVD膜全体を膨張させることで誘電率を下げることができる半導体装置などに利用できる。
この発明の絶縁膜を形成するために使用されるプラズマ基板処理装置の断面図である。 図1に示したスロット板の一部破断斜視図である。 この発明の一実施形態の絶縁膜を形成する処理過程を示す断面図である。 プラズマ処理する前と、プラズマ処理した後のCVD膜の分子構造を示す図である。 プラズマ処理する前と、プラズマ処理した後の絶縁膜を、干渉分光器を用いて測定した赤外吸収スペクトル特性を示す図である。
符号の説明
1 基板、2 CVD膜、3 プラズマ処理したCVD膜、10 プラズマ基板処理装置、11 処理容器、11A,11B 排気ポート、12 基板保持台、13,15 誘電体板、14 スロット板、16 冷却プレート、16a 冷媒路、18 同軸導波管、22 ガスノズル、24 冷媒流路、141 円形導体板、142 スロット、W 半導体ウェハ。


Claims (9)

  1. 化学蒸着法(CVD)で堆積した膜の形成された基板を反応容器内に搬入する工程と、
    前記反応容器内に水素成分を含むガスを流し、水素ラジカルを含むプラズマを発生させる工程と、
    前記プラズマに含まれる水素ラジカルによって前記基板上に堆積された膜を膨張させて、この膜の誘電率を低下させる工程とを備える、半導体装置の低誘電率絶縁膜形成方法。
  2. 前記膜を膨張させる工程は、前記膜を構成する原子間距離の短い分子間結合を原子間距離の長い分子間結合に置換することを含む、請求項1に記載の半導体装置の低誘電率絶縁膜形成方法。
  3. 前記膜を膨張させる工程は、前記膜を構成する分子間結合に含まれるある分子を飛ばしてラダー型分子構造にすることを含む、請求項1に記載の半導体装置の低誘電率絶縁膜形成方法。
  4. 前記膜を膨張させる工程は、前記膜を構成するある分子中における水酸基の結合と、別の分子におけるメチル基の結合を切断し、切断した水酸基のH成分とメチル基とを結合させてメタン成分として飛散させ、前記水酸基のO成分を残すことを含む、請求項1ないし3のいずれかに記載の半導体装置の低誘電率絶縁膜形成方法。
  5. 前記プラズマを発生する工程は、マイクロ波に基づいて前記反応容器内に均一な電界を分布させて高密度プラズマを発生することを含む、請求項1に記載の半導体装置の低誘電率絶縁膜形成方法。
  6. 基板と、
    前記基板上に化学蒸着法(CVD)で堆積され、プラズマに含まれる水素ラジカルによって処理されることにより全体が膨張し低誘電率になっている膜とを備える、半導体装置。
  7. 前記膜の低下された誘電率は、2.2〜2.3である、請求項6に記載の半導体装置。
  8. 前記膜の分子構造は、CH−Si−O結合を有し、Si−O間の原子間距離が拡大されている、請求項6に記載の半導体装置。
  9. 膜が形成された基板が搬入される反応容器と、
    前記反応容器内に水素成分を含むガスを導入するガス導入手段と、
    前記ガスが導入された反応容器内で水素ラジカルを含むプラズマを発生させるプラズマ発生手段と、
    前記反応容器内の圧力と、前記プラズマ発生手段から発生される水素ラジカルの密度および時間を制御して、前記基板上に堆積された膜を膨張させて低誘電率にする膜膨張手段とを備える、低誘電率絶縁膜形成装置。
JP2003325010A 2003-09-17 2003-09-17 半導体装置の低誘電率絶縁膜形成方法および低誘電率絶縁膜形成制御方法 Expired - Fee Related JP4267994B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003325010A JP4267994B2 (ja) 2003-09-17 2003-09-17 半導体装置の低誘電率絶縁膜形成方法および低誘電率絶縁膜形成制御方法
CNB200480023656XA CN100459062C (zh) 2003-09-17 2004-09-17 低介电常数绝缘膜的制造
US10/572,477 US7645481B2 (en) 2003-09-17 2004-09-17 Fabrication of low dielectric constant insulating film
PCT/JP2004/013644 WO2005029565A1 (ja) 2003-09-17 2004-09-17 低誘電率絶縁膜の製造
KR1020067005288A KR100887449B1 (ko) 2003-09-17 2004-09-17 저유전율 절연막의 형성 방법, 플라즈마 처리 장치, 및기록 매체
TW093128261A TW200518831A (en) 2003-09-17 2004-09-17 Production of insulating film with low dielectric constant
EP04773278A EP1670049A4 (en) 2003-09-17 2004-09-17 PREPARATION OF A LOW DIELECTRICITY CONSTANT INSULATION FILM
US12/628,397 US20100132613A1 (en) 2003-09-17 2009-12-01 Fabrication of low dielectric constant insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003325010A JP4267994B2 (ja) 2003-09-17 2003-09-17 半導体装置の低誘電率絶縁膜形成方法および低誘電率絶縁膜形成制御方法

Publications (2)

Publication Number Publication Date
JP2005093721A true JP2005093721A (ja) 2005-04-07
JP4267994B2 JP4267994B2 (ja) 2009-05-27

Family

ID=34455588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003325010A Expired - Fee Related JP4267994B2 (ja) 2003-09-17 2003-09-17 半導体装置の低誘電率絶縁膜形成方法および低誘電率絶縁膜形成制御方法

Country Status (2)

Country Link
JP (1) JP4267994B2 (ja)
CN (1) CN100459062C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111501025A (zh) * 2020-04-23 2020-08-07 北京北方华创微电子装备有限公司 沉积设备
WO2023189758A1 (ja) * 2022-03-29 2023-10-05 東京エレクトロン株式会社 基板処理方法、及び基板処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6721695B2 (ja) * 2016-09-23 2020-07-15 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
CN108246540A (zh) * 2018-03-20 2018-07-06 安徽宁国中鼎模具制造有限公司 一种改进型喷油缩径夹具

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
JP2000106346A (ja) * 1999-11-05 2000-04-11 Nikon Corp 投影露光装置及び方法、並びに半導体素子の形成方法
AU2002323040A1 (en) * 2001-08-06 2003-02-24 Advanced Technology Material, Inc. Low-k dielectric thin films and chemical vapor deposition method of making same
KR101227664B1 (ko) * 2002-01-31 2013-01-29 도소 가부시키가이샤 유기실란화합물을 포함하여 구성되는 절연막용 재료, 그 제조방법 및 반도체장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111501025A (zh) * 2020-04-23 2020-08-07 北京北方华创微电子装备有限公司 沉积设备
CN111501025B (zh) * 2020-04-23 2022-05-27 北京北方华创微电子装备有限公司 沉积设备
WO2023189758A1 (ja) * 2022-03-29 2023-10-05 東京エレクトロン株式会社 基板処理方法、及び基板処理装置

Also Published As

Publication number Publication date
CN1836316A (zh) 2006-09-20
JP4267994B2 (ja) 2009-05-27
CN100459062C (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
TWI735592B (zh) 氮化矽膜之處理方法及氮化矽膜之形成方法
JP6002087B2 (ja) グラフェンの生成方法
CN100388477C (zh) 互连结构及其形成方法
JP2005236293A (ja) Cvdチャンバクリーニング装置及び方法
US20100132613A1 (en) Fabrication of low dielectric constant insulating film
JPH09270421A (ja) 表面処理装置および表面処理方法
JP2004134560A (ja) シリコンカーバイド膜の製造方法
US20060154492A1 (en) Forming method of low dielectric constant insulating film of semiconductor device, semiconductor device, and low dielectric constant insulating film forming apparatus
WO2006038975A2 (en) Method and system for improving coupling between a surface wave plasma source and a plasma space
JP4267994B2 (ja) 半導体装置の低誘電率絶縁膜形成方法および低誘電率絶縁膜形成制御方法
CN100447961C (zh) 氟化碳膜的形成方法
JP5788627B2 (ja) カーボンナノチューブ成長方法
JP5935227B2 (ja) 半導体装置の製造方法及び半導体装置
TW201829821A (zh) 高壓退火及降低濕蝕刻速率
JP7033999B2 (ja) ボロン系膜の成膜方法および成膜装置
TW200834731A (en) Plasma oxidizing method
JP2005175085A (ja) 半導体装置の低誘電率絶縁膜形成方法、半導体装置および低誘電率絶縁膜形成装置
JP7049894B2 (ja) ボロン系膜の成膜方法および成膜装置
KR100733440B1 (ko) 불소 첨가 카본막의 형성 방법
TWI469199B (zh) 氟碳化物膜中之懸空鍵的控制方法
JPWO2004012252A1 (ja) 絶縁膜の形成方法
JP2004311625A (ja) F添加カーボン膜の形成方法
JPH10229081A (ja) 絶縁膜の成膜方法及びその半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150227

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees