JP2005085846A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2005085846A
JP2005085846A JP2003313722A JP2003313722A JP2005085846A JP 2005085846 A JP2005085846 A JP 2005085846A JP 2003313722 A JP2003313722 A JP 2003313722A JP 2003313722 A JP2003313722 A JP 2003313722A JP 2005085846 A JP2005085846 A JP 2005085846A
Authority
JP
Japan
Prior art keywords
electrode terminal
semiconductor module
terminal plate
metal wire
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003313722A
Other languages
English (en)
Other versions
JP4159951B2 (ja
Inventor
Takayuki Shimizu
隆幸 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003313722A priority Critical patent/JP4159951B2/ja
Publication of JP2005085846A publication Critical patent/JP2005085846A/ja
Application granted granted Critical
Publication of JP4159951B2 publication Critical patent/JP4159951B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電極端子板の寸法を十分に確保しつつも半導体モジュールを小型化する。
【解決手段】電極端子板22は三つの部位22a,22b,22cを有してこの順に連結されており、部位22aは平面3a上にこれと平行に例えば半田付けによって固着される。金属ワイヤ31aの一方の端は半導体素子4に、他方の端は部位22bにそれぞれ接続される。部位22a,22bの間の位置10と、部位22b,22cの間の位置11とにおいて、例えば直角にそれぞれ折り曲げられる。これにより、部位22bは平面3aに対して傾斜して、例えば垂直に延在し、部位22cは平面3aと例えば平行に位置する。また、金属ワイヤ31aの他方の端が一方の端へと近づくため、金属ワイヤ31aは、電極端子板22を折り曲げる前よりも曲率の大きな弧状31cを呈する。
【選択図】図2


Description

この発明は、半導体モジュール及びその製造方法に関し、例えば電力半導体モジュールに適用することができる。
半導体装置、特にモジュール化された半導体装置には、半導体素子の電極や電極端子などの導電体のみならずセラミック素子や絶縁基板などの絶縁体も構成要素として備えているので、金属ワイヤによる配線が採用される場合がある。例えば、電力半導体モジュール等の製造には金属ワイヤの配線が従来から採用されている。
なお、メタライズされた絶縁基板に半田付けされた電極端子を、絶縁基板に対して垂直に折り曲げる際に、絶縁基板に加わる応力を低減する技術が、特許文献1に開示されている。また、セラミック基板に平行してセラミック基板上に設置された端子部を、セラミック基板に対して垂直に折り曲げる技術が、特許文献2に開示されている。
特開平7−38037号公報 特開2003−68966号公報
これまで、電極端子板のうち金属ワイヤが配線される部位は、基板に対して平行に設けられていた。このため、電極端子板の寸法が大きくなると半導体モジュールの寸法も大きくなるという問題が生じていた。半導体モジュールを小型化するために電極端子板の寸法を小さくすることも考えられるが、金属ワイヤを配線するためにはあまり小さくすることができない。
これらの事情に鑑みてなされた本発明では、電極端子板の寸法を十分に確保しつつも半導体モジュールを小型化することが目的とされる。
この発明にかかる半導体モジュールの製造方法は、(a)第一の電極端子板を、その一方の端を絶縁基板上に固定して前記絶縁基板と平行に設ける工程と、(b)導線を、その一方の端を、直接に若しくは第一の半導体素子を介して前記第一の電極端子板に接続する工程と、(c)前記第一の電極端子板のうち、前記導線が直接に若しくは前記第一の半導体素子を介して接続される部位が、固定されない端の部位とともに、前記絶縁基板に対して傾斜して折り曲げられる工程とを含む。
この発明にかかる半導体モジュールは、第一の半導体素子と、前記第一の半導体素子を載置し、表面を有する絶縁基板と、前記表面に固着された第一部位と、前記第一部位に連結して前記絶縁基板に対して傾斜して延在する第二部位とを有する第一の電極端子板と、一端と、前記第二部位に接続された他端とを有する導線とを備える。
この発明にかかる半導体モジュール及びその製造方法によれば、電極端子板の寸法を十分に確保しつつも半導体モジュールを小型化することができる。
実施の形態1.
本実施の形態では、金属ワイヤを電極端子板に接続し、その電極端子板を絶縁基板に対して傾斜して、例えばほぼ垂直に折り曲げる。図1及び図2は、本実施の形態にかかる半導体モジュールの製造方法を工程順に示す概念的な断面図である。
第1に、絶縁基板3上に互いに接触しない電極端子板21,22が設けられる(図1)。電極端子板21は三つの部位21a,21b,21cを有してこの順序に連結されており、部位21a,21bの間の位置12及び部位21b,21cの間の位置13において、例えば直角にそれぞれ折り曲げられる。絶縁基板3の平面3a上は例えばメタライズされており、部位21aは平面3a上に平面3aと平行に、例えば半田付けによって固着される。これにより、部位21bは平面3aに対して傾斜して、例えば垂直に延在し、部位21cは平面3aと平行に位置する。そして絶縁基板3には部位21aを介して半導体素子4が載置される。部位21cは部位21aと同じ側に折り曲げられてもよい。
電極端子板22は三つの部位22a,22b,22cを有してこの順に連結されており、部位22aは平面3a上にこれと平行に例えば半田付けによって固着される。そして、金属ワイヤ31aの一方の端は半導体素子4に、他方の端は部位22bにそれぞれ接続される。
第2に、電極端子板22は、部位22a,22bの間の位置10と、部位22b,22cの間の位置11とにおいて、例えば直角にそれぞれ折り曲げられる(図2)。これにより、部位22bは平面3aに対して傾斜して、例えば垂直に延在し、部位22cは平面3aと例えば平行に位置する。部位22cは部位22aと同じ側に折り曲げられてもよい。金属ワイヤ31aの他方の端が一方の端へと近づくため、金属ワイヤ31aは、図1に示される金属ワイヤ31aよりも曲率の大きな弧状31cを呈する。
電極端子板22を折り曲げることにより、表面3aが拡がる方向に対して半導体モジュールの寸法を小さくすることできる。よって、電極端子板の寸法を十分に確保しつつも半導体モジュールを小型化することができる。
上記第2の工程において、金属ワイヤ31aが弧状31cを呈するため、金属ワイヤ31aの両端、すなわち接続部に負担がかかり、接続部が劣化する可能性が考えられる。
金属ワイヤ31aがベンド構造31bを呈する場合を図3に示す。このとき、金属ワイヤ31aの接続部にかかる負担が軽減され、振動等に対する半導体モジュールの強度が増す。よって、半導体モジュールの小型化に加えて、振動等に対する半導体モジュールの信頼性が向上する。
図2及び図3に示される半導体モジュールでは、金属ワイヤ31aの全長が、その両端の接続部を結んだ直線の距離に比較して長い。このため、金属ワイヤ31aの抵抗が大きくなり、金属ワイヤから発生する熱量も大きくなることが考えられる。
金属ワイヤ31aに替えて、接続部をほぼ直線で結んだ金属ワイヤ31dを設けた半導体モジュールが図4に示される。このとき、金属ワイヤ31dの抵抗は金属ワイヤ31aに比べて小さくなり、そこから発生する熱量も小さくなる。よって、半導体モジュールの小型化に加えて、金属ワイヤ31dから発生する熱量を低減できる。
上述の内容は以下のように把握することもできる。すなわち、絶縁基板3と電極端子板21,22・導線たる金属ワイヤ31a(31d)・半導体素子4とをそれぞれ有する半導体モジュールにおいて、電極端子板21,22は絶縁基板3の表面3aに固着された第一部位21a,22aと、前記第一部位21a,22aに連結して前記絶縁基板3に対して傾斜して延在する第二部位21b,22bとを有する。第二部位21b,22bは、例えば垂直に設けられる。電極端子板21の第一部位21aには半導体素子4が載置される。そして金属ワイヤ31a(31d)は、一方の端が半導体素子4を介して電極端子板21の第一部位21aに、他方の端が直接に電極端子板22の第二部位22bに接続される。
上記の半導体モジュールを製造する際には、次の方法を採用する。すなわち第一に、電極端子板22の部位22aを絶縁基板3上に固定する。このとき、電極端子板22は絶縁基板3と平行に位置する(図1)。第二に、導線たる金属ワイヤ31aの一方の端を、直接に電極端子板22に接続する。第三に、電極端子板22のうち、金属ワイヤ31aが直接に接続される部位22bが、固定されない端の部位22cとともに、絶縁基板3に対して傾斜して、例えば垂直に折り曲げられる。
実施の形態2.
本実施の形態では、半導体素子を介して金属ワイヤを電極端子板に接続し、その電極端子板を絶縁基板に対して傾斜して、例えばほぼ垂直に折り曲げる。図5及び図6は、本実施の形態にかかる半導体モジュールの製造方法を工程順に示す概念的な断面図である。
第1に、絶縁基板3上に互いに接触しない電極端子板27,28が設けられる(図5)。電極端子板27は三つの部位27a,27b,27cを有してこの順に連結されており、部位27a,27bの間の位置102及び部位27b,27cの間の位置103において、例えば直角にそれぞれ折り曲げられる。絶縁基板3の平面3a上は例えばメタライズされており、部位27aは平面3a上に平面3aと平行に、例えば半田付けによって固着される。これにより、部位27bは平面3aに対して傾斜して、例えば垂直に延在し、部位27cは平面3aと平行に位置する。絶縁基板3には部位27aを介して半導体素子4が載置される。部位27cは部位27aと同じ側に折り曲げられてもよい。
電極端子板28は三つの部位28a,28b,28cを有してこの順に連結されており、部位28aは平面3a上にこれと平行に例えば半田付けによって固着される。部位28bのうち絶縁基板3と接する面とは反対の面上に、半導体素子5が設けられる。そして、金属ワイヤ32aの一方の端は半導体素子4に、他方の端は半導体素子5にそれぞれ接続される。
第2に、部位28a,28bの間の位置100と、部位28b,28cの間の位置101とにおいて、例えば直角にそれぞれ折り曲げられる(図6)。これにより、部位28bは平面3aに対して傾斜して、例えば垂直に延在し、部位28cは平面3aと例えば平行に位置する。部位28cは部位28aと同じ側に折り曲げられてもよい。金属ワイヤ32aの他方の端が一方の端へと近づくため、金属ワイヤ32aは、図5に示される金属ワイヤ31aよりも曲率の大きな弧状32cを呈する。
電極端子板28を折り曲げることにより、表面3aが拡がる方向に対して半導体モジュールの寸法を小さくすることできる。よって、電極端子板の寸法を十分に確保しつつも半導体モジュールを小型化することができる。
上記第2の工程において、金属ワイヤ32aが弧状32cを呈するため、金属ワイヤ32aの両端、すなわち接続部に負担がかかり、接続部が劣化する可能性が考えられる。
金属ワイヤ32aがベンド構造32bを呈する場合を図7に示す。このとき、金属ワイヤ32aの接続部にかかる負担が軽減され、振動等に対する半導体モジュールの強度が増す。よって、半導体モジュールの小型化に加えて、振動等に対する半導体モジュールの信頼性が向上する。
図6及び図7に示される半導体モジュールでは、金属ワイヤ32aの全長が、その両端の接続部を結んだ直線の距離に比較して長い。このため、金属ワイヤ32aの抵抗が大きくなり、金属ワイヤ32aから発生する熱量も大きくなることが考えられる。
金属ワイヤ32aに替えて、接続部をほぼ直線で結んだ金属ワイヤ32dを設けた半導体モジュールが図8に示される。このとき、金属ワイヤ32dの抵抗は金属ワイヤ32aに比べて小さくなり、そこから発生する熱量も小さくなる。よって、半導体モジュールの小型化に加えて、金属ワイヤから発生する熱量を低減できる。
実施の形態3.
本実施の形態では、金属ワイヤの両端を二つの電極端子板にそれぞれ接続し、それらの電極端子板を絶縁基板に対して傾斜して、例えばほぼ垂直に折り曲げる。図9及び図10は、本実施の形態にかかる半導体モジュールの製造方法を工程順に示す概念的な断面図である。
第1に、絶縁基板3上に互いに接触しない電極端子板23,24が設けられる(図9)。電極端子板23は三つの部位23a,23b,23cを有してこの順に連結されている。絶縁基板3の平面3a上は例えばメタライズされており、部位23aは平面3a上に平面3aと平行に、例えば半田付けによって固着される。絶縁基板3には部位23aを介して半導体素子4が載置される。電極端子板24は三つの部位24a,24b,24cを有してこの順に連結されており、部位24aは平面3a上にこれと平行に例えば半田付けによって固着される。そして、金属ワイヤ33aの一方の端は部位23bに、他方の端は部位24bにそれぞれ接続される。
第2に、部位23a,23bの間の位置112と、部位23b,23cの間の位置113とにおいて、例えば直角にそれぞれ折り曲げられる。さらに、部位24a,24bの間の位置110と、部位24b,24cの間の位置111とにおいて、例えば直角にそれぞれ折り曲げられる(図10)。部位23c,24cはそれぞれ部位23a,24aと同じ側に折り曲げられてもよい。これにより、部位23b,24bは平面3aに対して傾斜して、例えば垂直に延在し、部位23c,24cは平面3aと例えば平行に位置する。また、金属ワイヤ33aの両端が互いに近づくため、金属ワイヤ33aは、図9に示される金属ワイヤ33aよりも曲率の大きな弧状33cを呈する。
電極端子板23,24を折り曲げることにより、表面3aが拡がる方向に対して半導体モジュールの寸法を小さくすることできる。よって、電極端子板の寸法を十分に確保しつつも半導体モジュールを小型化することができる。
上記第2の工程において、金属ワイヤ33aが弧状33cを呈するため、金属ワイヤ33aの両端、すなわち接続部に負担がかかり、接続部が劣化する可能性が考えられる。
金属ワイヤ33aがベンド構造33bを呈する場合を図11に示す。このとき、金属ワイヤ33aの接続部にかかる負担が軽減され、振動等に対する半導体モジュールの強度が増す。よって、半導体モジュールの小型化に加えて、振動等に対する半導体モジュールの信頼性が向上する。
図10及び図11に示される半導体モジュールでは、金属ワイヤ33aの全長が、その両端の接続部を結んだ直線の距離に比較して長い。このため、金属ワイヤ33aの抵抗が大きくなり、金属ワイヤ33aから発生する熱量も大きくなることが考えられる。
金属ワイヤ33aに替えて、接続部をほぼ直線で結んだ金属ワイヤ33dを設けた半導体モジュールが図12に示される。このとき、金属ワイヤ33dの抵抗は金属ワイヤ33aに比べて小さくなり、そこから発生する熱量も小さくなる。よって、半導体モジュールの小型化に加えて、金属ワイヤから発生する熱量を低減できる。
実施の形態4.
本実施の形態では、二本の金属ワイヤを二つの電極端子板に接続し、それらの電極端子板を絶縁基板に対して傾斜して、例えばほぼ垂直に折り曲げる。図13及び図14は、本実施の形態にかかる半導体モジュールの製造方法を工程順に示す概念的な断面図である。
第1に、絶縁基板3上に互いに接触しない電極端子板25,26が設けられる(図13)。電極端子板25は三つの部位25a,25b,25cを有してこの順に連結されている。絶縁基板3の平面3a上は例えばメタライズされており、部位25aは平面3a上に平面3aと平行に、例えば半田付けによって固着される。絶縁基板3には部位25aを介して半導体素子4が載置される。電極端子板26は三つの部位26a,26b,26cを有してこの順に連結されており、部位26aは平面3a上にこれと平行に例えば半田付けによって固着される。そして、金属ワイヤ34aの一方の端は半導体素子4に、他方の端は部位26bにそれぞれ接続される。また、金属ワイヤ35aの一方の端は部位25bに、他方の端は部位26bにそれぞれ接続される。
第2に、部位25a,25bの間の位置122と、部位25b,25cの間の位置123とにおいて、例えば直角にそれぞれ折り曲げられる。さらに、部位26a,26bの間の位置120と、部位26b,26cの間の位置121とにおいて、例えば直角にそれぞれ折り曲げられる(図14)。これにより、部位25b,26bは平面3aに対して傾斜して、例えば垂直に延在し、部位25c,26cは平面3aと例えば平行に位置する。部位25c,26cは部位25a,26aと同じ側に折り曲げられてもよい。金属ワイヤ34aの両端が互いに近づき、また金属ワイヤ35aの両端も互いに近づくため、金属ワイヤ34a,35aは、図13に示される金属ワイヤ34a,35aよりも曲率の大きな弧状34c,35cを呈する。
電極端子板25,26を折り曲げることにより、表面3aが拡がる方向に対して半導体モジュールの寸法を小さくすることできる。よって、電極端子板の寸法を十分に確保しつつも半導体モジュールを小型化することができる。
上記第2の工程において、金属ワイヤ34a,35aが弧状34c,35cを呈するため、金属ワイヤ34a,35aの両端、すなわち接続部に負担がかかり、接続部が劣化する可能性が考えられる。
金属ワイヤ34a,35aがベンド構造34b,35bを呈する場合を図15に示す。このとき、金属ワイヤ34a,35aの接続部にかかる負担が軽減され、振動等に対する半導体モジュールの強度が増す。よって、半導体モジュールの小型化に加えて、振動等に対する半導体モジュールの信頼性が向上する。
図14及び図15に示される半導体モジュールでは、金属ワイヤ34aの全長が、その両端の接続部を結んだ直線の距離に比較して長い。また、金属ワイヤ35aの全長も、その両端の接続部を結んだ直線の距離に比較して長い。このため、金属ワイヤ34a,35aの抵抗が大きくなり、金属ワイヤ34a,35aから発生する熱量も大きくなることが考えられる。
金属ワイヤ34a,35aに替えて、接続部をほぼ直線で結んだ金属ワイヤ34d,35dを設けた半導体モジュールが図16に示される。このとき、金属ワイヤ34d,35dの抵抗は金属ワイヤ34a,35aに比べて小さくなり、そこから発生する熱量も小さくなる。よって、半導体モジュールの小型化に加えて、金属ワイヤから発生する熱量を低減できる。
実施の形態5.
本実施の形態では、第一の金属ワイヤを二つの電極端子板に直接に接続し、かつ第二の金属ワイヤを二つの電極端子板にそれぞれ半導体素子を介して接続して、それらの電極端子板を絶縁基板に対して傾斜して、例えばほぼ垂直に折り曲げる。図17及び図18は、本実施の形態にかかる半導体モジュールの製造方法を工程順に示す概念的な断面図である。
第1に、絶縁基板3上に互いに接触しない電極端子板41,42が設けられる(図17)。電極端子板41は三つの部位41a,41b,41cを有してこの順に連結されている。絶縁基板3の平面3a上は例えばメタライズされており、部位41aは平面3a上に平面3aと平行に、例えば半田付けによって固着される。絶縁基板3には部位41aを介して半導体素子4が載置される。電極端子板42は三つの部位42a,42b,42cを有してこの順に連結されており、部位42aは平面3a上にこれと平行に例えば半田付けによって固着される。部位42bのうち絶縁基板3と接する面とは反対の面上に、半導体素子5が設けられる。そして、金属ワイヤ37aの一方の端は半導体素子4に、他方の端は半導体素子5を介して部位42bにそれぞれ接続される。また、金属ワイヤ38aの一方の端は部位41bに、他方の端は部位42bにそれぞれ接続される。
第2に、部位41a,41bの間の位置132と、部位41b,41cの間の位置133とにおいて、例えば直角にそれぞれ折り曲げられる。さらに、部位42a,42bの間の位置130と、部位42b,42cの間の位置131とにおいて、例えば直角にそれぞれ折り曲げられる(図18)。部位41c,42cは部位41a,42aと同じ側に折り曲げられてもよい。これにより、部位41b,42bは平面3aに対して傾斜して、例えば垂直に延在し、部位41c,42cは平面3aと例えば平行に位置する。金属ワイヤ37aの両端が互いに近づき、また金属ワイヤ38aの両端も互いに近づくため、金属ワイヤ37a,38aは、図17に示される金属ワイヤ37a,38aよりも曲率の大きな弧状37c,38cを呈する。
電極端子板41,42を折り曲げることにより、表面3aが拡がる方向に対して半導体モジュールの寸法を小さくすることできる。よって、電極端子板の寸法を十分に確保しつつも半導体モジュールを小型化することができる。
上記第2の工程において、金属ワイヤ37a,38aが弧状37c,38cを呈するため、金属ワイヤ37a,38aの両端、すなわち接続部に負担がかかり、接続部が劣化する可能性が考えられる。
金属ワイヤ37a,38aがベンド構造37b,38bを呈する場合を図19に示す。このとき、金属ワイヤ37a,38aの接続部にかかる負担が軽減され、振動等に対する半導体モジュールの強度が増す。よって、半導体モジュールの小型化に加えて、振動等に対する半導体モジュールの信頼性が向上する。
図18及び図19に示される半導体モジュールでは、金属ワイヤ37aの全長が、その両端の接続部を結んだ直線の距離に比較して長い。また、金属ワイヤ38aの全長も、その両端の接続部を結んだ直線の距離に比較して長い。このため、金属ワイヤ37a,38aの抵抗が大きくなり、金属ワイヤ37a,38aから発生する熱量も大きくなることが考えられる。
金属ワイヤ37a,38aに替えて、接続部をほぼ直線で結んだ金属ワイヤ37d,38dを設けた半導体モジュールが図20に示される。このとき、金属ワイヤ37d,38dの抵抗は金属ワイヤ37a,38aに比べて小さくなり、そこから発生する熱量も小さくなる。よって、半導体モジュールの小型化に加えて、金属ワイヤから発生する熱量を低減できる。
上述のいずれの実施の形態においても、半導体素子が設けられた電極端子板に厚みの大きな電極端子板を採用することが考えられる。例えば、図21及び図22に示される半導体モジュールのように、図19及び図20で示される半導体モジュールの電極端子板42に替えて、部位29bの厚みの大きな電極端子板29を採用する。これにより、半導体素子5から発生する熱を放出しやすくなり、半導体モジュールの放熱性が向上する。
電極端子板41の部位41a上にも半導体素子4が設けられており、放熱性を向上させるために電極端子板41に替えて厚みの大きい電極端子板を用いることが考えられるが、絶縁基板3の表面3aが拡がる方向に半導体モジュールの寸法が大きくなってしまい、あまり望ましくない。そこで半導体4から発生する熱を放出するために、例えば放熱用の金属ベース板P上に、半導体素子4が設けられる側とは反対側の絶縁基板3の表面が金属ベース板Pの表面と接するように、上記半導体モジュールを設けることが採用できる(図21,図22)。
実施の形態1で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態1で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態1で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態1で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態2で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態2で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態2で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態2で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態3で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態3で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態3で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態3で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態4で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態4で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態4で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態4で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態5で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態5で、半導体モジュール製造方法を示す概念的な断面図である。 実施の形態5で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態5で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態5で説明する、半導体モジュールを示す概念的な断面図である。 実施の形態5で説明する、半導体モジュールを示す概念的な断面図である。
符号の説明
3 絶縁基板、3a 表面、4,5 半導体素子、21〜29,41,42 電極端子板、21a〜29a,41a,42a,21b〜29b,41b,42b 部位、31a〜35a,37a,38a 金属ワイヤ。

Claims (8)

  1. (a)第一の電極端子板を、その一方の端を絶縁基板上に固定して前記絶縁基板と平行に設ける工程と、
    (b)導線を、その一方の端を、直接に若しくは第一の半導体素子を介して前記第一の電極端子板に接続する工程と、
    (c)前記第一の電極端子板のうち、前記導線が直接に若しくは前記第一の半導体素子を介して接続される部位が、固定されない端の部位とともに、前記絶縁基板に対して傾斜して折り曲げられる工程と
    を含む、半導体モジュールの製造方法。
  2. 前記工程(a)では、第二の電極端子板を前記絶縁基板上にさらに設け、
    前記工程(b)では、前記導線の他方の端を前記第二の電極端子板に第二の半導体素子を介して接続する、請求項1記載の半導体モジュールの製造方法。
  3. 前記工程(a)では、第二の電極端子板を、その一方の端を前記絶縁基板上に固定して前記絶縁基板と平行にさらに設け、
    前記工程(b)では、前記導線の他方の端を前記第二の電極端子板にさらに接続し、
    前記工程(c)では、前記第二の電極端子板のうち、前記導線が接続されている部位が、固定されない端の部位とともに、前記絶縁基板に対して傾斜してさらに折り曲げられる、請求項1記載の半導体モジュールの製造方法。
  4. 第一の半導体素子と、
    前記第一の半導体素子を載置し、表面を有する絶縁基板と、
    前記表面に固着された第一部位と、前記第一部位に連結して前記絶縁基板に対して傾斜して延在する第二部位とを有する第一の電極端子板と、
    一端と、前記第二部位に接続された他端とを有する導線と
    を備える半導体モジュール。
  5. 前記第二部位に設けられた第二の半導体素子
    を更に備え、
    前記導線の前記他端は前記第二の半導体素子を介して前記第一の電極端子板の前記第二部位に接続される、請求項4記載の半導体モジュール。
  6. 前記表面に固着された第一部位と、前記第一部位に連結して前記絶縁基板に対して傾斜して延在する第二部位とを有する第二の電極端子板
    を更に備え、
    前記導線の前記一端は前記第二の電極端子板の前記第二部位に接続される、請求項4又は請求項5に記載の半導体モジュール。
  7. 前記表面に固着され、前記第一の半導体素子を載置する第一部位と、前記第一部位に連結して前記絶縁基板に対して傾斜して延在する第二部位とを有する第二の電極端子板
    を更に備え、
    前記導線の前記一端は、前記第一の半導体素子を介して前記第二の電極端子板の前記第一部位に接続される、請求項4又は請求項5に記載の半導体モジュール。
  8. 前記第一の電極端子板の前記第二部位は、前記第二の電極端子板よりも厚みが大きい、請求項7記載の半導体モジュール。
JP2003313722A 2003-09-05 2003-09-05 半導体モジュールの製造方法 Expired - Fee Related JP4159951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003313722A JP4159951B2 (ja) 2003-09-05 2003-09-05 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003313722A JP4159951B2 (ja) 2003-09-05 2003-09-05 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2005085846A true JP2005085846A (ja) 2005-03-31
JP4159951B2 JP4159951B2 (ja) 2008-10-01

Family

ID=34414566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003313722A Expired - Fee Related JP4159951B2 (ja) 2003-09-05 2003-09-05 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4159951B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151450U (ja) * 1983-03-28 1984-10-11 株式会社三社電機製作所 半導体装置
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JP2001185677A (ja) * 1999-12-22 2001-07-06 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP2003110089A (ja) * 2001-09-27 2003-04-11 Fairchild Korea Semiconductor Kk 半導体電力用モジュール及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151450U (ja) * 1983-03-28 1984-10-11 株式会社三社電機製作所 半導体装置
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JP2001185677A (ja) * 1999-12-22 2001-07-06 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP2003110089A (ja) * 2001-09-27 2003-04-11 Fairchild Korea Semiconductor Kk 半導体電力用モジュール及びその製造方法

Also Published As

Publication number Publication date
JP4159951B2 (ja) 2008-10-01

Similar Documents

Publication Publication Date Title
US7948007B2 (en) Power semiconductor module with flush terminal elements
JP4823116B2 (ja) 半導体モジュール
JP5599328B2 (ja) 電力用半導体装置とプリント配線板との接続機構
JP5069924B2 (ja) 結合装置を有するコンパクトなパワー半導体モジュール
US7847390B2 (en) Semiconductor device
JP2008124468A (ja) 電力モジュール
JP5150076B2 (ja) 表面実装用電子部品の表面実装構造
JP2009111040A (ja) 半導体装置
JP4264392B2 (ja) 曲げ強化ベースプレートを備えたパワー半導体モジュール
JP2005045237A (ja) 等級分け可能な構造技術によるパワー半導体モジュール
JP3705093B2 (ja) 温度センサの装着方法、および被温度検出物の温度検出構造
JPH05259334A (ja) 半導体装置
CN110933900B (zh) 电气设备和散热器
US10674596B2 (en) Electronic component, electronic component manufacturing method, and mechanical component
JP4159951B2 (ja) 半導体モジュールの製造方法
JP2006024825A (ja) 電気部品
JP5066897B2 (ja) 電装品ユニット
JP2008146880A (ja) コネクタ及び電子制御装置
JP2006294785A (ja) 電子回路装置
JP2003234382A (ja) 半導体装置
JP2002217362A (ja) 半導体装置
RU2308177C2 (ru) Печатный кабель (варианты)
JP2000223815A (ja) 樹脂成形基板の実装工法
JP2006332088A (ja) 放熱体の取付構造
JP2024050333A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080716

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4159951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees