JP2002217362A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002217362A
JP2002217362A JP2001005282A JP2001005282A JP2002217362A JP 2002217362 A JP2002217362 A JP 2002217362A JP 2001005282 A JP2001005282 A JP 2001005282A JP 2001005282 A JP2001005282 A JP 2001005282A JP 2002217362 A JP2002217362 A JP 2002217362A
Authority
JP
Japan
Prior art keywords
metal plate
wiring
semiconductor device
insulating substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001005282A
Other languages
English (en)
Inventor
Tetsuya Amano
哲也 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2001005282A priority Critical patent/JP2002217362A/ja
Publication of JP2002217362A publication Critical patent/JP2002217362A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 配線端子と半導体チップを搭載した絶縁基板
との接続部における熱による応力を緩和して信頼性の高
い半導体装置を得る。 【解決手段】 半導体チップ1を搭載した絶縁基板2の
配線パターン4と外部入出力端子10−1との電気的接
続を行うための配線端子14を、封止容器7内に互いに
離間配置し、且つスライド可能に設けた第1の金属板1
0及び第2の金属板11と、これらの金属板10、11
の対向端部相互を電気的に接続する金属線12とで構成
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体モジュール
に係り、特に電流容量の大きなパワーモジュールに好適
な半導体装置に関する。
【0002】
【従来の技術】半導体チップを絶縁基板に搭載してモジ
ュール化した半導体モジュールは、民生用から産業用に
至るまで広く使用されている。これら半導体モジュール
のうち、半導体チップとしてIGBT(絶縁ゲート型バ
イポーラトランジスタ)等のベアチップを用いたパワー
モジュールが電気機器の制御用途として知られている。
このようなパワーモジュールは、過酷な環境条件下で使
用されることが多く、振動や衝撃などの機械的な負荷だ
けでなく、大電流、高耐圧、高速スイッチングを扱うと
ころから自ら発熱を伴うので、熱的ストレスによってモ
ジュール内部にひずみを生ずることがある。これは内部
回路の結線、並びに、内部回路と外部接続用入出力端子
との接続部分に熱応力となって作用する。したがって、
これらの部分の接合信頼性が、モジュールの信頼性、耐
久性を決定するものとして極めて重要である。
【0003】そこで、このようなパワーモジュールにお
ける半導体装置の第1の従来例を、例えば特開平7−2
21263号公報に記載された半導体装置と類似した図
7の断面構造に基づいて説明する。図7において、半導
体装置はIGBTベアチップ等の半導体チップ1や電子
部品がセラミックス等の絶縁基板2上に搭載されるとと
もに、絶縁基板2上に形成された配線パターンとボンデ
ィングワイヤ3で接続されている。配線端子24は、半
導体チップ1と外部との接続に用いるためのもので、銅
や銅合金の金属板からなり、一方の端部は端子保持板5
に位置決め保持されて、外部入出力端子24−1を形成
している。一方、他方の端部は絶縁基板2上の配線パタ
ーンの所定位置(基板接合部24−2)に半田付け等の
方法で接合されている。ここで、配線端子24には、そ
の一部にC字状の屈曲部(以下、Cベントと称する)2
4−3が形成してある。これは、主として半導体チップ
1によるモジュール内部の発熱が原因で後述のゲル状樹
脂8が膨張し、それに伴って生ずる端子保持板5の変形
によって外部入出力端子24−1が上方へ変位すること
により、配線端子24が引張力を受けて、熱応力が基板
接合部24−2に及ぶのを緩和するためのものである。
【0004】このCベントの介在により、半田接合部で
の剥離や絶縁基板2のクラック発生を未然に防止して、
断線事故等を回避することができた。なお、上記した特
開平7−221263号公報では、外部入出力端子24
−1の変位が、モジュールの中央部分では周縁部分に比
べて大きいので、中央部分での配線端子24に関して
は、そのCベント24−3上側部分と下側部分の長さを
変えるなどして撓み可能範囲を拡大し、基板接合部24
−2にかかる熱応力をさらに効果的に緩和している。
【0005】そして、上記以外の構成については、絶縁
基板2は放熱板6に半田や接着剤により固着されるとと
もに、放熱板6には樹脂製のケース7が被せられ、その
周縁部が接着、固定されている。さらに、ケース7の内
部には、絶縁基板2に搭載された半導体チップ1や電子
部品相互間の配線を保護すべく、シリコン樹脂等のゲル
状樹脂8が充填され、上部を端子保持板5およびエポキ
シ樹脂等でなる封止部9で封止された構造になってい
る。
【0006】次に、半導体装置の第2の従来例を図8に
基づいて説明する。この第2の従来例と先の第1の従来
例との大きな相違点は、配線端子24が絶縁基板2の周
縁部に限定して設けられているか否かである。すなわ
ち、図8において、配線端子24は樹脂製のケース7の
側壁部にインサート成型され、露出した下端部がボンデ
ィングワイヤ3を介して絶縁基板2上の配線パターンの
所定位置に接続されている。これにより、配線端子と絶
縁基板との接合部に及ぶ熱応力は、大幅に吸収、緩和す
ることができた。
【0007】
【発明が解決しようとする課題】ところで、前述した第
1の従来例では、モジュール内部の発熱に起因して基板
接合部に及ぶ熱応力を、配線端子に設けたCベントによ
って低減して、半田接合部での剥離や絶縁基板のクラッ
ク発生等を防止することで、断線事故を回避している。
しかし、モジュールの使用環境や用途によっては、この
ようなCベント構造では十分に応力緩和できない場合が
ある。例えば、車載用電子機器等の場合では、機械的条
件や温度環境条件が一層厳しくなると同時に、長期信頼
性の点で問題になった。
【0008】また、複数の配線端子を配置した場合、配
線端子同士の接触を回避するためには、Cベントがその
形状ゆえに横方向に張り出しているので、配線端子の配
置密度を緩やかにしなければならない。また、これに対
応する絶縁基板の配線パターンの配置に関しても、自由
度が制約される。このため、モジュール内の平面方向に
広い空間を必要とし、モジュールの小形化にとって不利
となる。
【0009】第2の従来例では、配線端子をケースにイ
ンサート成形しているので、ケース自体を大きくしてモ
ジュールの大型化を招く。また、配線端子をケース側壁
部に設けているため、例えば、端子位置をモジュール中
央に設定することができず、レイアウト上の制約とな
る。さらに、配線端子は下端部を有してL字形状に形成
されるため、基板面から鉛直に設けられる場合に比較
し、配線端子の長さが増大して抵抗値を増加させること
となり、発熱性及び応答速度に悪影響を及ぼし、更にイ
ンダクタンスの増大を招く。
【0010】本発明は上記事情に鑑みなされたもので、
半田接合部及びケース等の樹脂との接合部に生じる熱応
力を緩和して信頼性の向上が図れる半導体装置を提供す
ることを目的とする。
【0011】
【課題を解決するための手段】上記目的を達成するため
の本発明に係る請求項1記載の半導体装置は、容器内に
封止され、半導体チップを搭載した絶縁基板の配線パタ
ーンと外部入出力端子とを電気接続する配線端子を備え
た半導体装置において、前記配線端子は、互いに対向し
て離間配置した第1の金属板及び第2の金属板と、前記
第1の金属板及び第2の金属板の対向端部を相互に電気
接続する金属線とからなり、前記第1の金属板の他端部
は封止容器外部に延伸されて前記外部入出力端子を形成
するとともに、前記第2の金属板の他端部は前記絶縁基
板の配線パターンと電気接続されることを特徴とする。
【0012】そして、第1の金属板及び第2の金属板の
対向端部が熱応力に応じて伸縮可能に弛ませた金属線で
接続されているので、配線端子と絶縁基板の所定配線パ
ターンとの接続部分に負荷される、熱応力を緩和するこ
とができる。
【0013】また、本発明に係る請求項1記載の半導体
装置は、上記請求項2記載の半導体装置において、少な
くとも前記第1の金属板及び前記第2の金属板の対向端
部近傍を同軸上に配置し、且つスライド可能に保持する
位置決め手段を介装したことを特徴とする。
【0014】そして、少なくとも第1の金属板及び第2
の金属板の対向端部近傍は、位置決め手段によって同軸
上をスライド可能に保持されるので、配線端子の絶縁基
板に対する位置決めが容易になり、また位置決めできる
ことによって配線端子の配置密度を上げることができ
る。また、配線端子の配置を絶縁基板の周縁部に限らな
くてもよくなり、絶縁基板上の配線パターンの自由度が
向上する。
【0015】
【発明の実施の形態】以下、本発明に係る半導体装置の
好適な実施の形態を図面に基づいて参照に説明する。図
1は本発明に係る半導体装置の第1の実施の形態を示
し、(a)は断面構造図、(b)は(a)の配線端子の
みの平面図、(c)は配線端子の断面図である。断面構
造を表す図1(a)において、絶縁基板2はアルミナセラ
ミックスなどの絶縁材料で作られ、その表面には導体に
よる配線パターン4が形成されている。
【0016】絶縁基板2の所定位置にはIGBTベアチ
ップ等の半導体チップ1が搭載され、配線パターン4の
所定位置と金線やアルミニウム線等のボンディングワイ
ヤ3により電気的に接続されている。一方、絶縁基板2
は裏面が、半田等の軟ろう材もしくは接着剤を用いて、
熱伝導の良好なアルミニウム合金、または銅合金からな
る放熱板6に固着されている。
【0017】配線端子14は、いずれも電気伝導性およ
び弾性に優れた銅合金、例えばりん青銅や洋白などの薄
板をプレス加工して得られる第1の金属板10と第2の
金属板11、さらに第1の金属板10及び第2の金属板
11の対向端部相互を電気的に接続するための細径の金
属線12から構成されている。金属線12は、第1及び
第2の金属板10、11と同様に電気伝導性及び弾性に
優れた、例えばりん青銅、洋白などの銅合金線、アルミ
線などである。
【0018】配線端子14について更に詳述すると、図
1(b)及び(c)に示すように、第1の金属板10はL字
状に曲げ加工されると共に、エポキシ樹脂等でなる端子
保持板5にインサート成型され、この端子保持板5に保
持されている。そして、一方の端部は後述するケース
(封止容器)7の外部に延伸されて外部入出力端子10
−1を形成すると共に、他端部は、ケース7の内部にお
いて、離間配置される第2の金属板11の一方の端部と
対向する。第2の金属板11は、第1の金属板10と同
軸上に設けられると共に、その他端部が絶縁基板2上の
配線パターン4と半田等により電気的に接続されてい
る。そして、これらの第1及び第2の金属板10、11
の対向端部相互は、既述したように、金属線12を弧状
に弛ませた状態で、超音波ボンディングや半田付け、あ
るいは圧着等の接合方法により接続される。
【0019】上記のように形成された配線端子14及び
半導体チップ1が搭載された絶縁基板2は、樹脂材料か
らなるケース7に収容される。さらに、ケース7の内部
には半導体チップ1や電子部品及びそれら相互間の配
線、配線端子14と絶縁基板2との接続部を保護するた
めに、シリコン樹脂等のゲル状樹脂8が充填され、端子
保持板5及びエポキシ樹脂等により上方に開口した樹脂
封止部9が封止される。
【0020】以上の構成による本発明に係る半導体装置
によれば、厳しい温度環境条件下やモジュール内部の発
熱に起因して、内部充填物であるゲル状樹脂8が膨張ま
たは収縮することに伴って熱応力が生じても、この熱応
力は、第1の金属板10及び第2の金属板11の端部相
互間に弧状に張られ、且つ、両者を接続する金属線3が
撓むことによって効果的に緩和されるため、配線端子1
4と絶縁基板2の接続部に及ぶことはない。従って、接
合部分が剥離したり、絶縁基板2にクラックが発生する
のを防止でき、もってパワーモジュールの信頼性を向上
させることができる。
【0021】また、配線端子14を第1の金属板10と
第2の金属板11及びそれらを接続する金属線12で形
成したので、従来技術におけるCベント構造を必要とせ
ず、よって配線端子の配置密度を上げることができて、
小形の半導体装置を得ることが可能になる。さらに、配
線端子14は、絶縁基板2の周縁部に限定して配置する
必要がなく、自由に配置することができるので、絶縁基
板上の配線パターンの自由度も向上して半導体装置の小
形化を図ることができる。
【0022】次に、本発明に係る半導体装置の第2の実
施の形態を示す。図2は本発明に係る半導体装置の第2
の実施の形態における配線端子を示し、(a)は平面
図、(b)は(a)のA−A断面図、(c)は配線端子
に適用される位置決め手段の外観斜視図である。なお、
この実施の形態では、配線端子の第1の金属板及び第2
の金属板のそれぞれの対向端部相互を同軸上に位置規制
すると同時に、スライド可能に保持する位置決め手段
(アタッチメント)を別途介装させたことにある。従っ
て、位置決め手段以外の各構成は、第1の実施の形態と
同一であるので、同一符号を付して説明を省略する。
【0023】図2(c)において、アタッチメント13
は、第1の金属板10及び第2の金属板11が板厚方向
及び幅方向において僅かな間隙をもって摺動可能である
ような開口を設けた断面形状を有し、図における垂直方
向に貫通する開口部13−1と、それと直交する方向に
貫通する開口部13−2とを備える。アタッチメント1
3は機械的強度及び耐熱性に優れた樹脂 、たとえばポ
リカーボネート、ポリアミドなどの樹脂成型、または鋼
薄板や銅合金板をプレス加工して作られる。このように
作られたアタッチメント13は、図2(a)及び(b)に示
すように、開口部13−1に対して第1の金属板10及
び第2の金属板11がそれぞれ上下方向から挿通され、
両金属板10、11の各対向端部を開口部13−2内に
位置させて保持する。そして、両金属板10、11は、
それぞれの対向端部が金属線12を弧状に弛ませた状態
で電気的に接続される。これにより、配線端子14は、
両金属板10、11が同軸上に位置決めされると同時
に、軸線方向へスライド可能に保持される。
【0024】次に、本発明に係る半導体装置の第3の実
施の形態を示す。図3は本発明に係る半導体装置の第3
の実施の形態における配線端子を示し、(a)は平面
図、(b)は(a)のA−A断面図、(c)は配線端子
の要部拡大斜視図である。なお、この実施の形態では、
配線端子のスライド可能範囲を制限することによって対
向端部が位置決め手段であるアタッチメントから抜け出
さないように改良した点にある。
【0025】図3(c)に示すように、配線端子14は、
アタッチメント13内に配置される第1の金属板10の
一方の端部に、狭小なスリットを設けて板面から切り起
こし可能なストッパ部10−2を備える。なお、第2の
金属板11の対向端部も同様に形成されている。そし
て、これらの金属板10、11は、図2と同様な方法
で、アタッチメント13に挿入される。しかる後、スト
ッパ部10−2をアタッチメント13の開口部13−2
の内縁に合わせて曲げ起こす。これにより、両金属板1
0、11はアタッチメント13から抜け出なくなくなる
とともに、各金属板10、11のスライド範囲が制限さ
れることになるので、組立に際して配線端子14の取り
扱いが容易になる。なお、ストッパ部は、上記した部分
的な切り起こし片に限らず、金属板の板面全体を幅方向
にわたって屈曲させた構造とすることもできる。
【0026】図4は、図2及び図3により説明したアタ
ッチメント13を用いた配線端子4を、パワーモジュー
ルに適用した半導体装置の断面構造を表す図である。こ
こで図1との相違点は、配線端子4の形態のみなので全
体構造の詳細は省略するが、配線端子14にアタッチメ
ント13を用いたことで、端子保持板5に支持される第
1の金属板10の平面的位置と、第2の金属板11の下
端部を接続する絶縁基板2の配線パターン4との位置合
わせが容易になる。また、図2、図3で述べたように、
配線端子14は上下方向にスライド可能であるので、ケ
ース段差部7−1に支持された端子保持板5と絶縁基板
2とを対向させて、第2の金属板11の下端部を絶縁基
板2の配線パターン4の所定位置へ接続する際に、その
作業性が向上する。従って、配線端子の配置密度を従来
技術に比べて格段に向上させることができ、小形の半導
体装置を得ることが可能になる。
【0027】次に、本発明に係る半導体装置の第4の実
施の形態を示す。図5は本発明に係る半導体装置の第4
の実施の形態における配線端子を示し、(a)は平面
図、(b)は(a)のA−A断面図、(c)は配線端子
に適用される位置決め手段の外観斜視図である。この実
施の形態では、複数の配線端子14を配置する場合に、
配線インダクタンスを低減させる方法について示したも
のである。図5(a)、(b)に示すように、配線端子14
は2組の第1の金属板10、10、2組の第2の金属板
11、11、金属線12、12を、アタッチメント13
により背中合わせに配置して構成される。
【0028】アタッチメント13は、図2(c)示すもの
と同様な方法で作られるが、異なる点は各金属板が摺動
する二つの開口部13−1、13−3を備えた点であ
る。これらの開口部13−1、13−3のそれぞれに、
2組の第1の金属板10、10と2組の第2の金属板1
1、11とが背中合わせとなるように挿入される。この
ように各金属板を配置することで、配線端子14、14
は外部入出力端子10−1から絶縁基板上の配線パター
ンに至るまで平行状態に維持されるので、電流方向が逆
向きの場合、相互インダクタンスにより配線インダクタ
ンスを小さくすることができる。
【0029】なお、上記した各実施形態では、第1及び
第2の金属板10、11を相互接続するために金属線1
2を用いる構成としたが、金属線12が細径であること
から配線抵抗が増大し、大電流を流れたときこの部分に
おいて電圧降下を招くことがある。この場合は、図6に
示すように、多数本の金属線を用いて並列回路を形成
し、配線抵抗を減少させことができる。
【0030】また、金属線に代えて、第1および第2の
金属板10、11の径よりさらに小さい板厚の、且つ弾
性及び電気伝導性に優れた金属板、例えば、りん青銅、
洋白などのバネ性銅合金板を用いてもよい。これによ
り、配線インダクタンスを減少させることが可能にな
り、かつ電流の表皮効果対策としても有効であるところ
から、特に高周波、大電流を扱うパワーモジュールに用
いるのに好適である。
【0031】
【発明の効果】以上述べたように、本発明に係る半導体
装置によれば、配線端子が2つの離間配置した金属板と
それらを接続する弧状に張った金属線とで構成したの
で、過酷な温度環境下において、接続部等へ負荷される
熱応力による配線板の伸縮を金属線の撓みで吸収するこ
とができ、信頼性の高い半導体装置を得ることができ
る。
【0032】また、配線端子を位置決めした状態で配置
して配置密度を上げることができるので、半導体装置の
小形化に有利である。さらに、配線端子を絶縁基板の周
縁部に限定することなく、配置の自由度が増すととも
に、それに伴って絶縁基板上の配線パターンの自由度も
向上するので、半導体装置の小形化を図ることができ
る。また、配線端子を基板面から鉛直に設けるようにし
て配線端子の長さの短縮化を実現することで、配線端子
による抵抗値の増大を抑えて発熱性及び応答速度に好影
響をもたらすことができる。
【0033】また、配線端子の一部を構成する2つの金
属板に、アタッチメントを付加することによって相互の
空間的な位置を制限するようにしたので、配線端子と絶
縁基板上の配線パターンとの位置合わせが容易になり、
配線端子の配置密度をさらに向上させることができ、小
形の半導体装置を得ることが可能になる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の第1の実施の形態を
示し、(a)は断面構造図、(b)は(a)の配線端子
のみの平面図、(c)は配線端子の断面図である。
【図2】本発明に係る半導体装置の第2の実施の形態に
おける配線端子を示し、(a)は平面図、(b)は
(a)のA−A断面図、(c)は配線端子に適用される
位置決め手段の外観斜視図である。
【図3】本発明に係る半導体装置の第3の実施の形態に
おける配線端子を示し、(a)は平面図、(b)は
(a)のA−A断面図、(c)は配線端子の要部拡大斜
視図である。
【図4】図2及び図3に示すアタッチメントを用いた半
導体装置の断面構造図である。
【図5】本発明に係る半導体装置の第4の実施の形態に
おける配線端子を示し、(a)は平面図、(b)は
(a)のA−A断面図、(c)は配線端子に適用される
位置決め手段の外観斜視図である。
【図6】配線端子の他の例を示す図で(a)は平面図、
(b)は(a)のA−A断面図である。
【図7】従来技術による半導体装置の一例を示す断面図
である。
【図8】従来技術による半導体装置の別の例を示す断面
図である。
【符号の説明】
1 半導体チップ 2 絶縁基板 3 ボンディングワイヤ 4 配線パターン 5 端子保持板 6 放熱板 7 ケース(封止容器) 10 第1の金属板 10−1 外部入出力端子 11 第2の金属板 12 金属線 13 アタッチメント(位置決め手段) 14 配線端子

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 容器内に封止され、半導体チップを搭載
    した絶縁基板の配線パターンと外部入出力端子とを電気
    接続する配線端子を備えた半導体装置において、前記配
    線端子は、互いに対向して離間配置した第1の金属板及
    び第2の金属板と、前記第1の金属板及び第2の金属板
    の対向端部を相互に電気接続する金属線とからなり、 前記第1の金属板の他端部は封止容器外部に延伸されて
    前記外部入出力端子を形成するとともに、前記第2の金
    属板の他端部は前記絶縁基板2の配線パターンと電気接
    続されることを特徴とする半導体装置。
  2. 【請求項2】 少なくとも前記第1の金属板及び前記第
    2の金属板の対向端部近傍を同軸上に配置し、且つスラ
    イド可能に保持する位置決め手段を介装したことを特徴
    とする請求項1記載の半導体装置。
JP2001005282A 2001-01-12 2001-01-12 半導体装置 Pending JP2002217362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001005282A JP2002217362A (ja) 2001-01-12 2001-01-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001005282A JP2002217362A (ja) 2001-01-12 2001-01-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2002217362A true JP2002217362A (ja) 2002-08-02

Family

ID=18873343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001005282A Pending JP2002217362A (ja) 2001-01-12 2001-01-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2002217362A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087540A (ja) * 2002-08-23 2004-03-18 Hitachi Ltd 半導体装置
JP2018074074A (ja) * 2016-11-02 2018-05-10 富士電機株式会社 半導体装置
EP3477694A1 (en) * 2017-10-26 2019-05-01 Infineon Technologies AG Power semiconductor module with partially coated power terminals
WO2019176199A1 (ja) * 2018-03-14 2019-09-19 三菱電機株式会社 半導体パワーモジュールおよび電力変換装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087540A (ja) * 2002-08-23 2004-03-18 Hitachi Ltd 半導体装置
JP2018074074A (ja) * 2016-11-02 2018-05-10 富士電機株式会社 半導体装置
CN108022884A (zh) * 2016-11-02 2018-05-11 富士电机株式会社 半导体装置
EP3477694A1 (en) * 2017-10-26 2019-05-01 Infineon Technologies AG Power semiconductor module with partially coated power terminals
US10283447B1 (en) 2017-10-26 2019-05-07 Infineon Technologies Ag Power semiconductor module with partially coated power terminals and method of manufacturing thereof
WO2019176199A1 (ja) * 2018-03-14 2019-09-19 三菱電機株式会社 半導体パワーモジュールおよび電力変換装置
JPWO2019176199A1 (ja) * 2018-03-14 2021-01-07 三菱電機株式会社 半導体パワーモジュールおよび電力変換装置

Similar Documents

Publication Publication Date Title
KR100430772B1 (ko) 반도체장치
JP5176507B2 (ja) 半導体装置
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP2006253516A (ja) パワー半導体装置
JP2004228403A (ja) 半導体モジュールおよびその製造方法並びにスイッチング電源装置
KR20130115456A (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP2010283053A (ja) 半導体装置及びその製造方法
US7071543B2 (en) Semiconductor device and manufacturing method thereof
CN111816633B (zh) 半导体装置及半导体装置的制造方法
JP3881502B2 (ja) 電力用半導体モジュール
US20170194296A1 (en) Semiconductor module
JP2001036002A (ja) 半導体装置
JP3769228B2 (ja) 電力半導体装置
EP3584834A1 (en) Semiconductor device
JP2002217362A (ja) 半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
US8796837B2 (en) Lead and lead frame for power package
JP2021082714A (ja) 半導体装置
JP2008294219A (ja) 半導体装置及びその製造方法
US10211118B2 (en) Semiconductor module
JP2006303375A (ja) 電力変換装置及びその製造方法
US7750448B2 (en) Semiconductor package and method for manufacturing the same
JP2021180234A (ja) 半導体モジュール
JP2015149363A (ja) 半導体モジュール

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071129