JP2005072581A - 信号クロストークを低減する装置および方法 - Google Patents

信号クロストークを低減する装置および方法 Download PDF

Info

Publication number
JP2005072581A
JP2005072581A JP2004237572A JP2004237572A JP2005072581A JP 2005072581 A JP2005072581 A JP 2005072581A JP 2004237572 A JP2004237572 A JP 2004237572A JP 2004237572 A JP2004237572 A JP 2004237572A JP 2005072581 A JP2005072581 A JP 2005072581A
Authority
JP
Japan
Prior art keywords
conductors
pair
package
conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004237572A
Other languages
English (en)
Other versions
JP4140907B2 (ja
Inventor
Patrick H Buffet
パトリック・エイチ・バフェット
Charles S Chiu
チャールズ・エス・チュ
Jon D Garlett
ジョン・ディー・ガーレット
L Shu Louis
ルイス・エル・シュ
Brian J Schuh
ブライアン・ジェイ・シュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005072581A publication Critical patent/JP2005072581A/ja
Application granted granted Critical
Publication of JP4140907B2 publication Critical patent/JP4140907B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】キャリアの層内の近接した信号間のクロストークが低減された半導体チップ・パッケージを提供すること。
【解決手段】第１の信号を伝える第１の対の導体がキャリアの層内に設けられる。第２の信号を伝える第２の対の導体が、この層内に前記第１の対の導体に近接して設けられる。ここで、パッケージのサイズを増大することなしに第１と第２の対の導体間のクロストークが実質的に最小になるように、第１および第２の対の導体が構成される。第１の対の導体の高さは、第２の対の導体よりも小さい。もしくは、第１および第２の対の導体は、それらが互いに均等に影響を及ぼし合うように構成される。このようにして、パッケージ内の相互接続の密度を損なうことなく、またはパッケージのサイズの増大をもたらすことなく、チップ・パッケージによってクロストークが低減される。
【選択図】図５

Description

本発明は半導体チップに関し、より詳細には、半導体チップ・パッケージに関する。
電子システム中の集積回路の数が増し、かつ個々のデバイスのサイズが減少するにつれて、入出力（Ｉ／Ｏ）の数だけでなく相互接続の密度も年々次第に増している。したがって、半導体チップ・パッケージ技術はまた、容量、品質およびコストのような分野で改良されている。高密度の相互接続およびＩ／Ｏを有するパッケージでは、クロストークに関連した信号の保全性が問題である。この問題を説明するために、図１、２および３を参照して頂きたい。
図１は、従来の薄膜チップ・パッケージの断面図を示す。パッケージは、複数のパッド２０およびＣ４（Controlled Collapse Chip Connection；制御崩壊チップ接続）ボール３０を有する半導体チップ１０を備える。Ｃ４ボール３０がキャリア４０に接するように、チップ１０は裏返しにされる。キャリア４０は、電源、接地（ground）および信号の相互接続に使用される複数の導体を含むことができる。各導体は、３つの部分すなわち垂直ビア（via）５１、配線（trace）６０、および垂直配線７０を有する。垂直配線７０は、モジュール・ボール８０に接続することができる。モジュール・ボール８０は、キャリア４０と基板９０の間の接触を形成するために設けられる。多層薄膜パッケージ・キャリア４０では、キャリア４０に使用される層の数に依存して、ビア５１の高さは０．５ｍｍから２．５ｍｍの範囲であり得る。高密度パッケージ用のＣ４プロセスおよび技術は、当技術分野ではよく知られており、ここではこれ以上説明しない。
異なる信号対を有する受信機（receiver）および送信機（transmitter）がチップ１０で使用されるとき、信号を伝えるために平行な導体の対が使用される。対の導体に影響を及ぼすノイズ（noise）は、それぞれの導体に同じように影響を及ぼすのが好ましい。対の導体で伝えられる信号は互いに逆であるので、伝えられる信号に及ぼすノイズの正味の影響（neteffect）は最小になり、優れた信号対ノイズ比が実現される。
例えば、チップ１０は一対の送信（ＴＸ）パッド２２に近接した一対の受信（ＲＸ）パッド２１を備えると仮定しよう。キャリア４０は、チップ１０との境界面に、チップ１０の外からチップ１０への信号を受け取るＲＸパッド２１に結合された一対の受信（ＲＸ）ビア５１と、チップ１０からチップ１０の外に信号を伝えるＴＸパッド２２に結合された一対の送信（ＴＸ）ビア５２とを含む。
しかし、パッケージがますます小さくなるにつれて、ＲＸパッド２１とＴＸパッド２２の間の距離はいっそう小さくなる。また、ＲＸビア５１とＴＸビア５２の間の距離もいっそう小さくなる。送信媒体で減衰されたＲＸビア５１に沿って伝わる信号に、ＴＸビア５２で伝えられる信号が干渉する。それは、ＴＸビア５２は、通常、ＲＸビア５１よりも強力な信号パルスを伝えるからである。ＲＸパッド２１とＴＸパッド２２の間、対応するＣ４ボール３０の間、および対応するビア５１と５２の間で、より強力な送信信号がより微弱な受信信号に容量的および誘導的に結合するとき、クロストークが起こる。このクロストークの問題は、チップ１０とキャリア４０の境界面の近くのビア５１および５２で特に深刻である。
図２および３は、従来の薄膜チップ・パッケージにおけるＲＸパッドおよびＴＸパッドの２つの構成例を示す。図２で、キャリア４０は、チップ１０との境界面の近くに、対のＲＸ導体２０２および２０４に近接して対のＴＸ導体２０１および２０３を備える。導体間に複数の電源または接地導体２０５および２１０が等間隔に配置されている。この電源導体２０５は、ＴＸ導体およびこれに近接したＲＸ導体をクロストークの影響（effect）から遮蔽する。例えば、ＲＸ導体Ｒ５とＴＸ導体Ｔ４は電源導体２１０で遮蔽されている。しかし、ＲＸ導体Ｒ５はＴＸ導体Ｔ３に近接するが、その間に電源導体２０５がない。ＴＸ導体Ｔ３によって伝えられる送信信号は、ＲＸ導体Ｒ７で伝えられる受信信号よりも遥かに多くＲＸ導体Ｒ５で伝えられる受信信号と結合する。この信号の不均等な結合で、ＲＸ導体Ｒ５またはＲ７で伝えられる受信信号対は、ＴＸ導体Ｔ３で伝えられる送信信号からのクロストークを受ける。各信号対は、それに近接した対に対して直交して（orthogonally）配置されている。
図３に示すように、縦方向に積み重ねられたＲＸ導体およびＴＸ導体について、同じことが言える。２対のＲＸ導体２０６および２０８は、各々、２対のＴＸ導体２０７および２０９に近接して位置している。電源導体２０５および２１０は、それらの間に均一に分布している。この場合、ＴＸ導体Ｔ２およびＴ４は、ＲＸ導体Ｒ１およびＲ３に均等に影響を及ぼす。したがって、正味のクロストークの影響は実質的に減少する。同様に、ＴＸ導体Ｔ６およびＴ８はＲＸ導体Ｒ５およびＲ７に均等に影響を及ぼす。しかし、ＲＸ導体Ｒ５およびＲ３は、ＴＸ導体Ｔ６およびＴ４と同様に、依然として互いに他方からクロストークを受ける。図３の導体配列の受けるクロストークは、図２の導体配列よりも少ないが、依然としてクロストーク問題は存在している。
そのようなクロストークは、パッケージを行き来する（traverse）信号の品質を損ない、性能に悪影響を及ぼす。この問題に対する１つの従来方法は、導体間の距離を増すことである。しかし、この方法では、パッケージの相互接続密度が減少するか、または、密度が維持される場合、結果として相当に大きなパッケージになる。
したがって、半導体チップ・パッケージの層内の近接した信号間のクロストークを低減するように改良された装置および方法が必要とされている。この改良された装置および方法は、相互接続の密度を損なうことなく、またはパッケージのサイズの増大をもたらすことなく、クロストークを減少させるべきである。本発明は、そのような要求に対処する。
キャリアの層内の近接した信号間のクロストークが低減された半導体チップ・パッケージを開示する。第１の信号を伝える第１の対の導体がキャリアの層内に設けられる。第２の信号を伝える第２の対の導体が、この層内に第１の対の導体に近接して設けられる。ここで、パッケージのサイズを増大することなしに第１と第２の対の導体の間のクロストークが実質的に最小になるように、第１および第２の対の導体が構成される。第１の対の導体の高さは、第２の対の導体よりも小さい（shortened）。もしくは、第１および第２の対の導体は、それらが互いに均等に影響を及ぼし合うように構成される。このようにして、パッケージ内の相互接続の密度を損なうことなく、またはパッケージのサイズの増大をもたらすことなく、当該チップ・パッケージのクロストークが低減される。
本発明は、半導体チップ・パッケージの層内の近接した信号間のクロストークを低減するように改良された装置および方法を提供する。好ましい実施例に対する様々な修正が当業者には容易に明らかになり、また本明細書の一般的な原理は他の実施例に応用することができる。したがって、本発明は、示される実施例に限定される意図でなく、本明細書で説明する原理および特徴と一貫性のある最も広い範囲を与えられるべきである。
本発明の特徴をより詳細に説明するために、以下の議論と共に図４から１１を参照して頂きたい。
図４は、本発明に従って、半導体チップ・パッケージの層内の近接した信号間のクロストークを低減する好ましい実施例を示す流れ図である。最初に、ステップ３０２によって、第１の信号を伝える第１の対の導体が、半導体チップ・パッケージのキャリアの層に設けられる。次に、この層内の第２の信号を伝える第２の対の導体が、第１の対の導体に近接して設けられる。ここで、ステップ３０４によって、第１および第２の対の導体は、パッケージのサイズを増大することなしに、それらの対の間のクロストークが実質的に最小になるように構成される。
図５は、本発明の方法に従った第１および第２の対の導体の構成の第１の好ましい実施例の垂直断面図を示す。図６および７は、本発明の方法に従った第１および第２の対の導体の構成の第２の実施例の水平断面図を示す。第１および第２の好ましい実施例は、個々に、または組み合わせて使用することができる。
図５を参照すると、一対のＲＸビア４０２がチップ１１の一対のＲＸパッド２４に結合され、さらに一対のＴＸビア４０１がチップ１１の一対のＴＸパッド２５に結合されている。第１の好ましい実施例では、チップ１１との境界面に近いキャリア４１の層のＲＸビア４０２かＴＸビア４０１かどちらかが、他方よりも相当に短くなっている。図５に示すパッケージでは、ＴＸビア４０１がＲＸビア４０２によりも相当に短い。もしくは、ＲＸビア４０２がＴＸビア４０１よりも短いことが可能である。近接したビアの高さのこの差によって、それらのビア間のクロストークは実質的に最小になる。第１の好ましい実施例では、対のうちの両方のビアの高さを小さくするので、負荷不整合（loading mismatch）によるノイズを避けることができる。
また、第１の好ましい実施例では、キャリア４１の１つの層内でＴＸビア４０１の高さを小さくした場合、キャリア４１の隣り合う層でＲＸビア４０２の高さを小さくする。このことは、全体的な層の高さを適切に維持するためである。しかし、本発明の精神および範囲から逸脱することなしに、他のやり方で高さを小さくすることができる。
ここで図６および７を参照すると、第２の好ましい実施例では、キャリア４１の層内の導体の位置は、導体が互いに均等に影響を及ぼし合うようになっている。このようにして、クリティカル（critical）信号間のクロストークを基本的に排除する。図６は、本発明に従った、キャリア４１の層内の第１の導体構成例を示す。対のＲＸ導体５０２は、ＴＸ導体Ｔ３がＲＸ導体Ｒ５およびＲ７に均等に影響を及ぼすように配置されている。対のＴＸ導体５０３は、また、ＴＸ導体Ｔ２がＴＸ導体Ｔ１およびＴ３に均等に影響を及ぼすように配置されている。同様に、ＲＸ導体Ｒ６は、ＴＸ導体Ｔ２およびＴ４の影響を均等に受け、さらにＲＸ導体Ｒ７は、ＲＸ導体Ｒ６およびＲ８の影響を均等に受ける。対の導体は互いに直交して配置されている。この導体構成で、近接した導体間のクロストークは、パッケージのサイズを増大することなしに実質的に最小になる。
図７は、本発明に従った、キャリア４１の層内の第２の導体構成例を示す。対のＲＸ導体５０５は、ＲＸ導体Ｒ３がＲＸ導体Ｒ５およびＲ７の影響を均等に受けるように配置されている。対のＴＸ導体５０７は、また、ＴＸ導体Ｔ２がＲＸ導体Ｒ１およびＲ３に均等に影響を及ぼすように配置されている。同様に、ＴＸ導体Ｔ６は、ＴＸ導体Ｔ２およびＴ４に均等に影響を及ぼし、またＲＸ導体Ｒ７はＴＸ導体Ｔ６およびＴ８の影響を均等に受ける。この導体構成で、近接した導体間のクロストークは、パッケージのサイズを増大することなしに実質的に最小になる。キャリア４１の図示した層の上および下の導体の層で、同じ型の構成を繰り返すことができる。要するに、近接した導体間のクロストークを相殺するために、各攻撃（aggressor）信号は対の差動（differential）犠牲（victim）信号に対して等距離に保たれ、または、差動攻撃信号対は犠牲信号に対して等距離に保たれる。
キャリアの層内の導体に関連して好ましい実施例を先に説明したが、当業者は理解することであろうが、本発明の概念は、本発明の精神および範囲を逸脱することなく、パッケージに結合されるコネクタにおける導体に応用することもできる。コネクタに応用されるような本発明を、以下で図８から１１を参照してさらに説明する。
図８および９は、従来のコネクタを示す。パッケージの外に信号を伝えるように、これらのコネクタを基板９０に結合することができる。先に説明したキャリア４０と同様に、近接した導体間のクロストークの問題がここに存在する。図８は、図示のように構成された、一対のＲＸ導体６０２に近接した一対のＴＸ導体６０１を備えるコネクタ６００を示す。キャリア４０の導体と同じように、ＴＸ導体Ｔ３は、ＲＸ導体Ｒ７よりも多くＲＸ導体Ｒ５に影響を及ぼして、クロストークをもたらす。図９は、一対のＲＸ導体６０４に近接した一対のＴＸ導体６０３および一対のＴＸ導体６０６に近接した一対のＲＸ導体６０５から成る異なった構成を備えるコネクタ６１０を示す。ここで、ＴＸ導体Ｔ１は、ＲＸ導体Ｒ７よりもＲＸ導体Ｒ５に大きな影響を及ぼし、ＴＸ導体Ｔ２はＲＸ導体Ｒ８よりもＲＸ導体Ｒ６に大きな影響を及ぼして、両方の状況でクロストークをもたらす。信号が密に詰め込まれ、遮蔽されず、さらに防ノイズ性に設計されていないコネクタの導体に関して、導体にねじりを加えるようなクロストーク低減の従来方法は、効果がない。導体間のクロストーク結合（coupling）は依然として起こる。
クロストーク問題を効果的に解決するために、本発明による第２の好ましい実施例に従って、コネクタの導体を配置することができる。図１０は、本発明に従ったコネクタの第１の導体構成例を示す。ＴＸ導体７０１およびＲＸ導体７０２は、ＴＸ導体Ｔ３がＲＸ導体Ｒ５およびＲ７に均等に影響を及ぼすように配置されている。同様に、ＲＸ導体７０３およびＴＸ導体７０４は、ＲＸ導体Ｒ８がＴＸ導体Ｔ２およびＴ４の影響を均等に受けるように配置されている。この導体構成で、近接した導体間のクロストークは、コネクタのサイズを増大することなしに、実質的に最小になる。
図１１は、本発明に従ったコネクタの第２の導体構成例を示す。コネクタ８００の導体は、円形状に構成されているが、また、クリティカル信号間のクロストークが基本的に排除されるようにも構成されている。例えば、ＲＸ導体Ｒ１がＴＸ導体Ｔ３およびＴ４の影響を均等に受ける状態で、ＴＸ導体８０２がＲＸ導体８０１に近接している。この導体構成で、近接した導体間のクロストークは、また、コネクタのサイズを増大することなしに、最小になる。
半導体チップ・パッケージの層内の近接した信号間のクロストークを低減するように改良された装置および方法を開示した。第１の信号を伝える第１の対の導体を、キャリアの層内に設ける。第２の信号を伝える第２の対の導体を、その層内に第１の対の導体に近接して設ける。ここで、パッケージのサイズを増大することなしに、第１と第２の対の導体間のクロストークが実質的に最小になるように、第１および第２の対の導体は構成される。第１の好ましい実施例では、一対の導体の高さは近接した対よりも相当に小さく、その結果、クロストークは相当に減少する。第２の好ましい実施例では、キャリアの層内の導体は、それらが互いに均等に影響を及ぼし合うように構成され、その結果、また、クロストークは相当に減少する。このように、本発明によって、パッケージ内の相互接続の密度を損なうことなしに、またはパッケージのサイズの増大をもたらすことなしに、クロストークが低減される。また、本発明は、コネクタの導体間のクロストークに応用することができる。
実施例に従って本発明を説明したが、これらの実施例の変形があり、その変形は本発明の精神および範囲内にあることを当業者は容易に認めることであろう。したがって、添付の特許請求の範囲の精神および範囲から逸脱することなく、当業者は多くの修正を行うことができる。
従来の薄膜チップ・パッケージを示す断面図である。 従来の薄膜チップ・パッケージでの受信（ＲＸ）パッドおよび送信（ＴＸ）パッドの構成例を示す図である。 従来の薄膜チップ・パッケージでのＲＸパッドおよびＴＸパッドの構成例を示す図である。 本発明に従った、半導体チップ・パッケージの層内の近接した信号間のクロストークを低減する方法の好ましい実施例を示す流れ図である。 本発明の方法に従った、第１および第２の対の導体の構成の第１の好ましい実施例を示す垂直断面図である。 本発明の方法に従った、第１および第２の対の導体の構成の第２の実施例を示す水平断面図である。 本発明の方法に従った、第１および第２の対の導体の構成の第２の実施例を示す水平断面図である。 従来のコネクタを示す図である。 従来のコネクタを示す図である。 本発明に従ったコネクタの第１の導体構成例を示す図である。 本発明に従ったコネクタの第２の導体構成例を示す図である。
符号の説明
１０、１１ チップ
２１、２４ 受信（ＲＸ）パッド
２２、２３、２５ 送信（ＴＸ）パッド
３０ Ｃ４ボール
４０ キャリア
４１ キャリア
５１、４０２ ＲＸビア
５２、４０１ ＴＸビア
６０ 配線（trace）
７０ 垂直配線
８０ モジュール・ボール
９０ 基板
２０１、２０３、２０７、２０９ ＴＸ導体
２０２、２０４、２０６、２０８ ＲＸ導体
２０５、２１０ 電源導体または接地導体
５０１、５０３、５０７、５０８ ＴＸ導体
５０２、５０４、５０５、５０６ ＲＸ導体
６００、６１０、７００、８００ コネクタ
７０１、７０４、８０２ ＴＸ導体
７０２、７０３、８０１ ＲＸ導体

Claims (24)

  1. 多層半導体チップ・パッケージであって、
    前記パッケージのキャリアの層内で第１の信号を伝える第１の対の導体と、
    前記層内で前記第１の対の導体に近接して第２の信号を伝える第２の対の導体とを備え、前記パッケージのサイズを増大することなしに前記第１と第２の対の導体の間のクロストークが実質的に最小になるように、前記第１および第２の対の導体が構成されているパッケージ。
  2. 前記第１の対の導体の高さが、前記第２の対の導体の高さよりも実質的に小さい、請求項１に記載のパッケージ。
  3. 前記キャリアの次の層内の前記第２の対の導体の高さが、前記次の層内の前記第１の対の導体の高さよりも実質的に小さい、請求項２に記載のパッケージ。
  4. 前記第１および第２の対の導体は、それらが互いに均等に影響を及ぼし合うように配置されている、請求項１に記載のパッケージ。
  5. 前記第１および第２の対の導体が、互いに直交して配置されている、請求項４に記載のパッケージ。
  6. 前記第２の対の導体が、前記第１の対の導体の各導体に対して等距離であるように配置されている、請求項４に記載のパッケージ。
  7. 前記層が、前記キャリアとチップの間の境界面の近くにある、請求項１に記載のパッケージ。
  8. 多層半導体チップ・パッケージであって、
    前記パッケージのキャリアの層内で第１の信号を伝える第１の対の導体と、
    前記層内で前記第１の対の導体に近接して第２の信号を伝える第２の対の導体とを備え、前記パッケージのサイズを増大することなしに前記第１と第２の対の導体の間のクロストークが実質的に最小になるように、前記第１の対の導体の高さが前記第２の対の導体の高さよりも実質的に小さいパッケージ。
  9. 前記キャリアの次の層内の前記第２の対の導体の高さが、前記次の層内の前記第１の対の導体の高さよりも小さい、請求項８に記載のパッケージ。
  10. 前記層が、前記キャリアとチップの間の境界面の近くにある、請求項８に記載のパッケージ。
  11. 多層半導体チップ・パッケージであって、
    前記パッケージのキャリアの層内で第１の信号を伝える第１の対の導体と、
    前記層内で前記第１の対の導体に近接して第２の信号を伝える第２の対の導体とを備え、前記パッケージのサイズを増大することなしに前記第１と第２の対の導体の間のクロストークが実質的に最小になるように、前記第１および第２の対の導体が互いに均等に影響を及ぼし合うように配置されているパッケージ。
  12. 前記第２の対の導体が、前記第１の対の導体の各導体に対して等距離であるように配置されている、請求項１１に記載のパッケージ。
  13. 前記第１および第２の対の導体が、互いに直交して配置されている、請求項１１に記載のパッケージ。
  14. 前記層が、前記キャリアとチップの間の境界面の近くにある、請求項１１に記載のパッケージ。
  15. 半導体チップ・パッケージに結合することができるコネクタであって、
    第１の信号を伝える第１の対の導体と、
    前記第１の対の導体に近接して第２の信号を伝える第２の対の導体とを備え、前記パッケージのサイズを増大することなしに前記第１と第２の対の導体の間のクロストークが実質的に最小になるように、前記第１および第２の対の導体が構成されている、コネクタ。
  16. 前記第１および第２の対の導体は、それらが互いに均等に影響を及ぼし合うように配置されている、請求項１５に記載のコネクタ。
  17. 前記第２の対の導体が、前記第１の対の導体の各導体に対して等距離であるように配置されている、請求項１６に記載のコネクタ。
  18. 半導体チップ・パッケージを実現する方法であって、
    （ａ）前記パッケージのキャリアの層内で第１の信号を伝える第１の対の導体を設けるステップと、
    （ｂ）前記層内で前記第１の対の導体に近接して第２の信号を伝える第２の対の導体を設けるステップとを備え、前記パッケージのサイズを増大することなしに前記第１と第２の対の導体の間のクロストークが実質的に最小になるように、前記第１および第２の対の導体が構成されている、方法。
  19. 前記第１の対の導体が、前記第２の対の導体の高さよりも小さい高さである、請求項１８に記載の方法。
  20. さらに、
    （ｃ）前記キャリアの次の層に前記第１および第２の対の導体を設けるステップを備え、前記次の層の前記第２の対の導体の高さが、前記次の層の前記第１の対の導体の高さよりも実質的に小さい、請求項１９に記載の方法。
  21. 前記第１および第２の対の導体は、それらが互いに均等に影響を及ぼし合うように配置されている、請求項１８に記載の方法。
  22. 前記第１および第２の対の導体が、互いに直交して配置されている、請求項２１に記載の方法。
  23. 前記第２の対の導体が、前記第１の対の導体の各導体に対して等距離であるように配置されている、請求項２１に記載の方法。
  24. 前記層が、前記キャリアとチップの間の境界面の近くにある、請求項１８に記載の方法。
JP2004237572A 2003-08-20 2004-08-17 多層半導体チップ・パッケージ、コネクタ及び半導体チップ・パッケージを製造する方法 Expired - Fee Related JP4140907B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/644,372 US7038319B2 (en) 2003-08-20 2003-08-20 Apparatus and method to reduce signal cross-talk

Publications (2)

Publication Number Publication Date
JP2005072581A true JP2005072581A (ja) 2005-03-17
JP4140907B2 JP4140907B2 (ja) 2008-08-27

Family

ID=34194082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004237572A Expired - Fee Related JP4140907B2 (ja) 2003-08-20 2004-08-17 多層半導体チップ・パッケージ、コネクタ及び半導体チップ・パッケージを製造する方法

Country Status (2)

Country Link
US (1) US7038319B2 (ja)
JP (1) JP4140907B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067063A (ja) * 2006-09-07 2008-03-21 Canon Inc 固体撮像装置及び撮像システム
JP2014192416A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd 配線基板及び電子装置
JP2016015406A (ja) * 2014-07-02 2016-01-28 日本放送協会 高精細撮像素子用パッケージ
WO2017111830A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Rlink-ground shielding attachment structures and shadow voiding for data signal contacts of package devices; vertical ground shielding structures and shield fencing of vertical data signal interconnects of package devices; and ground shielding for electro optical module connector data signal contacts and contact pins of package devices
WO2017111855A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Microprocessor package with first level die bump ground webbing structure

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123591A (ja) * 2003-09-25 2005-05-12 Rohm Co Ltd 半導体装置及びこれを実装した電子機器
CN107920414A (zh) * 2016-10-11 2018-04-17 中兴通讯股份有限公司 一种降低扇出串扰方法及电路板扇出过孔处理装置
US11640933B2 (en) 2021-03-11 2023-05-02 Mellanox Technologies, Ltd. Ball grid array pattern for an integrated circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338970A (en) 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
US5779503A (en) 1996-12-18 1998-07-14 Nordx/Cdt, Inc. High frequency connector with noise cancelling characteristics
JP3704864B2 (ja) 1997-02-12 2005-10-12 株式会社デンソー 半導体素子の実装構造
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
SG93278A1 (en) * 1998-12-21 2002-12-17 Mou Shiung Lin Top layers of metal for high performance ics
US6373717B1 (en) 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
JP2001035957A (ja) 1999-07-19 2001-02-09 Mitsubishi Electric Corp 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法
JP2001035960A (ja) 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP2001203470A (ja) * 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067063A (ja) * 2006-09-07 2008-03-21 Canon Inc 固体撮像装置及び撮像システム
JP2014192416A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd 配線基板及び電子装置
US9699887B2 (en) 2013-03-28 2017-07-04 Fujitsu Limited Circuit board and electronic device
JP2016015406A (ja) * 2014-07-02 2016-01-28 日本放送協会 高精細撮像素子用パッケージ
WO2017111830A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Rlink-ground shielding attachment structures and shadow voiding for data signal contacts of package devices; vertical ground shielding structures and shield fencing of vertical data signal interconnects of package devices; and ground shielding for electro optical module connector data signal contacts and contact pins of package devices
WO2017111855A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Microprocessor package with first level die bump ground webbing structure
US10396036B2 (en) 2015-12-26 2019-08-27 Intel Corporation Rlink-ground shielding attachment structures and shadow voiding for data signal contacts of package devices; vertical ground shielding structures and shield fencing of vertical data signal interconnects of package devices; and ground shielding for electro optical module connector data signal contacts and contact pins of package devices
US10453795B2 (en) 2015-12-26 2019-10-22 Intel Corporation Microprocessor package with first level die bump ground webbing structure
TWI697084B (zh) * 2015-12-26 2020-06-21 美商英特爾公司 R鏈結-用於封裝裝置的資料訊號接點之接地屏蔽附接結構及陰影孔洞；封裝裝置的垂直資料訊號互連件之垂直接地屏蔽結構及屏蔽柵欄；以及用於封裝裝置的光電模組連接器資料訊號接點及接點針腳之接地屏蔽技術
TWI712126B (zh) * 2015-12-26 2020-12-01 美商英特爾公司 帶有第一層級晶粒凸塊接地織帶結構之微處理器封裝體

Also Published As

Publication number Publication date
US20050040536A1 (en) 2005-02-24
JP4140907B2 (ja) 2008-08-27
US7038319B2 (en) 2006-05-02

Similar Documents

Publication Publication Date Title
US10091873B1 (en) Printed circuit board and integrated circuit package
JP4256168B2 (ja) 電磁結合相互接続システム・アーキテクチャ
US8143966B2 (en) Coupling cancellation scheme
US8324019B2 (en) Solution for package crosstalk minimization
US8319345B2 (en) Semiconductor packaging substrate and semiconductor device
US20070215913A1 (en) Three-dimensional integrated device
US10257910B2 (en) Optical module
TW201138563A (en) Reducing far-end crosstalk in chip-to-chip communication systems and components
US20180184524A1 (en) Mixed ball grid array pitch for integrated circuit package
JP6452270B2 (ja) プリント回路板および電子機器
JP4140907B2 (ja) 多層半導体チップ・パッケージ、コネクタ及び半導体チップ・パッケージを製造する方法
US20120068339A1 (en) VLSI Package for High Performance Integrated Circuit
US10575382B2 (en) Optical module
US10992021B2 (en) Cross talk and interference reduction for high frequency wireless interconnects
WO2017112101A1 (en) Shielded bundle interconnect
US11257741B2 (en) Semiconductor package
JP5950683B2 (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
JP2018160492A (ja) 多層配線基板及び差動伝送モジュール
CN115101497B (zh) 一种集成电路封装体、印制电路板、板卡和电子设备
TW202115835A (zh) 積體電路晶片、封裝基板及電子總成
JP2006100797A (ja) 伝送線路
EP2973692A1 (en) Multi-layer core organic package substrate
JP2009289858A (ja) 半導体装置
WO2020063313A1 (zh) 电路板及信号串扰抑制方法、存储介质、电子装置
US8769469B1 (en) System and method of crossover determination in differential pair and bondwire pairs to minimize crosstalk

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees