CN107920414A - 一种降低扇出串扰方法及电路板扇出过孔处理装置 - Google Patents

Abstract

本发明公开了一种降低扇出串扰方法及电路板扇出过孔处理装置，通过将电路板上的至少一个发送信号端扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号端扇出过孔在第j走线层出线；且i和j的取值范围为大于等于1，小于等于N，N为电路板的总走线层数，i与j的取值不相等；使电路板上的至少一个发送信号端和至少一个接收信号端的扇出过孔在PCB板的不同层出线，与现有将PCB板上的所有高速信号端扇出过孔出线相比，增大了相互之间的间距，能够明显降低其扇出串扰，显著提高高速信号(速率大于1.25Gbps)的传输性能，特别是对于25Gbps以上的高速信号改善效果更佳，从而有效提高PCB产品竞争力。

Description

一种降低扇出串扰方法及电路板扇出过孔处理装置

技术领域

本发明涉及电子信息领域，尤其涉及一种降低扇出串扰方法及电路板扇出过孔处理装置。

背景技术

随着经济社会发展和科学技术的进步，现在网络带宽需求不断增大，目前系统传输速率已经达到单通道25Gbps，但是随着传输速率的不断增加，对PCB(Printed CircuitBoard，印刷电路板)上的传输通道的插损、回损等性能有较高的要求以外，最重要的是控制通道间的串扰。例如OIF-CEI-25G-LR传输标准规定了系统在奈奎斯特频率处的插损小于-25dB后对应串扰ICN(Integrated Crosstalk Noise，集成串扰噪声)值小于4mV。PCB上高速交换芯片通常采用BGA(Ball Grid Array，球栅阵列封装)封装，一般高速信号在BGA封装扇出过孔出线都在同一层，高速信号扇出的过孔和走线不可避免地受到周围信号的扇出过孔和走线的干扰，而且由于BGA封装焊盘间距较小，一般小于等于1mm，导致信号间串扰较大，同时干扰源通常会大于1个，甚至达到3～4个，例如内侧信号向外走线时与外侧信号的过孔存在串扰；距离较近的高速信号扇出过孔之间在Z轴方向上存在串扰；BGA扇出区域存在近端串扰和远端串扰，严重影响高速信号的传输性能。

发明内容

本发明实施例提供的降低扇出串扰方法及电路板扇出过孔处理装置，主要要解决的技术问题是现有高速信号在BGA封装扇出过孔出线都在同一层，导致信号间串扰较大，严重影响高速信号的传输性能。

为解决上述技术问题，本发明实施例提供一种降低扇出串扰方法，包括：

将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号端的扇出过孔在第j走线层出线；i和j的取值范围为大于等于1，小于等于N，N为电路板的总走线层数，i与j的取值不相等。

本发明实施例还提供一种电路板扇出过孔处理装置，包括：

策略配置模块，用于配置将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号在第j走线层出线；i和j的取值范围为大于等于1，小于等于N，N为电路板的总走线层数，i与j的取值不相等；

策略执行模块，用于将所述发送信号端的扇出过孔在第i走线层进行出线，以及用于将所述接收信号端的扇出过孔在第j走线层进行出线。

有益效果

本发明实施例提供的降低扇出串扰方法及电路板扇出过孔处理装置，通过将电路板上的至少一个发送信号端扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号端扇出过孔在第j走线层出线；且i和j的取值范围为大于等于1，小于等于N，N为电路板的总走线层数，i与j的取值不相等；使电路板上的至少一个发送信号端和至少一个接收信号端的扇出过孔在PCB板的不同走线层出线，与现有PCB板上的高速信号端扇出过孔出线方式相比，增大了相互之间的间距，能够明显降低其扇出串扰，显著提高高速信号(速率大于1.25Gbps)的传输性能，特别是对于25Gbps以上的高速信号的改善效果更佳同时也不需要通过增加PCB板面积、提高PCB板材料等级等增加成本和设计难度的方式来降低高速信号之间的串扰，从而有效提高PCB产品竞争力。

附图说明

图1为本发明实施例一提供的PCB板两排高速信号BGA封装扇出过孔出线分别在第i走线层和第j走线层的结构示意图；

图2为本发明实施例一提供的PCB板四排高速信号BGA封装扇出过孔出线结构示意图；

图3-1为本发明实施例一提供的PCB板发送信号端和接收信号端的扇出过孔出线分别在第5走线层和第20走线层的结构示意图；

图3-2为本发明实施例一提供的PCB板发送信号端和接收信号端的扇出过孔出线分别在第20走线层和第5走线层的结构示意图；

图4-1为本发明实施例一提供的近端串扰的实验数据图；

图4-2为本发明实施例一提供的远端串扰的实验数据图；

图5为本发明实施例一提供的PCB板发送信号端和接收信号端的扇出过孔出线分别在第3、5、7、9走线层的结构示意图；

图6为本发明实施例一提供的降低扇出串扰方法的流程示意图；

图7为本发明实施例一提供的对PCB板扇出过孔进行背钻处理的结构示意图；

图8为本发明实施例二提供的电路板扇出过孔处理装置结构示意图；

图9为本发明实施例二提供的PCB板发送信号端和接收信号端的扇出过孔出线分别在第2、4、6、8走线层的结构示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明实施例作进一步详细说明。

实施例一：

为了解决现有的PCB板在BGA封装扇出过孔出线都在同一层导致信号间串扰较大，严重影响高速信号的传输性能的技术问题，本发明实施例一提供一种降低扇出串扰方法，包括：

将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将电路板上的至少一个接收信号端的扇出过孔在第j走线层出线；i和j的取值范围为大于等于1，小于等于N，N为所述电路板的总层数，i与j的取值不相等。通过将发送信号端与接收信号端扇出过孔在不同走线层出线，并对过孔进行残桩处理。通过PCB板物理层的隔离，增大两者之间的间隔，从而可以减小高速信号间的扇出串扰，提高高速信号的传输性能，特别是对于速率达到25Gbps的高速信号，采用本方案，改善效果会更加明显。

本实施例中的残桩是指过孔在走线层以下的部分，如果芯片在BOTTOM层，那么残桩就是过孔在走线层以上的部分。残桩处理方法包括背钻、盲孔、深V孔等手段，其中背钻后残桩长度小于等于10mil，盲孔和深V孔方式残桩长度为0。

应当理解的是，当PCB板上需要布置两排高速信号时，其中一排为发送信号端，另一排为接收信号端，则可以将发送信号端扇出过孔在PCB板的第i走线层出线，将接收信号端的扇出过孔在PCB板的第j走线层出线，其中i和j不相等。应当理解的是，当PCB板上需要布置多排(大于等于两排)高速信号时，也可以根据上述规则进行设置。例如，PCB板上需要布置4排高速信号时，请参见图1，可以将图1中右侧两排高速信号设置为发送信号端，左侧两排高速信号设置为接收信号端，为了区别，可以将右侧两排高速信号分别作为最外排高速信号和次外排高速信号，同样，可以将左侧两排高速信号分别作为最内排高速信号和次内排高速信号。将最外排发送信号端扇出过孔在第i走线层出线，将次内排接收信号端扇出过孔在第j走线层出线，其中i和j不相等，另外两排高速信号端扇出过孔出线可以根据实际情况灵活设置。

本实施中，例如PCB上存在一个接收信号端和一个发送信号端，需要将两者的扇出过孔出线在不同走线层上，应当理解的是，一般的PCB板的各走线层之间会间隔GND(地)平面层或电源平面层，信号端扇出过孔需要在走线层出线。那么此时PCB板总层数至少为8层，如为8层，则其中包括TOP层(第1层)、BOTTOM层(第8层)以及中间的走线层(第3层和第6层)和平面层(第2层、第4层、第5层、第7层)。此时，可以将接收信号端扇出过孔在第6层出线，发送信号端扇出过孔在第3层出线。

应当理解的是，当PCB板各走线层之间没有间隔GND平面层或电源平面层时，例如一块PCB板叠层数为20层，包括顶层和底层，第2层为电源平面层，第19层为GND平面层，其余各层为走线层时。此时PCB板上的高速信号端扇出过孔可以在各走线层逐层进行出线。例如将各信号端扇出过孔依次逐层从第3走线层开始出线。

本实施例中，由于存在发送信号端与接收信号端扇出过孔在不同走线层出线，与现有PCB板BGA封装扇出过孔出线相比，在不增加PCB板面积的情况下增加了相互之间的间距，可以有效减少BGA扇出区域的近端串扰和远端串扰。如图1，仅将最外排高速信号端扇出过孔在第i走线层出线，将次内排高速信号端扇出过孔在第j走线层出线(i不等于j，且i和j的取值范围为大于等于1，小于等于N，N为所述电路板的总层数)，但对于次外排高速信号端或最内排高速信号端扇出过孔出线也可以在第i层或者第j层。但是，为了更好的使用本发明，可以将图1中最外排和次外排的发送信号端扇出过孔都在第i层出线，将最内排和次内排的接收信号端扇出过孔都在第j层出线，例如，i＝5，j＝9，参照图2。

应当理解的是，一块PCB板上可能存在多个发送信号端和多个接收信号端，也可以根据本实施例将所有的各个发送信号端得扇出过孔都在同一层出线，将所有的各个接收信号端的扇出过孔都在另一层出线。应当理解的是，本实施例中将PCB板各信号发送端扇出过孔都在同一走线层出线，并将各接收信号端的扇出过孔都在另一走线层出线的方式尤其适用但不限于差分出线方式。

为了更好的使用本发明，更大程度降低扇出串扰，提高高速信号的传输性能，当芯片在TOP层贴片时，接收信号端出线层(j)应该至少比发送信号端出线层(i)低1层，也就是i小于j。例如，将接收信号端扇出过孔在第20层出线，将发送信号端扇出过孔在第5层出线，参照图3-1；并与接收信号端扇出过孔在第5层出线，将发送信号端扇出过孔在第20层出线进行对比，参照图3-2。其中将PCB板厚设置为3mm，叠层24层，Megtron6-G板材，BGA pin间距1mm，扇出过孔直径0.20mm，过孔背钻后残桩长度10mil。通过Ansys HFSS(三维电磁仿真软件)电磁仿真工具仿真对比结果如图4-1和图4-2所示，从中可以看到，接收信号端扇出过孔在第20层出线、发送信号端扇出过孔在第5层出线(m1)，与接收信号端扇出过孔在第5层出线、发送信号端扇出过孔在第20层出线(m2)相比，近端串扰在12.9GHz处要低17.2dB，ICN降低1mV，且远端串扰在12.9GHz处要低10dB，ICN降低0.47mV。

反之，当芯片在BOTTOM层贴片时，接收信号端扇出过孔出线层(j)至少要比发送信号端扇出过孔出线层(i)高1层，也就是i大于j。从而有利于降低PCB板在BGA封装扇出区域的近端串扰和远端串扰，提高高速信号的传输性能。应当理解的是，芯片在TOP层贴片与在BOTTOM层贴，会导致发送信号端出线层(i)的数值与接收信号端出线层(j)的数值的对比结果恰好相反，但其本质相同。

应当理解的是，现有PCB板BGA封装发送信号端和接收信号端可能存在多排，PCB叠层也可能为多层，为了更好的理解本发明，例如，发送信号端和接收信号端各两排，PCB叠层为16层，可以先将各信号发送端的扇出过孔从PCB板的第3层开始进行逐层出线，再将各接收信号端的扇出过孔从PCB板剩下的各层进行逐层出线，有利于大幅改善BGA封装扇出区域中高速信号之间的串扰，包括近端串扰和远端串扰，从而大幅提高25Gbps及以上速率高速信号的传输性能。

例如，请参见图5，将最外排发送信号端扇出过孔在第3层出线，将次外排发送信号端扇出过孔在第5层出线，将次内排接收信号端扇出过孔在第7层出线，将最内排接收信号端扇出过孔在第9层出线。

应当理解的是，最外排发送信号端、次外排发送信号端、次内排接收信号端扇以及最内排接收信号端的扇出过孔包括但不限于分别在第3层、第5层、第7层、第9层出线。例如，当最外排发送信号端的扇出过孔在第6层出线，那么，可以相应的将次外排发送信号端、次内排接收信号端以及最内排接收信号端的扇出过孔分别设置在第7层、第8层和第9层出线。应当理解的是，高速信号端扇出过孔出线层应该为PCB板的走线层。

当然，也可以将发送信号端和接收信号端的扇出过孔进行灵活出线，例如，将每一排高速信号扇出过孔在不同走线层出线：如将最外排发送信号端的扇出过孔在第5层出线、将次外排发送信号端扇出过孔在第6层出线，将次内排接收信号端扇出过孔在第7层出线，将最内排接收信号端扇出过孔在第8层出线。

应当理解的是，本实施例中将PCB板上各发送信号端和各接收信号端的扇出过孔均在不同的走线层出线的出线方式尤其适用但不限于单线出线方式。

本实施例通过对PCB板发送信号端和接收信号端的扇出过孔不全出线在PCB板同一层，例如先将各发送信号端的扇出过孔从PCB板的第2走线层开始进行逐层出线，再将各接收信号端的扇出过孔从PCB板剩下的各走线层进行逐层出线，有利于大幅改善BGA封装扇出区域中高速信号之间的串扰，提高信号的传输性能。但是，PCB板BGA封装的扇出过孔对信号传输性能也存在一定的影响，例如，扇出过孔会对传输信号造成反射，影响信号完整性。下面，将结合上面所述的扇出过孔出线情况对扇出过孔的处理进行说明。

当芯片在TOP层贴片时，针对四排高速信号的BGA封装扇出采用单线出线方式，请参见图6，包括：

步骤S01：BGA封装高速信号扇出，扇出过孔位于周围四个焊盘的中心位置；

步骤S02：内侧两排接收(发送)信号和外侧两排发送(接收)信号采用单线出线方式；

步骤S03：从最外排到最内排高速信号扇出过孔出线层依次为Li、Lj、Lm、Ln，其中1<i<j<m<n<N(N为PCB板的叠层数)；

步骤S04：四排高速信号扇出过孔均采用背钻处理，背钻后残桩长度小于等于10mil。

应当理解的是，所述背钻处理即是将某一过孔多余的部分从反面钻掉，避免造成高速信号传输的反射、散射、延迟等，对信号完整性产生影响，请参见图7。

应当理解的是，对扇出过孔的处理方式包括但不限于背钻、埋孔、盲孔和深V孔，可以根据实际情况灵活设置处理。例如，内侧两排高速信号扇出过孔均采用背钻处理，外侧两排高速信号扇出过孔采用盲孔设计。同样，针对四排高速信号的BGA封装扇出采用差分出线方式时，也可以根据实际情况对扇出过孔的处理方式进行灵活设置。

应当理解的是，当芯片在BOTTOM层贴片时，也可以采用背钻处理，从PCB板TOP层向下进行扇出过孔残桩处理。当然，也可以通过包括但不限于背钻、埋孔、盲孔和深V孔进行处理，具体可以根据实际情况灵活设置处理。

本发明实施例提供一种降低扇出串扰方法，通过对PCB板BGA封装发送信号端和接收信号端的扇出过孔不全出线在PCB板同一走线层，例如先将各发送信号端的扇出过孔从PCB板的第2层开始进行逐层出线，再将各接收信号端的扇出过孔从PCB板剩下的各走线层进行逐层出线；或者将各发送信号端的扇出过孔设置在同一走线层出线，再将各接收信号端的扇出过孔设置在另一走线层上出线，并对扇出过孔进行背钻处理，背钻后残桩长度小于等于10mil；或者采用其他包括但不限于埋孔、盲孔和深V孔处理扇出过孔。大幅改善BGA封装扇出区域中高速信号之间的串扰，提高信号的传输性能，从而有效提高PCB产品竞争力。

实施例二：

本发明实施例还提供一种电路板扇出过孔处理装置，用于执行实施例一中的降低扇出串扰方法，请参见图8，包括：

策略配置模块11，用于配置将电路板上至少一个发送信号端的扇出过孔在电路板的第i发送层出线，并将电路板上的至少一个接收信号在第j发送层出线；i和j的取值范围为大于等于1，小于等于N，N为电路板的总走线层数，i与j的取值不相等；

策略执行模块12，用于将所述发送信号端的扇出过孔在第i走线层进行出线，以及用于将所述接收信号端的扇出过孔在第j走线层进行出线。

应当理解的是，策略配置模块11用于将PCB板上的至少一个发送信号端和至少一个接收信号端的扇出过孔出线配置在不同的PCB走线层上。例如，策略配置模块11可以将PCB板上的一个发送信号端的扇出过孔出线配置在第2层，将PCB板上的一个接收信号端的扇出过孔出线配置在第5层。

应当理解的是，现有的PCB板BGA封装上是规则分布的，例如发送信号和接收信号分成4排，发送信号在右侧两排，接收信号在左侧两排，为了区别，可以将右侧两排高速信号分别作为最外排高速信号和次外排高速信号，将左侧两排高速信号分别作为最内排高速信号和次内排高速信号。

策略配置模块11可以将最外排发送信号端扇出过孔出线配置在PCB板的第2层，将次外排发送信号端扇出过孔出线配置在PCB板的第4层，将次内排接收信号端扇出过孔出线配置在PCB板的第6层，将最内排接收信号端扇出过孔出线配置在PCB板的第8层，请参见图9。与现有的PCB板BGA封装芯片扇出将所有高速信号端扇出过孔出线在同一层相比，能明显降低高速信号间扇出串扰，提高高速信号传输性能。

应当理解的是，策略配置模块11也可以将最外排发送信号端、次外排发送信号端、次内排接收信号端以及最内排接收信号端的扇出过孔逐层配置在不同的PCB走线层上。例如，策略配置模块11可以将最外排发送信号端扇出过孔出线配置在PCB板的第4层，将次外排发送信号端扇出过孔出线配置在PCB板的第5层，将次内排接收信号端扇出过孔出线配置在PCB板的第6层，将最内排接收信号端扇出过孔出线配置在PCB板的第7层。

应当理解的是，本实施例中策略配置模块11将PCB板上各发送信号端和各接收信号端的扇出过孔配置在不同的走线层出线的出线方式尤其适用于单线出线方式。

策略配置模块11可以先将各发送信号端扇出过孔出线依次配置在PCB板的不同层上，再将各接收信号端扇出过孔出线配置依次配置在PCB板剩下的不同层上。当然，这是在PCB板叠层数满足相应条件后策略配置模块11才可以这样配置，例如，当PCB板走线层数为3，就不能将4排高速信号端扇出过孔出线全部配置在不同走线层上，此时，策略配置模块11可以将其中的两排发送信号端扇出过孔出线配置在同一走线层上，再将两排接收信号端扇出过孔出线配置在另一走线层上。

应当理解的是，本实施例中策略配置模块11将PCB板各信号发送端扇出过孔都配置在同一走线层出线，并将各接收信号端的扇出过孔都配置在另一走线层出线的方式尤其适用于差分出线方式。

应当理解的是，当PCB板走线层数大于等于PCB板BGA扇出过孔数时，策略配置模块11可以将各发送信号端和接收信号端的扇出过孔出线全部配置在PCB板的不同走线层上，也可以将其中部分高速信号端配置在相同层上。例如，PCB板高速信号端存在最外排发送信号端、次外排发送信号端、次内排接收信号端以及最内排接收信号端四排，PCB板走线层数为10，策略配置模块11可以将最外排发送信号端、次外排发送信号端扇出过孔出线均配置在第5层，将次内排接收信号端以及最内排接收信号端扇出过孔出线均配置在第8层；也可以将最外排发送信号端、次外排发送信号端、次内排接收信号端以及最内排接收信号端扇出过孔分别逐层配置在不同走线层上，例如分别配置在第2、第3、第4、第5走线层上出线；也可以分别间隔配置在不同走线层上，例如分别配置在第1、第3、第5、第7走线层上出线

应当理解的是，策略配置模块11可以智能配置各高速信号端扇出过孔出线层数，也可以接收人为配置指令进行配置。具体配置各高速信号端扇出过孔出线层数可以根据实际情况灵活配置。但应保证PCB板上的至少一个发送信号端和至少一个接收信号端的扇出过孔出线配置在不同的PCB走线层上。

策略执行模块12，用于根据策略配置模块11的配置指令，对相应高速信号端扇出过孔进行出线。

本实施例通过策略配置模块11将PCB板上的至少一个发送信号端和至少一个接收信号端的扇出过孔出线配置在不同的PCB走线层上；策略执行模块12，用于根据策略配置模块11的配置指令，对相应高速信号端扇出过孔进行出线，有利于大幅改善BGA封装扇出区域中高速信号之间的串扰，提高信号的传输性能。本实施例中，策略执行模块12还可用于对高速信号端扇出过孔进行处理，包括但不限于采用背钻、埋孔、盲孔和深V孔，具体可以根据实际情况对扇出过孔进行灵活设置处理。

例如，当芯片在TOP层贴片时，针对四排高速信号的BGA封装，策略配置模块11将最外排高速信号端和次外排高速信号端扇出过孔出线配置在同一走线层，例如配置在PCB板的第2层，将次内排高速信号端和最内排高速信号端扇出过孔出现配置在另一走线层，例如配置在PCB板的第3层，策略执行模块12根据策略配置模块11的配置指令，对相应高速信号端扇出过孔进行出线，同时，策略执行模块12还可对四排高速信号端扇出过孔进行处理，例如采用背钻处理，背钻后残桩长度小于等于10mil。应当理解的是，策略执行模块12可以根据实际情况对扇出过孔的处理方式进行灵活设置，例如，策略执行模块12也可以对最外排高速信号端和次外排高速信号端扇出过孔采用背钻处理，对次内排高速信号端和最内排高速信号端扇出过孔采用盲孔设计。

应当理解的是，策略配置模块11可以通过PCB板制作机床系统的控制器或者处理器实现，策略执行模块12可以通过PCB板制作机床实现。

本发明实施例提供一种电路板扇出过孔处理装置，通过策略配置模块11将PCB板上的至少一个发送信号端和至少一个接收信号端的扇出过孔出线配置在不同的PCB走线层上；策略执行模块12，用于根据策略配置模块11的配置指令，对相应高速信号端扇出过孔进行出线，同时策略执行模块12还可对高速信号端扇出过孔进行处理。通过本实施例，可以大幅改善PCB板BGA封装扇出区域中高速信号之间的串扰，提高高速信号的传输性能，特别是对于25Gbps以上的高速信号改善效果更佳，从而有效提高PCB产品竞争力。

显然，本领域的技术人员应该明白，上述本发明实施例的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在计算机存储介质(ROM/RAM、磁碟、光盘)中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。所以，本发明不限制于任何特定的硬件和软件结合。

以上内容是结合具体的实施方式对本发明实施例所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种降低扇出串扰方法，包括：

将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将所述电路板上的至少一个接收信号端的扇出过孔在第j走线层出线；所述i和所述j的取值范围为大于等于1，小于等于N，所述N为所述电路板的总走线层数，所述i与所述j的取值不相等。

2.如权利要求1所述的降低扇出串扰方法，其特征在于，将所述电路板上的各个发送信号的扇出过孔都在电路板的第i走线层出线，并将所述电路板上的各个接收信号的扇出过孔都在电路板的第j走线层出线。

3.如权利要求1或2所述的降低扇出串扰方法，其特征在于，所述信号发送端和所述信号接收端的扇出过孔出线方式为差分出线方式。

4.如权利要求1或2所述的降低扇出串扰方法，其特征在于，所述j大于所述i。

5.如权利要求1所述的降低扇出串扰方法，其特征在于，当所述电路板上的信号发送端和信号接收端个数之和小于等于所述N时，将各所述信号发送端和各所述信号接收端的扇出过孔分别在所述电路板的第1层至第N走线层中的不同走线层进行出线。

6.如权利要求5所述的降低扇出串扰方法，其特征在于，将所述各信号发送端和所述各信号接收端的扇出过孔分别在所述电路板的第1走线层至第N层中的不同走线层进行出线包括：

先将所述各信号发送端的扇出过孔从所述电路板的第1走线层开始进行逐层出线；再将所述各信号接收端的扇出过孔在所述电路板剩下的各走线层上进行逐层出线。

7.如权利要求1、5或6所述的降低扇出串扰方法，其特征在于，所述信号发送端和所述信号接收端的扇出过孔出线方式为单线出线方式。

8.如权利要求1、2、5或6所述的降低扇出串扰方法，其特征在于，所述方法还包括采用背钻工艺、盲孔工艺、埋孔工艺以及深V孔工艺中的至少一种对所述各发送信号端和接收信号端之扇出过孔的扇出过孔残桩进行处理。

9.如权利要求1、2、5或6所述的降低扇出串扰方法，其特征在于，所述发送信号端和/或所述接收信号端的信号传输速率大于等于25Gbps。

10.一种电路板扇出过孔处理装置，包括:

策略配置模块，用于配置将电路板上至少一个发送信号端的扇出过孔在电路板的第i走线层出线，并将所述电路板上的至少一个接收信号在第j走线层出线；所述i和所述j的取值范围为大于等于1，小于等于N，所述N为所述电路板的总走线层数，所述i与所述j的取值不相等；

策略执行模块，用于将所述发送信号端的扇出过孔在所述第i走线层进行出线，以及用于将所述接收信号端的扇出过孔在所述第j走线层进行出线。