-
HINTERGRUNDINFORMATIONEN
-
Hochgeschwindigkeitskommunikation für Networking und andere Kommunikationsinfrastruktur verbessert sich ständig, um Cloudcomputing, Cloudspeicher, Videokonferenzen, Streaming und andere Anwendungen zu ermöglichen. Transferraten für die heutige Infrastruktur werden üblicherweise zum Beispiel in Gigabit pro Sekunde (Gb/s) gemessen. Um diese hohen Bandbreitenfähigkeiten zu erfüllen, muss die physische (PHY) Lage entworfen sein, den Datenaustausch durch die Routingpfade zu ermöglichen.
-
Trotz der Fortschritte bei den Transferraten bleiben die Ökosysteme für Networking und Speicher kostenempfindlich, was die Material- und Designwahl für Bauteile für Hochgeschwindigkeitsnetworking und Speichersysteme beschränkt. Insbesondere werden Platinen (PCBs) umfassend in Networking- und Speichersystemen verwendet, um Signale und Daten an die korrekten Schaltkreise zu routen. Der Markt toleriert jedoch keinen Anstieg der Kosten für Platinen und/oder der deren Komplexität selbst mit Erhöhung der Voraussetzungen für Hochgeschwindigkeitsdatenübertragung.
-
Figurenliste
-
Die obigen Aspekte und viele der verbundenen Vorteile dieser Erfindung sind deutlicher zu verstehen, wenn sie mit Verweis auf die folgende ausführliche Beschreibung genauer verstanden wird, in Verbindung mit den beiliegenden Zeichnungen, in denen sich gleiche Referenzziffern in den verschiedenen Ansichten auf gleiche Teile beziehen, wenn nicht anders vorgegeben:
- 1 illustriert eine Ausführungsform einer Baselinereichweite von 10 Inch von einem integrierten Schaltkreis (IC) zu einem Anschluss;
- 2 illustriert eine Ausführungsform eines Ballgitterarray(BGA)- Flexschaltkreises, der einen Hochgeschwindigkeitsdatenkanal trägt, nach einer Ausführungsform der Offenbarung.
- 3 ist eine Kurve, die ca. 50 % weniger Signalangleichung für teure optimierte Platinenkonstruktion im Vergleich mit Serverplatinen mit niedrigen Kosten illustriert;
- 4 ist eine Kurve, die eine etwa im 50 % bessere Signalangleichung für eine 10-Inch-Hostreichweite unter Verwendung von Flexschaltkreistechnologie nach einer Ausführungsform im Vergleich mit einer 10-Inch-Hostreichweite für eine nicht optimierte Platine mit geringen Kosten illustriert;
- 5 ist eine Kurve, die die Erfüllung eines Teils der IEEE Std. 802.3 Klausel 110 (25GBASE-CR) Transmittervorgaben mit einer Ausführungsform einer Flexschaltkreisvorrichtung nachweist;
- 6 ist eine Kurve, die zeigt, dass eine Baselinevorrichtung die IEEE Std. 802,3 Klausel 110 (25GBASE-CR) Transmittervorgaben für 10-Inch-Reichweite bei Platinen mit geringen Kosten mit nicht optimierter Lagenkonstruktion nicht erreicht;
- 7 illustriert eine beispielhafte Schaltkreisbaugruppe, die einen oberen Platinenflexschaltkreis aufweist;
- 8 illustriert eine beispielhafte Schaltkreisbaugruppe, die einen Paket-zu-PlatinenFlexschaltkreis aufweist;
- 9 illustriert eine beispielhafte Schaltkreisbaugruppe, die eine obere flexible doppelaxiale Befestigung aufweist;
- 10 illustriert eine beispielhafte Schaltkreisbaugruppe, die eine flexible doppelaxiale Baugruppe des oberen Pakets aufweist; und
- 11 illustriert eine beispielhafte Schaltkreisbaugruppe, die eine untere flexible doppelaxiale Befestigung aufweist.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Ausführungsformen von Verfahren und Vorrichtungen für die Verwendung flexibler (flex) Schaltkreistechnologie und/oder eines axialen Kabels, um Routing von Hochgeschwindigkeitsdatenkanälen zu ermöglichen, werden hierin beschrieben. In der folgenden Beschreibung sind zahlreiche spezifische Details dargelegt, um ein ausführliches Verständnis von Ausführungsformen der Erfindung bereitzustellen. Ein Fachmann auf dem relevanten Gebiet wird jedoch erkennen, dass die Erfindung ohne eines oder mehrere der spezifischen Details ausgeführt werden kann, oder mit anderen Verfahren, Komponenten, Materialien usw. In anderen Fällen werden bekannte Strukturen, Materialien oder Vorgänge nicht dargestellt oder ausführlich beschrieben, um Aspekte der Erfindung nicht zu verschleiern.
-
In dieser Beschreibung bedeutet ein Verweis auf „eine Ausführungsform“, dass eine bestimmte Funktion, Struktur oder Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben ist, in mindestens einer Ausführungsform der vorliegenden Erfindung enthalten ist. Daher bezieht sich das Auftreten der Begriffe „in einer Ausführungsform“ an verschiedenen Stellen in dieser Beschreibung nicht notwendigerweise immer auf dieselbe Ausführungsform. Weiter können die spezifischen Funktionen, Strukturen oder Eigenschaften in jeder geeigneten Weise in einer oder mehreren Ausführungsformen kombiniert werden.
-
Um der Klarheit willen können einzelne Komponenten in den Figuren hierin auch durch ihre Bezeichnungen in den Figuren, statt durch eine bestimmte Referenzziffer, bezeichnet werden. Weiterhin können Referenzziffern, die sich auf eine bestimmte Art von Komponente beziehen (statt auf eine bestimmte Komponente) mit einer Referenzziffer gefolgt von „(typ)“ dargestellt werden, was für „typisch“ steht“. Es versteht sich, dass die Konfiguration dieser Komponenten typisch für ähnliche Komponenten ist, die existieren können, aber in den Zeichnungsfiguren der Einfachheit und Klarheit halber nicht dargestellt sind, oder andernfalls für ähnliche Komponenten, die nicht mit separaten Referenzziffern beschriftet sind. Dementsprechend ist „(typ)“ nicht auszulegen als würde es bedeuten, dass die Komponente, das Element usw. typsicherweise für die offenbarte Funktion, das Gerät, den Zweck usw. verwendet wird.
-
Wie oben erörtert, werden Platinen in Netzwerk- und Speicherkomponenten verwendet. Platinen unterliegen Kosteneinschränkungen und müssen dabei jedoch Hochgeschwindigkeitsdatenanforderungen erfüllen. Hochgeschwindigkeits-Ethernet-Protokolle sind Beispiele für Netzwerkprotokolle mit Hochgeschwindigkeitsdatenanforderungen. Einige integrierte Schaltkreise (IC) weisen ein integriertes Ethernet auf, das entworfen ist, den IEEE 802.3 Standards zu entsprechen, um z. B. 10 Gb/s, 25 Gb/s und 50 Gb/s pro Spur über Kupfer-Ethernet zu erreichen. Mehrspurige Ethernetstandards wurden ebenfalls definiert, einschließlich IEEE 802.3bj-2014 100Gb/s Ethernet, das vier 25-Gb/s-Spuren aufweist, die parallel zueinander betrieben werden. Host-Platinen (die die ICs hosten) können relativ lange Abstände (z. B. mehr als 3 Inch) von der Platzierung des IC zur Platzierung eines Datenanschlusses (z. B. Ethernet-Anschluss) aufweisen. Beispiel-ICs enthalten Verarbeitungseinheiten (CPUs), System-on-Chip (SoC) Chips, einschließlich Prozessoren mit SoC-Architekturen und Plattformcontrollerhubs (PCH).
-
1 illustriert eine Ausführungsform einer Schaltkreisbaugruppe 100, die eine Baselinereichweite von 10 Inch von einem integrierten Schaltkreis (IC) 102 zu einem Anschluss 104 aufweist. In 1 ist der Anschluss 104 ein Steckanschluss mit kleinem Formfaktor (SFP). Die Schaltkreisbaugruppe 100 enthält eine mehrlagige Platine 106, die mehrere Durchkontaktierungen 108 und 110, die darin geformt sind, aufweist. Ein Hochgeschwindigkeitsdatenkanal wird von dem IC 102 durch das Ballgitterarray (BGA) 112 an Durchkontaktierungen 108 geleitet. Eine Routinglage 114, die als eine Innenlage in einer mehrlagigen Platine gebildet ist, verbindet Durchkontaktierungen 108 mit Durchkontaktierungen 110 und der Hochgeschwindigkeitsdatenkanal wird von der Routinglage 114 zu Durchkontaktierung 110 und weiter zu Anschluss 104 geleitet. Daher wird der Hochgeschwindigkeitsdatenkanal (z. B. Ethernet) vom IC 102 zum Anschluss 104 durch eine Lage der mehrlagigen Platine 106 geleitet. Wie weiter dargestellt, enthält die Lage zwei Abschnitte: einen Abschnitt Lla und einen Abschnitt L1. Neben den illustrierten SFP-Anschlüssen hierin, kann der Anschluss 104 konfiguriert sein, andere Arten von Kabeln aufzunehmen, wie etwa Ethernetkabel, die andere Stecker als SFP-Stecker verwenden.
-
Wie in verschiedenen Zeichnungsfiguren hierin dargestellt, wird die Verwendung eines oder mehrerer BGAs eingesetzt. Ein Ballgitterarray ist eine Art von Verpackung, unter der ein Array mit Pads, die in einem Gitter (das Gitterarray) an der Unterseite eines integrierten Schaltkreises angeordnet sind (üblicherweise als ein IC oder Chip bezeichnet) elektrisch mit einem ähnlichen Array von Pads gekoppelt ist, das dieselbe Gitterkonfiguration aufweist und auf einer Außenlage einer Platine strukturiert ist, wobei jeweilige Padpaare an dem IC und der Platine über eine Lötkugel gekoppelt sind. Während des Herstellungsverfahrens werden die Lötkugeln geschmolzen (z. B. über einen Reflow-Vorgang), was dazu führt, dass die jeweiligen Padpaare elektrisch gekoppelt werden, was es möglich macht, dass Signale von dem IC zur „Verkabelung“ an einer oder mehreren Platinenlagen geführt werden, die mit dem Array der Pads verbunden sind, die auf der Fläche der Platine strukturiert sind. Beispielsweise werden in dem Beispiel aus 1 und Ausführungsformen, die in 2, 7 bis 11 illustriert sind, ausgewählte Pads für das Gitterarray, das auf die Platinenfläche strukturiert ist, mit Durchkontaktierungen gekoppelt, die in der Platine geformt sind, wie etwa Durchkontaktierungen 108 in 1. Es versteht sich für Fachleute, dass nur ein Teil der Pads, die auf die Platine strukturiert sind, mit den hierin illustrierten Durchkontaktierungen verbunden ist oder anderweitig mit Verkabelung verbunden ist, die in derselben Lage auf der Platine geformt ist, wie die strukturierten BGA-Pads oder das Zwischensubstrat (wie in 5 gezeigt). Weitere Details der BGA-Pakete und der Zwischenverbindungen zwischen BGA-Pads und Durchkontaktierungen werden nachfolgend mit Verweis auf die 12 und 13 besprochen.
-
Fachleute werden außerdem verstehen, dass die Begriffe „Verkabelung“, „Spuren“ und „Kabelspuren“ üblicherweise auf elektrische Leitungen bezogen sind, die auf einer Lage in einer Platine geformt sind. Beispielsweise sind solche elektrischen Pfade allgemein auf eine Platine strukturiert, indem eine Kupferlage geätzt wird, oder durch ein ähnliches Herstellungsverfahren, das selektiv Abschnitte der Kupferlage entfernt und eine Struktur von „Verkabelung“ oder „Spuren“ hinterlässt, die Komponenten verbinden soll, die an der Platine montiert sind.
-
Pads und/oder Spuren an verschiedenen Lagen in einer mehrlagigen Platine können elektrisch unter Verwendung von Durchkontaktierungen gekoppelt sein. Eine Durchkontaktierung wird allgemein durch Bohren oder Stanzen eines kleinen Lochs in der Platine oder anderweitiges Bilden eines kleinen Lochs unter Verwendung eines Herstellungsverfahrens geformt. Während der nachfolgenden Prozesse wird ein leitfähiges Material auf der Fläche des Lochs geformt, das ein leitendes Rohr oder eine „Tonne“ bildet, wie etwa über einen Plattierungsvorgänge. So wird eine Durchkontaktierung, die vollständig durch eine Platine reicht, allgemein als „durchplattiertes Loch“, „durchplattierte Lochdurchkontaktierung“ oder Durchgangsloch-Durchkontaktierung bezeichnet. Neben Durchgangsloch-Durchkontaktierungen können auch blinde Durchkontaktierungen und versenkte Durchkontaktierungen verwendet werden. Eine blinde Durchkontaktierung ist ähnlich wie eine Durchgangsloch-Durchkontaktierung, wobei jedoch das Loch nur durch eine Fläche der Platine reicht. Eine versenkte Durchkontaktierung weist ein Loch auf, das innerhalb einer Platine liegt und das nicht durch eine der Flächen der Platine reicht. Der Einfachheit halber werden die Begriffe „Durchkontaktierung“ und „Durchkontaktierungen“ in der folgenden Beschreibung verwendet, um diese verschiedenen Arten von Durchkontaktierungen zu umfassen.
-
2 illustriert eine Schaltkreisbaugruppe 200, die einen BGA-Flex-Schaltkreis 202 aufweist, der einen Hochgeschwindigkeitsdatenkanal trägt, nach einer Ausführungsform der Offenbarung. Die Schaltkreisbaugruppe 200 enthält einen IC 102, einen Anschluss 104 und eine mehrlagige Platine 204. Der IC 102 ist mit der oberen Lage der mehrlagigen Platine 204 über ein BGA 112 gekoppelt. Der BGA-flex-Schaltkreis 202 enthält ein Paar BGA-Anschlüsse 206 und 208 an seinen entgegengesetzten Enden. Der IC 102 und das BGA 112 können in ein einziges BGA-Paket integriert sein, wie etwa ein keramisches Ballgitterarray (CBGA), wie in 12 illustriert und nachfolgend beschrieben.
-
Das BGA 112 und die BGA-Anschlüsse 206 und 208 sind jeweils mit BGA-Padarrays gekoppelt, die auf die Außenlagen der mehrlagigen Platine 204 strukturiert sind, die eine obere Lage 210 und eine untere Lage 212 enthalten. Selektive BGA-Pads, die auf die obere Lage 210 strukturiert und für BGA 112 verwendet werden, sind elektrisch mit BGA-Pads gekoppelt, die auf die untere Lage 212 strukturiert sind, wenn der BGA-Anschluss 206 mehrere Durchkontaktierungen 214 verwendet. Dabei sind BGA-Pads, die für den BGA-Anschluss 208 auf die untere Lage 212 strukturiert sind, elektrisch mit einer Verkabelung in einer Routinglage L2 gekoppelt, die in der Fläche der oberen Lage 210 unter Verwendung mehrerer Durchkontaktierungen 216 geformt ist. Die Verkabelung in der Routinglage L2 ist mit Stiften am Anschluss 104 verbunden.
-
Unter einer Schaltkreisbaugruppe 200 wird der Hochgeschwindigkeitsdatenkanal von dem IC 102 durch das BGA 112, Durchkontaktierungen 215, BGA 206, den Flex-Schaltkreis 202, BGA 208, Durchkontaktierungen 216, die Routinglage L2 an den Hochgeschwindigkeitsdatenanschluss 104 geleitet.
-
In einer Ausführungsform weist der IC 102 einen integrierten Hochgeschwindigkeitsdatentransceiver (z. B. Ethernet) zum Senden und Empfangen von Daten auf. Andere Beispiele von Hochgeschwindigkeitsdatenschnittstellen, die diese Offenbarung verwenden können, enthalten UltraPath Interconnect (UPI), Peripheral Component Interconnect Express (PCIe), Serial AT Attachment (SATA), Serial Attached SCSI (SAS), Universal Serial Bus (USB), Fiber Channel, InfiniBand und Speicher. Busse mit einem Ende, wie Double-Data-Rate(DDR)- Busse, können die Ausführungsformen der Offenbarung verwenden.
-
Allgemein können die Hochgeschwindigkeitsdaten 1 Gb/s oder mehr sein. In einigen Ausführungsformen weist der Hochgeschwindigkeitsdatenkanal eine Bandbreite von 25 Gb/s auf, während in anderen Ausführungsformen die Bandbreite 50 Gb/s oder mehr pro Spur und 100 Gb/s oder mehr für eine mehrspurige Verbindung sein können. Der Hochgeschwindigkeitsdatenkanal in 2 wird über Verkabelung von dem IC 102 über BGA 112, Durchkontaktierungen 214, einen BGA-flex-Schaltkreis 202, Durchkontaktierungen 216 und dann zu dem Anschluss 104 in der Routinglage L2 geleitet.
-
3 ist eine Kurve der Signalangleichung (dB) zur Frequenz für eine teure optimierte 8-Inch-Lagenkonstruktion (z. B. Fabric-Switch-Routing) und eine nichtoptimierte 8-Zoll-Lagenkonstruktion mit geringen Kosten (z. B. Serverrouting). Wie dargestellt, bietet die teure, optimierte Platinenkonstruktion etwa 50 % weniger Signalangleichung als eine Serverplatine mit niedrigen Kosten. Obwohl die teure optimierte Platine die Angleichung verringert, ist sie wesentlich teurer als die kostengünstige Platinenkonstruktion.
-
4 ist eine Kurve der Signalangleichung (dB) zur Frequenz, die eine um ca. 50 % bessere Signalangleichung für eine 10-Inch-Hostreichweite unter Verwendung einer Ausführungsform der Flex-Schaltkreistechnologie im Vergleich mit einer 10-Inch-Hostreichweite bei einer kostengünstigen nichtoptimierten Platine illustriert. Wie dies zeigt, bringt die Flex-Schaltkreistechnologie ähnliche Ergebnisse wie die teuren optimierten Platinen. Die Flex-Schaltkreistechnologie ist jedoch weniger teuer als die teuren optimierten Platinen für ähnliche Anwendungen.
-
5 ist eine Kurve, die die Erfüllung eines Teils der IEEE Std. 802.3 Klausel 110 (25GBASE-CR) Transmittervorgaben mit einer Ausführungsform einer Flexschaltkreisvorrichtung nachweist. In diesem Beispiel erfüllt eine Flex-Schaltkreisvorrichtung, die eine 10-Inch-Reichweite zu einem SFP+-Anschluss aufweist, die Übertragungsvorgaben von Tabelle 92-6 aus Tabelle 92-6 des IEEE Std 802.3-2012. Andererseits zeigt 6, dass eine konventionelle Baselinekonfiguration, die eine 10-Inch-Reichweite bei einer kostengünstigen Platine mit nichtoptimierter Lagenkonstruktion aufweist, die Übertragungsvorgabe, die in Tabelle 92-6 von IEEE Std 802.3-2012 definiert ist, nicht erfüllt.
-
7 illustriert eine beispielhafte Schaltkreisbaugruppe 700, die einen oberen Platinen-BGA-Flex-Schaltkreis 701 aufweist, der BGA-Anschlüsse 702 und 703, nach einer Ausführungsform enthält. Die Schaltkreisbaugruppe 700 enthält ferner einen IC 102, der mit einem BGA 112 gekoppelt ist, einen Anschluss 104 und eine mehrlagige Platine 704, die Durchkontaktierungen 706 und 708 aufweist, die darin geformt sind. Ein Hochgeschwindigkeitsdatenkanal wird von dem IC 102 durch das BGA 112 an ausgewählte BGA-Pads, die auf einer oberen Lage der mehrlagige Platine 704 strukturiert sind, an Durchkontaktierungen 706, durch Verkabelung in einer Routinglage 710 (Lage L1A), Durchkontaktierungen 708, den BGA-Anschluss 702, den BGA-Flex-Schaltkreis 701 der oberen Platine, den BGA-Anschluss 702 und die Verkabelung in der Routinglage L2 zum Anschluss 104 geleitet. Die Durchkontaktierungen 706 und 708 sind durch Signalwege in Lage L1A miteinander gekoppelt, die in einer Ausführungsform eine Kupferlage der Platine 704 sein kann. Die Lage L2 kann ebenfalls eine Kupferlage der Platine 704 sein.
-
8 illustriert eine beispielhafte Schaltkreisbaugruppe 800, die ein Paket enthält, das einen mehrstufigen BGA/Chipträger 802 und einen Paketan Platinen-Flex-Schaltkreis 804 nach einer Ausführungsform der Offenbarung enthält. Der BGA/Chipträger 802 enthält einen IC 102, der ein erstes BGA 806 enthält, das auf der Chipträger-/Interposerplatine 808 montiert ist, die eine Platine oder ein Substrat umfasst, das zwischen dem ersten BGA 806 und dem zweiten BGA 810 eingesetzt ist, das an einer mehrlagigen Platine 812 über einen ersten Satz BGA-Pads montiert ist, der auf einer oberen Lage einer mehrlagigen Platine 812 montiert ist. Das linke Ende des Flex-Schaltkreises 804 ist an der Oberseite des Chipträgers 808 mittels eines BGA 814 montiert, während das rechte Ende des Flex-Schaltkreises 304 an der mehrlagigen Platine 812 über einen zweiten Satz BGA-Pads-Strukturen auf der oberen Lage der Platine montiert ist. Der zweite Satz Pads ist elektrisch über Verkabelung in einer Lage L2 mit Anschluss 104 verbunden.
-
Unter der Schaltkreisbaugruppe 800, ist ein Hochgeschwindigkeitsdatenkanal von dem IC 102 durch das erste BGA 806, die Chipträger-/Interposerplatine 808, das BGA 814, den Flex-Schaltkreis 804, das BGA 816 und die Verkabelung in Routinglage L2 der mehrlagigen Platine 812 zum Anschluss 104 geführt.
-
9 illustriert eine beispielhafte Schaltkreisbaugruppe 900, die eine obere flexible doppelaxiale Befestigung 902, nach einer Ausführungsform der Offenbarung aufweist. Die obere flexible doppelaxiale Befestigung 902 enthält einen Flex-Schaltkreis 904, einen axialen Anschluss 906, ein doppelaxiales Kabel 908, einen axialen Port 910 und einen Flex-Schaltkreis 912. Die axialen Ports 906 und 910 können Anschlüsse sein, die sich mit passenden Anschlüssen des doppelaxialen Kabels 908 verbinden. In der illustrierten Ausführungsform ist der Flex-Schaltkreis 904 mit einer mehrlagigen Platine 914 über ein Ballgitterarray 916 gekoppelt und der axiale Port 906 ist mit dem Flex-Schaltkreis 904 gekoppelt. Ebenso ist der Flex-Schaltkreis 912 mit der mehrlagigen Platine 914 über ein Ballgitterarray 918 gekoppelt und der axiale Port 910 ist mit dem Flex-Schaltkreis 912 gekoppelt.
-
In der Schaltkreisbaugruppe 900 ist ein Hochgeschwindigkeitsdatenkanal von einem IC 102 durch das BGA 112 zu Durchkontaktierungen 920 in der mehrlagigen Platine 914, eine Routinglage 922 (Lage Lla der Platine 914), Durchkontaktierungen 924, das BGA 916, die flexible doppelaxiale Befestigung 902, das BGA 918 und eine Lage L2 der Platine 914 zu einem Anschluss 104 geführt.
-
10 illustriert eine beispielhafte Schaltkreisbaugruppe 1000, die eine flexible doppelaxiale Baugruppe des oberen Pakets 1002, nach einer Ausführungsform der Offenbarung aufweist. Die flexible doppelaxiale Baugruppe des oberen Pakets 1002 enthält ein doppelaxiales Kabel 1004, das zwischen einem Paar axialer Ports 1006 und 1008 gekoppelt ist, die jeweils an Flexschaltkreisen 1010 und 1012 montiert sind. Die flexible doppelaxiale Baugruppe des oberen Pakets 1002 ist an ihrem linken Ende mit der Oberseite des Chipträgerabschnitts des BGA 112 durch ein Ballgitterarray 1014 des Flex-Schaltkreises 1010 gekoppelt. Dabei ist die flexible doppelaxiale Baugruppe des oberen Pakets 1002 an ihrem rechten Ende über ein Ballgitterarray 1016 gekoppelt, das Pads enthält, die auf eine mehrlagige Platine 1018 strukturiert sind, die mit einer Lage L2 der Platine gekoppelt ist.
-
In Schaltkreisbaugruppe 1000 wird der Hochgeschwindigkeitsdatenkanal von dem IC 102 durch das Substrat des BGA 112 an das BGA 1014, den Flex-Schaltkreis 1010, den axialen Port 1006, das doppelaxiale Kabel 1004, den axialen Port 1008, den Flex-Schaltkreis 1012, das BGA 1016, die Lage L2 der Platine 1020 und dann zum Anschluss 104 geführt.
-
11 illustriert eine beispielhafte Schaltkreisbaugruppe 1100, die eine untere flexible doppelaxiale Befestigung 1102 nach einer Ausführungsform der Offenbarung aufweist. Die flexible doppelaxiale Befestigung 1102 enthält ein doppelaxiales Kabel 1104, das zwischen einem Paar axialer Ports 1106 und 1108 gekoppelt ist, die wiederum an Flexschaltkreisen 1110 und 1112 montiert sind. Der Flex-Schaltkreis 1110 ist mittels eines BGA 1114 an der unteren Lage einer mehrlagigen Platine 1118 montiert, durch die Durchkontaktierungen 1120 und 1122 geformt sind. Wie zuvor ist der IC 102 an einer oberen Lage der mehrlagigen Platine 1118 unter Verwendung eines Ballgitterarrays 112 montiert. Dabei ist an dem gegenüberliegenden Ende der flexiblen doppelaxialen Befestigung 1102 der Flex-Schaltkreis 1112 an der unteren Lage der mehrlagigen Platine 1118 mittels des BGA 1124 montiert, die elektrisch mit Durchkontaktierungen 1122 verbunden sind, die wiederum elektrisch mit Lage L2 verbunden sind, mit der Anschluss 104 gekoppelt ist.
-
In Schaltkreisbaugruppe 1100 wird der Hochgeschwindigkeitsdatenkanal von dem IC 102 durch das BGA 112 zu den Durchkontaktierungen 1120, dem BGA 1114, den Flex-Schaltkreis 1110, dem axialen Port 1106, dem doppelaxialen Kabel 1104, dem axialen Port 1108, dem Flex-Schaltkreis 1112, dem BGA 1118, den Durchkontaktierungen 1122, der Lage L2 und dann zum Anschluss 104 geführt.
-
Für 2 und 7 bis 11 versteht es sich, dass die Elemente 202, 702, 802, 902, 1002 und 1102 ein Routing für separate Leiter enthalten können, um Senden und Empfangen für einen Hochgeschwindigkeitsdatenkanal (z. B. Ethernet) zu ermöglichen. Weiterhin können die Elemente 202, 702, 802, 902, 1002 und 1102 ein Routing für mehrere Hochgeschwindigkeitsdatenkanäle oder einen Hochgeschwindigkeitsdatenkanal mit mehreren Spuren enthalten. Ebenso können die Platinen 204, 704, 812, 914, 1018 und 1118 konfiguriert sein, ein Sende- und ein Empfangssignal für den Hochgeschwindigkeitsdatenkanal zu tragen, sodass mehr als ein Satz Durchkontaktierungen und/oder Kupferlage(n) in einer Platine geführt werden kann, um die Sende- und Empfangssignale für einen Hochgeschwindigkeitsdatenkanal zu ermöglichen oder mehrere Hochgeschwindigkeitsdatenkanäle oder einen mehrspurigen Datenkanal zu ermöglichen. 2 und 7 bis 11 zeigen Beispiele, wo ein oder mehrere Hochgeschwindigkeitsdatenkanäle vom IC 102 durch einen Flex-Schaltkreis und/oder ein axiales Kabel zum Anschluss 104 geführt werden, statt die Hochgeschwindigkeitsdaten vollständig (oder die große Mehrheit davon) durch die Platine zum Anschluss 104 zu führen. Wie die Kurven in den 3 bis 6 zeigen, können bessere Signalisierungseigenschaften erreicht werden, wenn diese Ausführungsformen eingesetzt werden, statt sich auf kostengünstiges Platinenrouting zu verlassen. Dabei unterstützen die verschiedenen Ausführungsformen, die hierin beschrieben sind, Übertragungsqualitätsebenen, die geltende Standards erfüllen, während sie weniger teuer sind als die Verwendung der optimierten Lagenkonstruktion, die für teures Platinenrouting benötigt wird.
-
12 zeigt eine Querschnittsansicht eines keramischen Ballgitterarrays (CBGA) 1200. In einigen Ausführungsformen umfassen der IC 102 und das BGA 112 ein CBGA-Paket, das eine Struktur aufweist, die der ähnelt, die in 12 dargestellt ist. In anderen Ausführungsformen können andere Arten von BGAs für die verschiedenen BGAs verwendet werden, die in den Figuren hierin illustriert und oben beschrieben sind. Diese enthalten, sind jedoch nicht beschränkt auf Kunststoffballgitterarrays und Flip-Chip-Tape-Ballgitterarrays. Allgemein sind die „Ball“-Strukturen der verschiedenen Arten der BGAs ähnlich wie die in 12 dargestellte.
-
In weiteren Details enthält das CBGA 1200 ein Die 1202, das den IC umfasst, der an einem mehrlagigen Keramiksubstrat 1204 mittels einer Flip-Chip-Befestigung 1206 montiert ist. Mehrere Lötkugeln 1208 sind in einem Gittermuster von eutektischem Lot 1210 an der Unterseite des mehrlagigen Keramiksubstrats 1204 gekoppelt. Wie weiter gezeigt, kann ein CBGA-Paket ferner eine Abdeckung 1212, Wärmeleitpaste 1214 und Unterfüllung 1216 enthalten.
-
13 zeigt ein Beispiel von Verbindungen zwischen BGA-Pads und Durchkontaktierungen. Wie oben besprochen, sind die BGA-Pads (dargestellt als BGA-PAD) in einer Struktur auf einer Außenlage auf einer Platine angeordnet (nicht dargestellt). Die Durchkontaktierungen 1300 sind in einer ähnlichen Struktur angeordnet, die von der BGA-Struktur versetzt ist. Neben dem Vorliegen einer 1:1-Entsprechung zwischen den BGA-Pads und den Durchkontaktierungen, wie in dem linken Abschnitt von 13 gezeigt, können Durchkontaktierungen mit mehreren BGA-Pads geteilt werden, wie in dem rechten Abschnitt von 13 gezeigt, wo SG eine geteilte Erdung, SV eine geteilte Durchkontaktierung, und SP geteilte Leistung bedeutet. In einer Ausführungsform können Trennkondensatoren (DC) verwendet werden, um die Koppelung zwischen nebeneinanderliegenden Signalen zu verringern.
-
Weitere Aspekte des hierin beschrieben Gegenstands sind in den folgenden nummerierten Klauseln dargelegt:
- 1. Schaltkreisbaugruppe, umfassend:
- eine mehrlagige Platine (PCB);
- einen integrierten Schaltkreis (IC), der mit der Platine gekoppelt ist;
- einen Hochgeschwindigkeitsdatenanschluss, der mit der Platine gekoppelt ist, wobei der Hochgeschwindigkeitsdatenanschluss in einem Abstand von mehr als 3 Inch von dem integrierten Schaltkreis (IC) angeordnet ist; und
- einen Signalweg, der zwischen dem Hochgeschwindigkeitsdatenanschluss und dem integrierten Schaltkreis gekoppelt ist, wobei der Signalweg einen Hochgeschwindigkeitsdatenkanal von dem integrierten Schaltkreis zu dem Hochgeschwindigkeitsdatenanschluss bereitstellt, der eine Bandbreite von mindestens 25 Gigabit pro Sekunde (Gb/s) aufweist, wobei ein Abschnitt des Signalwegs einen flexiblen (flex) Schaltkreis oder ein axiales Kabel enthält, das eine Länge von mindestens 3 Inch aufweist.
- 2. Schaltkreisbaugruppe nach Klausel 1, wobei der Hochgeschwindigkeitsdatenanschluss mindestens 10 Inch von dem IC entfernt angeordnet ist.
- 3. Schaltkreisbaugruppe nach Klausel 1 oder 2, wobei der Hochgeschwindigkeitsdatenkanal eine Bandbreite von mindestens 50 Gb/s aufweist.
- 4. Schaltkreisbaugruppe nach Klausel 1 oder 2, wobei der Hochgeschwindigkeitsdatenkanal eine mehrspurige Verbindung einsetzt, die eine Bandbreite von mindestens 100 Gigabit pro Sekunde aufweist.
- 5. Schaltkreisbaugruppe nach einer der vorhergehenden Klauseln, wobei der Hochgeschwindigkeitsdatenanschluss einen Steckanschluss mit kleinem Formfaktor (SFP) umfasst.
- 6. Schaltkreisbaugruppe nach einer der vorhergehenden Klauseln, wobei die Hochgeschwindigkeitsdatenkanäle der Sendersignalvorgabe entsprechen, die durch IEEE Std. 802.3 Klausel 110 (25GBASE-CR) definiert ist.
- 7. Schaltkreisbaugruppe nach einer der vorhergehenden Klauseln, wobei die mehrlagige Platine einen ersten Satz Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der Platine angeordnet sind, einen zweiten Satz BGA-Pads, die an einer zweiten Seite der Platine angeordnet sind, einen dritten Satz BGA-Pads, die an der zweiten Seite der Platine mindestens 3 Inch von dem zweiten Satz BGA-Pads entfernt angeordnet sind, und eine Routinglage, die mehrere Schaltkreiswege aufweist, die auf der ersten Seite der mehrlagigen Platine geformt sind, wobei ein Teil des ersten Satzes der BGA-Pads elektronisch durch erste mehrere Durchkontaktierungen, die durch die mehrlagige Platine führen, mit dem zweiten Satz BGA-Pads gekoppelt ist, und wobei der dritte Satz BGA-Pads durch zweite mehrere Durchkontaktierungen, die durch die mehrlagige Platine führen, mit ersten Enden der Schaltkreiswege in der Routinglage gekoppelt ist, und zweite Enden der Schaltkreiswege in der Routinglage mit einem Hochgeschwindigkeitsdatenanschluss gekoppelt sind, der an der ersten Seite der mehrlagigen Platine montiert ist;
wobei der IC über ein erstes BGA, das den integrierten Schaltkreis mit der ersten Seite der mehrlagigen Platine über den ersten Satz BGA-Pads koppelt, an der mehrlagigen Platine montiert ist,
wobei die Schaltkreisbaugruppe ferner einen BGA-Flex-Schaltkreis umfasst, der zweite und dritte BGAs aufweist, die an gegenüberliegenden Enden angeordnet sind, wobei das zweite BGA über den zweiten Satz BGA-Pads an der zweiten Seite der mehrlagigen Platine montiert ist, das dritte BGA über den dritten Satz BGA-Pads an der zweiten Seite der mehrlagigen Platine montiert ist.
- 8. Schaltkreisbaugruppe nach einer der Klauseln 1 bis 6, wobei die mehrlagige Platine einen ersten Satz Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der Platine angeordnet sind, einen zweiten Satz BGA-Pads, die an der ersten Seite der Platine angeordnet sind, und einen dritten Satz BGA-Pads, die an der ersten Seite der Platine mindestens 3 Inch von dem zweiten Satz BGA-Pads entfernt angeordnet sind, und eine erste Routinglage, die mehrere Schaltkreiswege aufweist, die auf einer zweiten Seite der mehrlagigen Platine geformt sind, wobei die mehrlagige Platine ferner erste und zweite Sätze Durchkontaktierungen aufweist, die von der ersten Seite auf die zweite Seite durchgehen, wobei Durchkontaktierungen unter den ersten und zweiten Sätzen der Durchkontaktierungen elektrisch über Schaltkreiswege in der zweiten Routinglage gekoppelt sind, wobei ein Teil des ersten Satzes BGA-Pads elektronisch mit dem ersten Satz Durchkontaktierungen verbunden ist, und wobei der dritte Satz BGA-Pads mit Schaltkreiswegen in der Routinglage mit einem Hochgeschwindigkeitsdatenanschluss verbunden ist, der an der ersten Seite der mehrlagigen Platine montiert ist; und
wobei der IC über ein erstes BGA, das den integrierten Schaltkreis mit der ersten Seite der mehrlagigen Platine über den ersten Satz BGA-Pads koppelt, an der mehrlagigen Platine montiert ist,
wobei die Schaltkreisbaugruppe ferner einen BGA-Flex-Schaltkreis umfasst, der zweite und dritte BGAs aufweist, die an gegenüberliegenden Enden angeordnet sind, wobei das zweite BGA über den zweiten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist, und das dritte BGAs über den dritten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist.
- 9. Schaltkreisbaugruppe nach einer der Klauseln 1 bis 6, wobei die mehrlagige Platine erste und zweite Sätze Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der mehrlagigen Platine angeordnet sind, und eine Routinglage, die mehrere Schaltkreiswege aufweist, die an der ersten Seite der mehrlagigen Platine geformt sind, die an ersten Enden mit BGA-Pads in dem zweiten Satz BGA-Pads verbunden sind;
wobei der Hochgeschwindigkeitsdatenanschluss an der ersten Seite der mehrlagigen Platine montiert und mit zweiten Enden der mehreren Schaltkreiswege in der Routinglage gekoppelt ist; und
wobei der IC an einem BGA/Chipträger montiert oder darin integriert ist, der ein erstes BGA enthält, das an einer Chipträger/Interposerplatine montiert ist, die ein Substrat umfasst, das zwischen dem ersten BGA und einem zweiten BGA eingesetzt ist, das an der mehrlagigen Platine über den ersten Satz BGA-Pads montiert ist, wobei die Chipträger/Interposerplatine einen dritten Satz BGA-Pads enthält, mit dem das erste BGA gekoppelt ist, und einen vierten Satz BGA-Pads,
wobei die Schaltkreisbaugruppe ferner einen BGA-Flex-Schaltkreis umfasst, der dritte und vierte BGAs aufweist, die an gegenüberliegenden Enden angeordnet sind, wobei das dritte BGA an der Chipträger/Interposerplatine über den vierten Satz BGA-Pads montiert ist, und das vierte BGA über den zweiten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist.
- 10. Schaltkreisbaugruppe nach einer der Klauseln 1 bis 6, wobei die mehrlagige Platine einen ersten Satz Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der Platine angeordnet sind, einen zweiten Satz BGA-Pads, die an der ersten Seite der Platine angeordnet sind, und einen dritten Satz BGA-Pads, die an der ersten Seite der Platine mindestens 3 Inch von dem zweiten Satz BGA-Pads entfernt angeordnet sind, und eine erste Routinglage, die mehrere Schaltkreiswege aufweist, die auf einer zweiten Seite der mehrlagigen Platine geformt sind, wobei die mehrlagige Platine ferner erste und zweite Sätze Durchkontaktierungen aufweist, die von der ersten Seite auf die zweite Seite durchgehen, wobei Durchkontaktierungen unter den ersten und zweiten Sätzen der Durchkontaktierungen elektrisch über Schaltkreiswege in der zweiten Routinglage verbunden sind, wobei ein Teil des ersten Satzes BGA-Pads elektronisch mit dem ersten Satz Durchkontaktierungen gekoppelt ist, und wobei der dritte Satz BGA-Pads mit den Schaltkreiswegen in der Routinglage mit einem Hochgeschwindigkeitsdatenanschluss gekoppelt ist, der an der ersten Seite der mehrlagigen Platine montiert ist; und
wobei der IC über ein erstes BGA an der mehrlagigen Platine montiert ist, das den integrierten Schaltkreis mit der ersten Seite der mehrlagigen Platine über den ersten Satz BGA-Pads koppelt,
wobei die Schaltkreisbaugruppe ferner eine obere flexible doppelaxiale Befestigung umfasst, die ein doppelaxiales Kabel enthält, das an einem ersten Ende mit einem ersten axialen Port gekoppelt ist und an einem zweiten Ende mit einem zweiten axialen Port gekoppelt ist, wobei der erste axiale Port operativ mit einem zweiten BGA gekoppelt ist, der über den zweiten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist, und der zweite axiale Port operativ mit einem dritten BGA gekoppelt ist, das über den dritten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist.
- 11. Schaltkreisbaugruppe nach Klausel 10, wobei der erste axiale Port operativ durch einen ersten Flex-Schaltkreis mit dem zweiten BGA gekoppelt ist, und wobei der zweite axiale Port operativ durch einen zweiten Flex-Schaltkreis mit dem dritten BGA gekoppelt ist.
- 12. Schaltkreisbaugruppe nach einer der Klauseln 1 bis 6, wobei die mehrlagige Platine erste und zweite Sätze Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der mehrlagigen Platine angeordnet sind, und eine Routinglage, die mehrere Schaltkreiswege aufweist, die an der ersten Seite der mehrlagigen Platine geformt sind, die an ersten Enden mit BGA-Pads in dem zweiten Satz BGA-Pads verbunden sind;
wobei der Hochgeschwindigkeitsdatenanschluss an der ersten Seite der mehrlagigen Platine montiert und mit zweiten Enden der mehreren Schaltkreiswege in der Routinglage gekoppelt ist; und
wobei der IC an einem ersten BGA montiert ist, das an der mehrlagigen Platine über den ersten Satz BGA-Pads montiert ist, wobei das erste BGA ein Substrat enthält, das einen dritten Satz BGA-Pads aufweist, die auf eine obere Fläche davon strukturiert sind,
wobei die Schaltkreisbaugruppe ferner eine obere flexible doppelaxiale Befestigung umfasst, die ein doppelaxiales Kabel enthält, das an einem ersten Ende mit einem ersten axialen Port gekoppelt ist und an einem zweiten Ende mit einem zweiten axialen Port gekoppelt ist, wobei der erste axiale Port operativ mit einem zweiten BGA gekoppelt ist, der über den dritten Satz BGA-Pads an dem BGA-Substrat montiert ist, und der zweite axiale Port operativ mit einem dritten BGA gekoppelt ist, das über den zweiten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist.
- 13. Schaltkreisbaugruppe nach Klausel 12, wobei der erste axiale Port operativ durch einen ersten Flex-Schaltkreis mit dem zweiten BGA gekoppelt ist, und wobei der zweite axiale Port operativ durch einen zweiten Flex-Schaltkreis mit dem dritten BGA gekoppelt ist.
- 14. Schaltkreisbaugruppe nach einer der Klauseln 1 bis 6, wobei die mehrlagige Platine einen ersten Satz Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der Platine angeordnet sind, einen zweiten Satz BGA-Pads, die an einer zweiten Seite der Platine angeordnet sind, einen dritten Satz BGA-Pads, die an der zweiten Seite der Platine mindestens 3 Inch von dem zweiten Satz BGA-Pads entfernt angeordnet sind, und eine Routinglage, die mehrere Schaltkreiswege aufweist, die auf der ersten Seite der mehrlagigen Platine geformt sind, wobei ein Teil des ersten Satzes der BGA-Pads elektronisch durch erste mehrere Durchkontaktierungen, die durch die mehrlagige Platine führen, mit dem zweiten Satz BGA-Pads gekoppelt ist, und wobei der dritte Satz BGA-Pads durch zweite mehrere Durchkontaktierungen, die durch die mehrlagige Platine führen, mit ersten Enden der Schaltkreiswege in der Routinglage gekoppelt ist, und zweite Enden der Schaltkreiswege in der Routinglage mit einem Hochgeschwindigkeitsdatenanschluss gekoppelt sind, der an der ersten Seite der mehrlagigen Platine montiert ist;
wobei der IC über ein erstes BGA, das den integrierten Schaltkreis mit der ersten Seite der mehrlagigen Platine über den ersten Satz BGA-Pads koppelt, an der mehrlagigen Platine montiert ist,
wobei die Schaltkreisbaugruppe ferner eine untere flexible doppelaxiale Befestigung umfasst, die ein doppelaxiales Kabel enthält, das an einem ersten Ende mit einem ersten axialen Port gekoppelt ist und an einem zweiten Ende mit einem zweiten axialen Port gekoppelt ist, wobei der erste axiale Port operativ mit einem zweiten BGA gekoppelt ist, das über den zweiten Satz BGA-Pads an der zweiten Seite der mehrlagigen Platine montiert ist, und der zweite axiale Port operativ mit einem dritten BGA gekoppelt ist, das über den dritten Satz BGA-Pads an der zweiten Seite der mehrlagigen Platine montiert ist.
- 15. Schaltkreisbaugruppe nach Klausel 15, wobei der erste axiale Port operativ durch einen ersten Flex-Schaltkreis gekoppelt ist mit dem zweiten BGA, und wobei der zweite axiale Port operativ durch einen zweiten Flex-Schaltkreis mit dem dritten BGA gekoppelt ist.
- 16. Verfahren zum Führen von Signalen für einen Hochgeschwindigkeitsdatenkanal zwischen einem integrierten Schaltkreis (IC), der an einer mehrlagigen Platine (PCB) montiert ist, und einem Hochgeschwindigkeitsdatenanschluss, der an der mehrlagigen Platine montiert ist, das Verfahren umfassend:
- Führen der Signale von dem IC an den Hochgeschwindigkeitsdatenanschluss durch einen Signalweg, der eine Bandbreite von mindestens 25 Gigabit pro Sekunde (Gb/s) unterstützt, wobei ein Abschnitt des Signalwegs einen flexiblen (flex) Schaltkreis oder ein axiales Kabel enthält, das eine Länge von mindestens 3 Inch aufweist.
- 17. Verfahren nach Klausel 16, wobei die mehrlagige Platine einen ersten Satz Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der Platine angeordnet sind, einen zweiten Satz BGA-Pads, die an einer zweiten Seite der Platine angeordnet sind, einen dritten Satz BGA-Pads, die an der zweiten Seite der Platine mindestens 3 Inch von dem zweiten Satz BGA-Pads entfernt angeordnet sind, und eine Routinglage, die mehrere Schaltkreiswege aufweist, die auf der ersten Seite der mehrlagigen Platine geformt sind, wobei ein Teil des ersten Satzes der BGA-Pads elektronisch durch erste mehrere Durchkontaktierungen, die durch die mehrlagige Platine führen, mit dem zweiten Satz BGA-Pads gekoppelt ist, und wobei der dritte Satz BGA-Pads durch zweite mehrere Durchkontaktierungen, die durch die mehrlagige Platine führen, mit ersten Enden der Schaltkreiswege in der Routinglage gekoppelt ist, und zweite Enden der Schaltkreiswege in der Routinglage mit einem Hochgeschwindigkeitsdatenanschluss gekoppelt sind, der an der ersten Seite der mehrlagigen Platine montiert ist,
wobei der IC über ein erstes BGA, das den integrierten Schaltkreis mit der ersten Seite der mehrlagigen Platine über den ersten Satz BGA-Pads koppelt, an der mehrlagigen Platine montiert ist,
wobei die Schaltkreisbaugruppe ferner einen BGA-Flex-Schaltkreis umfasst, der zweite und dritte BGAs aufweist, die an gegenüberliegenden Enden angeordnet sind, wobei das zweite BGA über den zweiten Satz BGA-Pads an der zweiten Seite der mehrlagigen Platine montiert ist, das dritte BGA über den dritten Satz BGA-Pads an der zweiten Seite der mehrlagigen Platine montiert ist,
wobei der Hochgeschwindigkeitsdatenkanal von dem IC durch das erste BGA, durch Durchkontaktierungen in dem ersten Satz Durchkontaktierungen, durch das zweite BGA, durch den Flex-Schaltkreis, durch das dritte BGA, durch Durchkontaktierungen in dem zweiten Satz Durchkontaktierungen und durch die Routinglage an den Hochgeschwindigkeitsdatenanschluss 104 geführt werden.
- 18. Verfahren nach Klausel 16, wobei die mehrlagige Platine einen ersten Satz Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der Platine angeordnet sind, einen zweiten Satz BGA-Pads, die an der ersten Seite der Platine angeordnet sind, und einen dritten Satz BGA-Pads, die an der ersten Seite der Platine mindestens 3 Inch von dem zweiten BGA-Pads entfernt angeordnet sind, wobei die erste Routinglage mehrere Schaltkreiswege aufweist, die auf einer zweiten Seite der mehrlagigen Platine geformt sind, die mehrlagige Platine ferner erste und zweite Sätze Durchkontaktierungen aufweist, dir von der ersten Seite auf die zweite Seite durchgehen, wobei Durchkontaktierungen unter den ersten und zweiten Sätzen der Durchkontaktierungen über Schaltkreiswege in der zweiten Routinglage elektrisch verbunden sind, wobei ein Teil des ersten Satzes BGA-Pads elektronisch mit dem ersten Satz Durchkontaktierungen gekoppelt ist, und wobei der dritte Satz BGA-Pads mit Schaltkreiswegen in der Routinglage mit einem Hochgeschwindigkeitsdatenanschluss gekoppelt ist, der an der ersten Seite der mehrlagigen Platine montiert ist, und
wobei der IC über ein erstes BGA, das den integrierten Schaltkreis mit der ersten Seite der mehrlagigen Platine über den ersten Satz BGA-Pads koppelt, an der mehrlagigen Platine montiert ist,
wobei die Schaltkreisbaugruppe ferner einen BGA-Flex-Schaltkreis umfasst, der zweite und dritte BGAs aufweist, die an gegenüberliegenden Enden angeordnet sind, wobei das zweite BGA über den zweiten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist, und das dritte BGA über den dritten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist,
wobei der Hochgeschwindigkeitsdatenkanal von dem IC durch das erste BGA, durch Durchkontaktierungen in dem ersten Satz Durchkontaktierungen, durch Verkabelung in der zweiten Routinglage, durch Durchkontaktierungen in dem zweiten Satz Durchkontaktierungen, durch den BGA-Flex-Schaltkreis, durch die erste Routinglage zu dem Hochgeschwindigkeitsdatenanschluss geführt wird.
- 19. Verfahren nach Klausel 16, wobei die mehrlagige Platine erste und zweite Sätze Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der mehrlagigen Platine angeordnet sind, und eine Routinglage, die mehrere Schaltkreiswege aufweist, die auf der ersten Seite der mehrlagigen Platine geformt sind, die an ersten Enden mit BGA-Pads in dem zweiten Satz BGA-Pads verbunden sind;
wobei der Hochgeschwindigkeitsdatenanschluss an der ersten Seite der mehrlagigen Platine montiert und mit zweiten Enden der mehreren Schaltkreiswege in der Routinglage gekoppelt ist; und
wobei der IC an einem BGA/Chipträger montiert oder darin integriert ist, der ein erstes BGA enthält, das an einer Chipträger/Interposerplatine montiert ist, die ein Substrat umfasst, das zwischen dem ersten BGA und einem zweiten BGA eingesetzt ist, das an der mehrlagigen Platine über den ersten Satz BGA-Pads montiert ist, wobei die Chipträger/Interposerplatine einen dritten Satz BGA-Pads enthält, mit dem das erste BGA gekoppelt ist, und einen vierten Satz BGA-Pads,
wobei die Schaltkreisbaugruppe ferner einen BGA-Flex-Schaltkreis umfasst, der dritte und vierte BGAs aufweist, die an gegenüberliegenden Enden angeordnet sind, wobei das dritte BGA an der Chipträger/Interposerplatine über den vierten Satz BGA-Pads verbunden ist und das vierte BGA an der ersten Seite der mehrlagigen Platine über den zweiten Satz BGA-Pads verbunden ist,
wobei der Hochgeschwindigkeitsdatenkanal von dem IC durch das erste BGA, die Chipträger/Interposerplatine, das zweite BGA, durch den Flex-Schaltkreis, durch das dritte BGA, durch die Routinglage zu dem Hochgeschwindigkeitsdatenanschluss geführt wird.
- 20. Verfahren nach Klausel 16, wobei die mehrlagige Platine einen ersten Satz Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der Platine angeordnet sind, einen zweiten Satz BGA-Pads, die an der ersten Seite der Platine angeordnet sind, und einen dritten Satz BGA-Pads, die an der ersten Seite der Platine mindestens 3 Inch von dem zweiten Satz BGA-Pads entfernt angeordnet sind, und eine erste Routinglage, die mehrere Schaltkreiswege aufweist, die auf einer zweiten Seite der mehrlagigen Platine geformt sind, wobei die mehrlagige Platine ferner erste und zweite Sätze Durchkontaktierungen aufweist, die von der ersten Seite auf die zweite Seite durchgehen, wobei Durchkontaktierungen unter den ersten und zweiten Sätzen der Durchkontaktierungen elektrisch über Schaltkreiswege in der zweiten Routinglage verbunden sind, wobei ein Teil des ersten Satzes BGA-Pads elektronisch mit dem ersten Satz Durchkontaktierungen gekoppelt ist, und wobei der dritte Satz BGA-Pads mit den Schaltkreiswegen in der Routinglage mit einem Hochgeschwindigkeitsdatenanschluss gekoppelt ist, der an der ersten Seite der mehrlagigen Platine montiert ist; und
wobei der IC über ein erstes BGA, das den integrierten Schaltkreis mit der ersten Seite der mehrlagigen Platine über den ersten Satz BGA-Pads koppelt, an der mehrlagigen Platine montiert ist,
wobei die Schaltkreisbaugruppe ferner eine obere flexible doppelaxiale Befestigung umfasst, die ein doppelaxiales Kabel enthält, das an einem ersten Ende mit einem ersten axialen Port gekoppelt ist und an einem zweiten Ende mit einem zweiten axialen Port gekoppelt ist, wobei der erste axiale Port operativ mit einem zweiten BGA verbunden ist, das über den zweiten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist, und der zweite axiale Port operativ mit einem dritten BGA gekoppelt ist, das über den dritten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist,
wobei der Hochgeschwindigkeitsdatenkanal von dem IC durch das erste BGA, durch Durchkontaktierungen in dem ersten Satz Durchkontaktierungen, durch die zweite Routinglage, durch Durchkontaktierungen in dem zweiten Satz Durchkontaktierungen, durch die obere flexible doppelaxiale Befestigung an der Routinglage zu dem Hochgeschwindigkeitsdatenanschluss geführt wird.
- 21. Verfahren nach Klausel 16, wobei die mehrlagige Platine erste und zweite Sätze Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der mehrlagigen Platine angeordnet sind, und eine Routinglage, die mehrere Schaltkreiswege aufweist, die auf der ersten Seite der mehrlagigen Platine geformt sind, die an ersten Enden mit BGA-Pads in dem zweiten Satz BGA-Pads verbunden sind;
wobei der Hochgeschwindigkeitsdatenanschluss an der ersten Seite der mehrlagigen Platine montiert und mit zweiten Enden der mehreren Schaltkreiswege in der Routinglage gekoppelt ist; und
wobei der IC an einem ersten BGA montiert ist, das an der mehrlagigen Platine über den ersten Satz BGA-Pads montiert ist, wobei das erste BGA ein Substrat enthält, das einen dritten Satz BGA-Pads aufweist, die auf eine obere Fläche davon strukturiert sind,
wobei die Schaltkreisbaugruppe ferner eine obere flexible doppelaxiale Befestigung umfasst, die ein doppelaxiales Kabel enthält, das an einem ersten Ende mit einem ersten axialen Port gekoppelt ist und an einem zweiten Ende mit einem zweiten axialen Port gekoppelt ist, wobei der erste axiale Port operativ mit einem zweiten BGA gekoppelt ist, das über den dritten Satz BGA-Pads an dem BGA-Substrat montiert ist, und der zweite axiale Port operativ mit einem dritten BGA gekoppelt ist, das über den zweiten Satz BGA-Pads an der ersten Seite der mehrlagigen Platine montiert ist,
wobei der Hochgeschwindigkeitsdatenkanal von dem IC durch das erste BGA, durch die obere flexible doppelaxiale Befestigung, durch die Routinglage zu dem Hochgeschwindigkeitsdatenanschluss geführt wird.
- 22. Verfahren nach Klausel 16, wobei die mehrlagige Platine einen ersten Satz Ballgitterarray(BGA)-Pads umfasst, die an einer ersten Seite der Platine angeordnet sind, einen zweiten Satz BGA-Pads, die an einer zweiten Seite der Platine angeordnet sind, einen dritten Satz BGA-Pads, die an der zweiten Seite der Platine mindestens 3 Inch von dem zweiten Satz BGA-Pads entfernt angeordnet sind, und eine Routinglage, die mehrere Schaltkreiswege aufweist, die auf der ersten Seite der mehrlagigen Platine geformt sind, wobei ein Teil des ersten Satzes der BGA-Pads elektronisch durch erste mehrere Durchkontaktierungen, die durch die mehrlagige Platine führen, mit dem zweiten Satz BGA-Pads gekoppelt ist, und wobei der dritte Satz BGA-Pads durch zweite mehrere Durchkontaktierungen, die durch die mehrlagige Platine führen, mit ersten Enden der Schaltkreiswege in der Routinglage gekoppelt ist, und zweite Enden der Schaltkreiswege in der Routinglage mit einem Hochgeschwindigkeitsdatenanschluss gekoppelt sind, der an der ersten Seite der mehrlagigen Platine montiert ist;
wobei der IC über ein erstes BGA, das den integrierten Schaltkreis mit der ersten Seite der mehrlagigen Platine über den ersten Satz BGA-Pads koppelt, an der mehrlagigen Platine montiert ist,
wobei die Schaltkreisbaugruppe ferner eine untere flexible doppelaxiale Befestigung umfasst, die ein doppelaxiales Kabel enthält, das an einem ersten Ende mit einem ersten axialen Port gekoppelt ist und an einem zweiten Ende mit einem zweiten axialen Port gekoppelt ist, wobei der erste axiale Port operativ mit einem zweiten BGA gekoppelt ist, das über den zweiten Satz BGA-Pads an der zweiten Seite der mehrlagigen Platine montiert ist, und der zweite axiale Port operativ mit einem dritten BGA gekoppelt ist, das über den dritten Satz BGA-Pads an der zweiten Seite der mehrlagigen Platine montiert ist, wobei der Hochgeschwindigkeitsdatenkanal von dem IC durch das erste BGA, durch Durchkontaktierungen in dem ersten Satz Durchkontaktierungen, durch die untere flexible doppelaxiale Befestigung, durch Durchkontaktierungen in dem zweiten Satz Durchkontaktierungen, durch die Routinglage zu dem Hochgeschwindigkeitsdatenanschluss geführt wird.
- 23. Verfahren nach einer der Klauseln 16 bis 22, wobei der Hochgeschwindigkeitsdatenanschluss mindestens 10 Inch von dem IC entfernt angeordnet ist.
- 24. Verfahren nach einer der Klauseln 16 bis 23, wobei der Hochgeschwindigkeitsdatenkanal eine Bandbreite von mindestens 50 Gb/s aufweist.
- 25. Verfahren nach einer der Klauseln 16 bis 23, wobei die Hochgeschwindigkeitsdatenkanäle der Sendersignalvorgabe entsprechen, die durch IEEE Std. 802.3 Klausel 110 (25GBASE-CR) vorgegeben ist.
- 26. Schaltkreisbaugruppe nach einer der Klauseln 1 bis 15, wobei die mehrlagige Platine eine Serverplatine umfasst.
- 27. Schaltkreisbaugruppe nach einer der Klauseln 1 bis 15 und 26, wobei der IC einen Prozessor mit einem integrierten Hochgeschwindigkeitstransceiver umfasst.
- 28. Schaltkreisbaugruppe nach einer der Klauseln 1 bis 15 und 26, wobei der IC einen Hochgeschwindigkeitskommunikationschip mit einem integrierten Hochgeschwindigkeitstransceiver umfasst.
- 29. Schaltkreisbaugruppe nach einer der Klauseln 1 bis 15, 27 und 28, wobei der integrierte Hochgeschwindigkeitstransceiver als eines aus UltraPath Interconnect (UPI), Peripheral Component Interconnect Express (PCIe), Serial AT Attachment (SATA), Serial Attached SCSI (SAS), Universal Serial Bus (USB), Fiber Channel und InfiniBand Hochgeschwindigkeitsdatenschnittstelle konfiguriert ist.
- 30. Verfahren nach einer der Klauseln 16 bis 23, wobei die mehrlagige Platine eine Serverplatine umfasst.
- 31. Verfahren nach einer der Klauseln 16 bis 23 und 30, wobei der IC einen Prozessor mit einem integrierten Hochgeschwindigkeitstransceiver umfasst.
- 32. Verfahren nach einer der Klauseln 16 bis 23 und 30, wobei der IC einen Hochgeschwindigkeitskommunikationschip mit einem integrierten Hochgeschwindigkeitstransceiver umfasst.
- 33. Verfahren nach einer der Klauseln 16 bis 23, 31 und 32, wobei der integrierte Hochgeschwindigkeitstransceiver als eines aus UltraPath Interconnect (UPI), Peripheral Component Interconnect Express (PCIe), Serial AT Attachment (SATA), Serial Attached SCSI (SAS), Universal Serial Bus (USB), Fiber Channel und InfiniBand Hochgeschwindigkeitsdatenschnittstelle konfiguriert ist.
-
Auch wenn einige Ausführungsformen mit Verweis auf bestimmte Umsetzungen beschrieben wurden, sind andere Umsetzungen nach einigen Ausführungsformen möglich. Weiterhin muss die Anordnung und/oder Reihenfolge von Elementen oder anderen Funktionen, die in den Zeichnungen illustriert und/oder hierin beschrieben sind, nicht in der bestimmten Weise angeordnet sein, die illustriert und beschrieben ist. Viele andere Anordnungen sind nach einigen Ausführungsformen möglich.
-
In jedem in einer Figur dargestellten System können die Elemente in einigen Fällen jeweils eine gleiche Referenzziffer oder eine unterschiedliche Referenzziffer aufweisen, um anzuzeigen, dass die dargestellten Elemente unterschiedlich und/oder gleich sein könnten. Ein Element kann jedoch flexibel genug sein, verschiedene Umsetzungen aufzuweisen und mit einigen oder allen des hierin beschriebenen Systeme zu funktionieren. Die verschiedenen dargestellten Elemente, die in den Figuren dargestellt sind, können gleich oder unterschiedlich sein. Welches als ein erstes Element bezeichnet wird und welches als ein zweites Element bezeichnet wird, ist beliebig.
-
In der Beschreibung und den Ansprüchen können die Begriffe „gekoppelt“ und „verbunden“ zusammen mit ihren Ableitungen verwendet werden. Es sollte verstanden werden, dass diese Begriffe nicht als synonym zueinander vorgesehen sind. Stattdessen kann in bestimmten Ausführungsformen „verbunden“ verwendet werden, um anzuzeigen, dass zwei oder mehr Elemente sich in direktem physischem oder elektrischem Kontakt miteinander befinden. „Gekoppelt“ kann bedeuten, dass zwei oder mehr Elemente sich in direktem physischem oder elektrischem Kontakt befinden. „Gekoppelt“ kann jedoch auch bedeuten, dass zwei oder mehrere Elemente nicht in direktem Kontakt miteinander stehen, aber dennoch kooperieren oder zusammenarbeiten.
-
Eine Ausführungsform ist eine Umsetzung oder ein Beispiel der Erfindungen. Ein Verweis in der Beschreibung auf „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ bedeutet, dass eine bestimmte Funktion, Struktur oder Eigenschaft, die in Zusammenhang mit den Ausführungsformen beschrieben ist, in mindestens einigen Ausführungsformen, aber nicht unbedingt in allen Ausführungsformen der Erfindung enthalten ist. Die verschiedenen Vorkommen von „eine Ausführungsform“ oder „einige Ausführungsformen“ beziehen sich nicht notwendigerweise alle auf dieselben Ausführungsformen.
-
Nicht alle Komponenten, Funktionen, Strukturen, Eigenschaften usw., die hierin beschrieben und illustriert sind, müssen in einer bestimmten Ausführungsform oder Ausführungsformen enthalten sein. Wenn die Beschreibung beispielsweise vorgibt, dass eine Komponente, Funktion, Struktur oder Eigenschaft enthalten sein „darf“, „kann“ oder „könnte“, muss diese jeweilige Komponente, Funktion, Struktur oder Eigenschaft nicht enthalten sein. Wenn die Beschreibung oder der Anspruch sich auf „ein“ Element“ bezieht, bedeutet dies nicht, dass das Element nur einmal vorliegt. Wenn die Beschreibung oder Ansprüche sich auf „ein weiteres“ Element bezieht, schließt dies nicht aus, dass mehr als ein weiteres Element vorliegt.
-
Die obige Beschreibung der illustrierten Ausführungsformen der Erfindung, einschließlich der Beschreibung in der Zusammenfassung, soll nicht allumfassend sein oder die Erfindung auf die genauen offenbarten Formen einschränken. Während spezifische Ausführungsformen von und Beispiele für die Erfindung hierin zu illustrativen Zwecken beschrieben sind, sind verschiedene äquivalente Änderungen im Umfang der Erfindung möglich, wie Fachleute auf dem relevanten Gebiet erkennen werden.
-
Diese Änderungen können an der Erfindung im Hinblick auf die obige ausführliche Beschreibung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht ausgelegt werden, als würden sie die Erfindung auf die spezifischen offenbarten Ausführungsformen einschränken, die in der Beschreibung und den Zeichnungen offenbart werden. Stattdessen soll der Umfang der Erfindung gänzlich durch die folgenden Ansprüche bestimmt werden, die nach etablierten Doktrinen der Anspruchsauslegung auszulegen sind.
