DE102020000171B4 - Hexagonal angeordnete verbindungsmuster für ein hochdichtes bauelement-packaging - Google Patents

Hexagonal angeordnete verbindungsmuster für ein hochdichtes bauelement-packaging Download PDF

Info

Publication number
DE102020000171B4
DE102020000171B4 DE102020000171.8A DE102020000171A DE102020000171B4 DE 102020000171 B4 DE102020000171 B4 DE 102020000171B4 DE 102020000171 A DE102020000171 A DE 102020000171A DE 102020000171 B4 DE102020000171 B4 DE 102020000171B4
Authority
DE
Germany
Prior art keywords
elements
pairs
power supply
transmit
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020000171.8A
Other languages
English (en)
Other versions
DE102020000171A1 (de
Inventor
Arun Ramakrishnan
Reza Sharifi
Dharmendra Saraswat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies International Sales Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies International Sales Pte Ltd filed Critical Avago Technologies International Sales Pte Ltd
Publication of DE102020000171A1 publication Critical patent/DE102020000171A1/de
Application granted granted Critical
Publication of DE102020000171B4 publication Critical patent/DE102020000171B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Verbindungsmuster (403, 405) für ein Halbleiter-Package, das Folgendes aufweist:
eine Vielzahl von verbindenden Elementen (400), die in einem hexagonalen Muster angeordnet sind, aufweisend:
eine Vielzahl von Stromversorgungselementen;
eine Vielzahl von Masseelementen;
ein oder mehrere Paare von Sendeelementen; und
ein oder mehrere Paare von Empfangselementen, wobei jedes Paar von Empfangselementen von anderen Paaren von Empfangselementen und von allen von dem einen oder den mehreren Paaren von Sendeelementen durch eines oder mehrere von den Masseelementen, den Stromversorgungselementen oder beiden getrennt ist.

Description

  • Die vorliegende Offenbarung bezieht sich auf ein Halbleiter-Packaging. Die vorliegende Offenbarung bezieht sich auch auf Verbindungsmuster und Kugelgitter-(Ball Grid)- und/oder Pin-Muster für Halbleiter-Packages (Halbleitergehäuse).
  • Die schnellen Fortschritte in der Elektronik, dem Networking und den Kommunikationstechnologien, angetrieben durch die immense Kundennachfrage, haben zu einer weitverbreiteten Einführung von elektronischen Bauelementen bzw. Geräten jeglicher Art geführt. Die Fabrikationsprozesse, die die Bauelementschaltung auf Halbleiter-(integrierten Schaltkreis)-Chips erschaffen, sind in den letzten vier Jahrzehnten durch viele verschiedene Herstellungsprozessknoten hindurchgegangen, und zwar von 6-µm-Prozessen in der Mitte der 1970er Jahre bis zu 7-nm-Prozessen zu dem Zeitpunkt der Erstellung dieser Schrift. Die ständig zunehmende Dichte, Funktionalität und Komplexität der Schaltung haben zu signifikanten Herausforderungen bei dem Halbleiter-Packaging, das die integrierten Schaltkreis-Chips trägt, einschließlich Herausforderungen bei dem mechanischen und elektrischen Verbinden des Halbleiter-Packaging mit einer externen Systemschaltung, geführt.
  • US 2013 / 0 087 918 A1 beschreibt ein System und Verfahren zur Zuweisung von Stromversorgungs- und Erdungsstiften sowie von Single-Ended- oder Differenzsignalpaaren für ein Ball-Grid-Array-Halbleitergehäuse, wobei ein hexagonales Muster verwendet wird.
  • US 2017 / 0 033 054 A1 beschreibt Verbindungsmuster für die Verpackung von Bauelementen. Bei den Verbindungsmustern handelt es sich um Muster für Lötkugelanordnungen oder andere Arten von Verbindungsmechanismen unter einem Halbleitergehäuse.
  • In Übereinstimmung mit einem Aspekt ist ein Verbindungsmuster für ein Halbleiter-Package vorgesehen, das Folgendes aufweist:
    • eine Vielzahl von verbindenden Elementen, die in einem hexagonalen Muster angeordnet sind, aufweisend:
      • eine Vielzahl von Stromversorgungselementen;
      • eine Vielzahl von Masseelementen;
      • ein oder mehrere Paare von Sendeelementen; und
      • ein oder mehrere Paare von Empfangselementen, von denen jedes von anderen Paaren von Empfangselementen und von allen von dem einen oder den mehreren Paaren von Sendeelementen durch eines oder mehrere von den Masseelementen, den Stromversorgungselementen oder beiden getrennt ist.
  • Vorteilhafterweise ist jedes von dem einen oder den mehreren Paaren von Sendeelementen von anderen Paaren von Sendeelementen und von allen von dem einen oder den mehreren Paaren von Empfangselementen durch eines oder mehrere von den Masseelementen, den Stromelementen oder beiden getrennt.
  • Vorteilhafterweise ist jedes von der Vielzahl von Stromversorgungselementen von einer Grö-ße von jedem von den anderen Stromversorgungselementen von anderen Größen durch wenigstens eines von einem Masseelement, einem Paar von Sendeelementen und einem Paar von Empfangselementen getrennt.
  • Vorteilhafterweise ist jedes von dem einen oder den mehreren Paaren von Empfangselementen einer Empfangsspur eines Serialisierer/Deserialisierer-(SerDes)-Schaltkreises zugewiesen und ist jedes von dem einen oder den mehreren Paaren von Sendeelementen einer Sendespur des SerDes-Schaltkreises zugewiesen.
  • Vorteilhafterweise schließt die Vielzahl von verbindenden Elementen eine Randreihe ein, die dafür konfiguriert ist, benachbart zu einem Rand des Halbleiter-Package zu verlaufen, wobei sich keines von der Vielzahl von Stromversorgungselementen in der Randreihe befindet.
  • Vorteilhafterweise gibt es acht Paare von Empfangselementen, wobei jedes Paar von Empfangselementen einer von acht Empfangsspuren eines Serialisierer/Deserialisierer-(SerDes)-Schaltkreises zugewiesen ist, und gibt es acht Paare von Sendeelementen, wobei jedes Paar von Sendeelementen einer von acht Sendespuren des SerDes-Schaltkreises zugewiesen ist.
  • Vorteilhafterweise ist der SerDes-Schaltkreis kommunikativ mit einem Paket-Switch verbunden.
  • Vorteilhafterweise ist der SerDes-Schaltkreis kommunikativ mit einem Paket-Router verbunden.
  • In Übereinstimmung mit einem Aspekt ist ein Verbindungsmuster für ein Halbleiter-Package bereitgestellt, das Folgendes aufweist:
    • eine Vielzahl von verbindenden Elementen, die in einem hexagonalen Muster angeordnet sind, aufweisend:
      • eine Vielzahl von Stromversorgungselementen;
      • eine Vielzahl von Masseelementen;
      • ein oder mehrere Paare von Sendeelementen; und
      • ein oder mehrere Paare von Empfangselementen;
    • wobei die Vielzahl von verbindenden Elementen Folgendes einschließt:
      • eine Randreihe, die dafür konfiguriert ist, benachbart zu einem Halbleiter-Package-Rand zu verlaufen; und
      • wobei sich keines von der Vielzahl von Stromversorgungselementen in der Randreihe befindet.
  • Vorteilhafterweise:
    • weist die Vielzahl von Stromversorgungselementen individuelle verbindende Stromversorgungselemente auf und:
      • befindet sich jedes verbindende Stromversorgungselement von der Vielzahl von Stromversorgungselementen von einer Größe in einer nachbarschaftsfreien Konfiguration in Bezug auf jedes der anderen verbindenden Stromversorgungselemente von anderen Größen von der Vielzahl von Stromversorgungselementen.
  • In Übereinstimmung mit einem Aspekt ist ein Bauelement vorgesehen, das Folgendes aufweist:
    • eine Gruppe von koppelnden Schaltkreislagen;
    • einen integrierten Schaltkreis-Chip, der an eine erste Oberfläche von der Gruppe von koppelnden Schaltkreislagen gebondet ist;
    • eine Anordnung von hexagonal angeordneten, elektrisch leitenden verbindenden Elementen auf einer zweiten Oberfläche von der Gruppe von koppelnden Schaltkreislagen, wobei die elektrisch leitenden verbindenden Elemente in eine Vielzahl von Gruppen organisiert sind,
    • wobei eine oder mehrere von den Gruppen jeweils Folgendes aufweisen:
      • eine Vielzahl von Stromversorgungselementen;
      • eine Vielzahl von Masseelementen;
      • ein oder mehrere Paare von Sendeelementen; und
      • ein oder mehrere Paare von Empfangselementen, von denen jedes von anderen Paaren von Empfangselementen und von allen von dem einen oder den mehreren Paaren von Sendeelementen durch eines oder mehrere von Masseelementen, Stromversorgungselementen oder beiden getrennt ist.
  • Vorteilhafterweise ist jedes von dem einen oder den mehreren Paaren von Sendeelementen von anderen Paaren von Sendeelementen und von allen von dem einen oder den mehreren Paaren von Empfangselementen durch eines oder mehrere von Masseelementen, Stromelementen oder beiden getrennt.
  • Vorteilhafterweise ist jedes von der Vielzahl von Stromversorgungselementen von einer Grö-ße von jedem von den anderen Stromversorgungselementen von anderen Größen durch wenigstens eines von einem Masseelement, einem Paar von Sendeelementen und einem Paar von Empfangselementen getrennt.
  • Vorteilhafterweise ist jedes von dem einen oder den mehreren Paaren von Empfangselementen von Paaren von Empfangselementen und Paaren von Sendeelementen, die sich in einer, benachbarten Gruppe von elektrisch leitenden verbindenden Elementen befinden, durch eines oder mehrere von Masseelementen, Stromversorgungselementen oder beiden getrennt.
  • Vorteilhafterweise schließen die elektrisch leitenden verbindenden Elemente eine Randreihe ein, die dafür konfiguriert ist, benachbart zu einem Rand der zweiten Oberfläche der Gruppe von koppelnden Schaltkreislagen zu verlaufen, wobei sich keines von der Vielzahl von Stromversorgungselementen in der Randreihe befindet.
  • Vorteilhafterweise ist jedes von dem einen oder den mehreren Paaren von Empfangselementen einer Empfangsspur eines Serialisierer/Deserialisierer-(SerDes)-Schaltkreises zugewiesen und ist jedes von dem einen oder den mehreren Paaren von Sendeelementen einer Sendespur des SerDes-Schaltkreises zugewiesen.
  • Vorteilhafterweise gibt es acht Paare von Empfangselementen, wobei jedes Paar von Empfangselementen einer von acht Empfangsspuren eines Serialisierer/Deserialisierer-(SerDes)-Schaltkreises zugewiesen ist, und gibt es acht Paare von Sendeelementen, wobei jedes Paar von Sendeelementen einer von acht Sendespuren des SerDes-Schaltkreises zugewiesen ist.
  • Vorteilhafterweise ist der SerDes-Schaltkreis kommunikativ mit einem Paket-Switch verbunden.
  • Vorteilhafterweise ist der SerDes-Schaltkreis kommunikativ mit einem Paket-Router verbunden.
  • Vorteilhafterweise ist wenigstens eines von der Vielzahl von Stromversorgungselementen von einer Größe von jedem von den anderen Stromversorgungselementen von anderen Größen durch wenigstens eines von einem Masseelement, einem Paar von Sendeelementen und einem Paar von Empfangselementen getrennt.
  • Figurenliste
  • Ein kompletteres Verständnis der Erfindung und von vielen dazugehörigen Vorteilen davon wird ohne Weiteres erhalten werden, wenn diese durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden, wenn diese in Verbindung mit den beigefügten Zeichnungen betrachtet wird, wobei in den Zeichnungen:
    • 1 ein vereinfachtes Beispiel eines Halbleiter-Package veranschaulicht;
    • 2 ein Verbindungsmuster aus dem Stand der Technik veranschaulicht;
    • 3 ein vereinfachtes Funktionsblockdiagramm einer integrierten Schaltkreis-Architektur in Übereinstimmung mit einer Ausführungsform der vorliegenden Offenbarung veranschaulicht;
    • 4 Verbindungsmuster in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung veranschaulicht; und
    • 5 eine Unteransicht eines Bauelement-Package in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die ausführliche Beschreibung, die unten dargelegt ist, ist als eine Beschreibung von verschiedenen Konfigurationen der erfindungsgegenständlichen Technologie gedacht und ist nicht dazu gedacht, die einzigen Konfigurationen darzustellen, in denen die erfindungsgegenständliche Technologie praktiziert werden kann. Die angehängten Zeichnungen sind hier aufgenommen und bilden einen Teil der ausführlichen Beschreibung. Die ausführliche Beschreibung umfasst spezifische Details zu dem Zweck des Bereitstellens eines umfassenden Verständnisses der erfindungsgegenständlichen Technologie. Aber die erfindungsgegenständliche Technologie ist nicht auf die spezifischen Details beschränkt, die hier dargelegt sind, und sie kann unter Verwendung von einer oder mehreren Implementierungen praktiziert werden. In einem Fall oder in mehreren Fällen sind Strukturen und Komponenten bzw. Bauteile in einer vereinfachten Form gezeigt, um ein Verschleiern der Konzepte der erfindungsgegenständlichen Technologie zu vermeiden.
  • Nun wird Bezug auf die Zeichnungen genommen, in denen gleiche Bezugszeichen identische oder entsprechende Teile durch die mehreren Ansichten hindurch bezeichnen, wobei exemplarische Aspekte der Offenbarung Verbindungsmuster und Kugel-/Pin-Muster für ein Bauelement-Packaging einschließen. Die Verbindungsmuster und Kugel-/Pin-Muster für ein Bauelement-Packaging, die unten erörtert werden, erlauben es, dass hochdichte integrierte Schaltkreis-Chips zu Packages (Verkapselungen, Gehäusen) von einer herstellbaren Größe zusammengesetzt werden können. Die Verbindungsmuster können Muster für Lötkugelanordnungen oder andere Arten von elektrischen Verbindungsmechanismen in einem Halbleiter-Package sein. Trotz der erhöhten Dichte der Verbindungsmuster erfüllen die Verbindungsmuster immer noch die anspruchsvollen Nebensprechen-Spezifikationen und andere Signalintegritätsspezifikationen für eine Hochgeschwindigkeits- Sende- und -Empfangs-Signalisierung, die durch die Verbindungsmuster zu der hochdichten Schaltung auf dem Chip innerhalb des Packaging hin und ausgehend von dieser durchgeführt wird.
  • 1 veranschaulicht ein vereinfachtes Beispiel eines Halbleiter-Package. 1 zeigt einen Package-Querschnitt 100, der Schaltkreislagen aufweist, die auf Substraten definiert sind, die miteinander verbondet sein können und die zum Beispiel Durchkontaktierungen verwenden können, um die Schaltkreislagen zu koppeln bzw. miteinander zu verbinden. Der Package-Querschnitt 100 zeigt einen integrierten Schaltkreis-Chip 104, der an eine erste Oberfläche von einer Gruppe von koppelnden Schaltkreislagen 106 gebondet ist. Die koppelnden Schaltkreislagen 106 sind mit einer Anordnung von elektrisch leitenden verbindenden Elementen 107 verbunden, die in Gruppen von Verbindungsmustern angeordnet sind, zum Beispiel auf einer zweiten Oberfläche der koppelnden Schaltkreislagen 106. In einigen Ausführungsformen können die verbindenden Elemente 108 in der Form eines Ball Grid Array (BGA) (Kugelgitteranordnung) von Lötkugeln als die verbindenden Elemente 108 vorliegen, durch die das Package an Lötaugenmustern auf einer gedruckten Leiterplatte (PCB; Printed Circuit Board) 110 angelötet wird. Die Prinzipien, die unten erörtert werden, sind auch auf andere Arten von Verbindungsmustern anwendbar, die aus anderen Arten von elektrisch leitenden verbindenden Elementen zusammengesetzt sind, einschließlich Pin Grid Arrays (PGAs) von Pins (Kontaktstiften), Land Grid Arrays (LGAs) von ebenen Metallkontakten und andere Arten von Verbindungsmechanismen. Des Weiteren sind die Prinzipien, die unten erörtert werden, auch aufjede Schaltung anwendbar, die Signalleistungsspezifikationen unterworfen ist, zusätzlich zu den spezifischen Arten von Networking und Kommunikationsschaltkreisen, die unten beschrieben sind.
  • Das Zuweisen von Signalanschlüssen bzw. -verbindungen, Stromanschlüssen bzw. - verbindungen und Masseanschlüssen bzw. -verbindungen zu den Verbindungspunkten (egal ob Lötkugeln, Pins oder Lötaugen bzw. Kontaktflächen) innerhalb eines Verbindungsmusters ist eine beträchtliche technische Herausforderung für Hochgeschwindigkeits-Schaltkreise. Zum Beispiel müssen Hochgeschwindigkeits-Serialisierer/Deserialisierer-(SerDes)-Kerne (-SerDes-Cores), die beim Networking und in Kommunikationsvorrichtungen verwendet werden, strenge Spezifikationen für die Signalleistung erfüllen, um einen zuverlässigen Betrieb zu gewährleisten, insbesondere FEXT-(Far-End Crosstalk; Fernnebensprechen)- und NEXT-(Near-End Crosstalk; Nahnebensprechen)-Spezifikationen. Weitere Signalleistungsspezifikationen, die anwendbar sein können, umfassen die Sende-(Tx)- und Empfangs-(Rx)-Rückflussdämpfung (-RL; Return Loss), die Tx- und Rx-Common Mode-(CM; Gleichtakt)-RL, die Einfügedämpfung (IL; Insertion Loss) und die Tx- und Rx-FEXT gemessen an der PCB.
  • Eine beträchtliche Erschwernis bei der Zuweisung von Signalen ist, dass die gesamte Package-Größe auf einer herstellbaren Größe gehalten werden muss, aber das Erhöhen der Dichte des Verbindungsmusters, um die Package-Größe zu reduzieren, kann eine negative Auswirkung auf die Signalleistung haben. Wenn die Schaltkreisgeschwindigkeit zunimmt, werden die Signalspezifikationen strenger, und wenn die Anzahl von Schaltkreiskernen auf einem Chip in einem Package zunimmt, dann wird die Herausforderung, ein machbares Verbindungsmuster zu finden, das herstellbar ist und das die erforderlichen Signalintegritätsspezifikationen erfüllt, extrem schwierig. Es sei auch angemerkt, dass das Erzielen einer kleineren Package-Größe auch beträchtlich die Herstellungskosten reduziert. Das Reduzieren der Package-Größe von 75 mm auf zum Beispiel 70 mm kann zu Ersparnissen pro Package von in der Größenordnung von US$20 führen.
  • Ein anderer Faktor, der die Signalspezifikationen beeinflusst, ist die effektive Empfangsdistanz in Bezug auf Signale, die von einem Kommunikationspartner an das Package gesendet werden, zum Beispiel über Schaltkreis-Leiterbahnen auf einer PCB. Die effektiven Distanzen werden manchmal als eine lange Reichweite oder eine kurze Reichweite kategorisiert. Eine Einfügedämpfung von 30 dB oder besser zwischen dem Package und einem Kommunikationspartner kann eine kurze Reichweite repräsentieren, während eine Einfügedämpfung von mehr als 30 dB eine lange Reichweite repräsentieren kann. Für Implementierungen der kurzen Reichweite gestatten die Empfangssignalspezifikationen typischerweise ein größeres Nebensprechen, weil die empfangenen Signale stärker sind, während Implementierungen der langen Reichweite eine konservativere Empfangs-Nebensprechen-Spezifikation erfüllen müssen, weil die empfangenen Signale schwächer sind und leichter durch Rauschen und Störungen bzw. Überlagerungen gestört werden.
  • 2 veranschaulicht ein Verbindungsmuster 200 aus dem Stand der Technik für vier benachbarte SerDes-Kerninstanzen. Das Beispiel, das in 2 veranschaulicht ist, nimmt an, dass jede SerDes-Kerninstanz vier differentielle Tx-Paare und vier differentielle Rx-Paare (vier Spuren), eine oder mehrere Stromversorgungen und Massesignale umfasst. Verbindungsmuster aus dem Stand der Technik, wie etwa diejenigen, die in 2 veranschaulicht sind, können keine großen Anzahlen von zum Beispiel 128 vierspurigen SerDes-Kernen in Körpergrößen von weniger als etwa 75 mm unterbringen.
  • In einigen Ausführungsformen, die unten beschrieben sind, umfassen achtspurige SerDes-Kerninstanzen jeweils acht differentielle Tx-Paare, acht differentielle Rx-Paare, Stromversorgungen und Massesignale, obwohl SerDes-Kerne von anderen Geschwindigkeiten und/oder mit einer anderen Anzahl von Spuren ebenfalls die hier offenbarten Konzepte verwenden können. Diese SerDes-Kerne können Teil eines integrierten Schaltkreis-Chips (wie etwa des integrierten Schaltkreis-Chips 104, der in 1 gezeigt ist) sein, der auch einen Hochgeschwindigkeits-Switch- und/oder -Router-Schaltungskern innerhalb des integrierten Schaltkreises aufweisen kann. 3 veranschaulicht ein vereinfachtes Funktionsblockdiagramm 300 von einer solchen Architektur. In 3 kann ein oder können mehrere SerDes-Kerne 305 mit zum Beispiel einem Switch- und/oder Router-Schaltungskern 310 verbunden sein, um eine Schnittstelle zu diesem Schaltungskern bereitzustellen. Die Funktion des Switch- und/oder Router-Schaltungskerns 310 kann zum Beispiel sein, Netzwerkdaten (Pakete und dergleichen) von einer Verbindung, die durch einen von den SerDes-Kernen 305 bereitgestellt wird, zu einer Verbindung, die durch einen anderen von den SerDes-Kernen 305 bereitgestellt wird, zu vermitteln oder zu routen. Obwohl nur eine einzige Tx- und Rx-Signalleitung gezeigt ist, die mit jedem von den SerDes-Kernen 305 assoziiert ist, sollte es erkannt werden, dass jeder von den SerDes-Kernen 305 mehrere Tx- und Rx-Signalleitungen haben kann. In einigen Ausführungsformen kann zum Beispiel jeder von den SerDes-Kernen 305 acht differentielle Tx-Paare und acht differentielle Rx-Paare haben. Außerdem sind in 3 Stromversorgungs- und Masseanschlüsse bzw. -verbindungen, die eventuell für den Betrieb der Schaltung in jedem von den SerDes-Kernen 305 benötigt werden, nicht gezeigt.
  • 4 veranschaulicht Verbindungsmuster in Übereinstimmung mit Ausführungsformen der vorliegenden Offenbarung. In den in 4 gezeigten Ausführungsformen können die verbindenden Elemente 400 (Lötkugeln, Pins, etc.) in einem versetzt angeordneten oder hexagonalen Muster angeordnet werden. Die Verwendung eines hexagonalen Musters kann eine Verbindungsdichte um etwa 13% gegenüber einem herkömmlichen rechteckigen (quadratischen) Muster steigern. Außerdem ist in einem hexagonalen Muster jeder Verbindungspunkt abstandsgleich von jedem seiner sechs nächsten Nachbarn. 4 veranschaulicht zwei hexagonale Verbindungsmuster - das Muster1 403 kann entlang den linken und rechten Rändem eines Bauelement-Package verwendet werden, während das Muster2 405 an den oberen und unteren Rändern eines Bauelement-Package verwendet werden kann.
  • 5 veranschaulicht eine Unteransicht eines Bauelement-Package 500 in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. In 5 ist das Muster1 510 eines von einer Vielzahl von Mustern1 entlang den linken und rechten Rändern des Bauelement-Package 500, während das Muster2 515 eines von einer Vielzahl von Mustern2 entlang den oberen und unteren Rändern des Bauelement-Package 500 ist.
  • Unter erneutem Rückbezug auf 4 können die Signalverbindungen in jedem von den Verbindungsmustern angeordnet werden, um eine hohe Signalintegrität zu gewährleisten. Die Verbindungsmuster 403 und 405 können zum Beispiel verwendet werden, um achtspurige 400Gbps-SerDes-Kerne schnittstellenmäßig zu koppeln. Diese Verbindungsmuster können einer oder mehreren spezifischen Entwurfsregeln folgen, um dabei zu helfen, dass die Verbindungsmuster erforderliche Signalintegritätsspezifikationen erfüllen. Nicht alle Verbindungsmuster müssen der gleichen Regel oder den gleichen Regeln folgen, und ob eine vorgegebene Regel gilt oder nicht kann von einem Geschwindigkeitsschwellenwert oder von anderen Entscheidungsfaktoren abhängen. So kann zum Beispiel jedes Rx-Paar von AGND-(Analog Ground; analogen Masse)-Verbindungen (bzw. -Anschlüssen) (zum Beispiel gezeigt als gestrichelte Bereiche 410 und 412) und/oder AVDD-(Analog Supply Voltage; analogen Versorgungsspannungs)-Verbindungen (bzw. -Anschlüssen) umgeben sein (durch diese isoliert sein). Außerdem kann jedes Tx-Paar von einer Kombination aus AGND-(Analog Ground; analogen Masse)-Verbindungen und AVDD-(Analog Supply Voltage; analogen Versorgungsspannungs)-Verbindungen (zum Beispiel gezeigt als gestrichelte Bereiche 415 und 417) umgeben sein (durch diese isoliert sein). Um die EMI und die Gleichtakt-Rückflussdämpfung (Common Mode Return Loss) zu reduzieren, können AVDD-Verbindungen in den äußersten Verbindungsreihen (benachbart zu dem Package-Rand) vermieden werden. Entweder die Tx- oder die Rx-Verbindungen können benachbart zu dem Package-Rand platziert werden.
  • Beispiels-Entwurfsregeln sind in der folgenden Tabelle beschrieben:
  • Verbindungsmuster-Entwurfsregeln
    Regel Erläuterung
    Rx-Paar-Platzierung Rx-Paare, die dazu neigen, schwache empfangene Signale zu übertragen, befinden sich in einer nicht benachbarten Konfiguration und haben eine Isolierung in Bezug auf Tx-Paare und andere Rx-Paare und können auch eine sie umgebende (Nächster-Nachbar-) Isolierung 410 & 412 haben, in denen die Rx-Paare von Masse, Strom oder einer Kombination oder Masse und Strom umgeben sind.
    Tx-Paar-Platzierung Tx-Paare, die dazu neigen, starke Sendesignale zu übertragen, können eine sie umgebende (Nächster-Nachbar-) Isolierung 415 & 417 haben, in der die Tx-Paare von Masse, Strom oder einer Kombination oder Masse und Strom umgeben sind.
    Package-Rand Es gibt keine AVDD-Verbindungen (-Anschlüsse) in der Randreihe 420 des Verbindungsmusters, die entlang dem Package-Rand 425 verläuft, um zu helfen, eine verbesserte EMI und CM-RL-Performanz zu erzielen.
    AVDD- Platzierung Für gewisse Entwürfe oberhalb eines Geschwindigkeitsschwellenwerts kann diese Regel das Verbindungsmuster so einschränken oder beschränken, dass einige oder alle AVDD-Verbindungen (-Anschlüsse) nachbarschaftsfrei 430 sind. Das heißt, keine AVDD-Verbindung von einer Größe kann sich benachbart zu einer AVDD-Verbindung einer anderen Größe befinden. Diese Regel kann die AVDD-Ebenenresonanz reduzieren oder minimieren.
  • Die Verbindungsmuster-Entwurfsregeln, die oben gezeigt sind, können innerhalb jeder individuellen Gruppe von Verbindungsmustern 403 und 405 gelten, aber in einigen Ausführungsformen können sie auch für die Gesamtverbindungsmuster von benachbart angeordneten Gruppen gelten, wie etwa für diejenigen, die in 5 gezeigt sind. So ist zum Beispiel ein Rx-Paar 435 in 4 an dem linken Rand einer Gruppe von anderen Rx-Paaren isoliert, wenn eine andere Gruppe links von dem Verbindungsmuster 403 positioniert ist, wie dies veranschaulicht ist.
  • Die obige Beschreibung ist bereitgestellt worden, um es einem Fachmann auf dem Gebiet zu gestatten, die beanspruchten Erfindungen durchzuführen und zu verwenden. Die oben beschriebenen Prinzipien können modifiziert werden, und die Prinzipien und ihre Variationen können angewendet werden, um andere Verbindungsmuster zu erzielen und um andere Entwurfsziele zu erzielen. Zum Beispiel können unter der Voraussetzung der oben ausgedrückten Entwurfsregeln viele andere Permutationen von Verbindungspunkten, die Verbindungsmuster bilden, implementiert werden, die auch jeglichen vorgegebenen Satz von Signalspezifikationen erfüllen. Das heißt, die Beschreibung und die Zeichnungen stellen Beispiele der Erfindungen bereit, und die Erfindungen sind nicht auf nur die bereitgestellten spezifischen Beispiele beschränkt.
  • In dem Ausmaß, in dem die obigen Beschreibungen als separate Ausführungsformen beschreibend erachtet werden, dient die Organisation der Beschreibung in Ausführungsformen lediglich für ein leichteres Verständnis der hier beschriebenen erfindungsgemäßen Konzepte. Somit können die Merkmale von jeder Ausführungsform mit Merkmalen der anderen Ausführungsformen ohne Einschränkung kombiniert werden. Es sind offensichtlich zahlreiche Modifikationen und Variationen der vorliegenden Erfindung angesichts der obigen Lehren möglich.

Claims (10)

  1. Verbindungsmuster (403, 405) für ein Halbleiter-Package, das Folgendes aufweist: eine Vielzahl von verbindenden Elementen (400), die in einem hexagonalen Muster angeordnet sind, aufweisend: eine Vielzahl von Stromversorgungselementen; eine Vielzahl von Masseelementen; ein oder mehrere Paare von Sendeelementen; und ein oder mehrere Paare von Empfangselementen, wobei jedes Paar von Empfangselementen von anderen Paaren von Empfangselementen und von allen von dem einen oder den mehreren Paaren von Sendeelementen durch eines oder mehrere von den Masseelementen, den Stromversorgungselementen oder beiden getrennt ist.
  2. Verbindungsmuster (403, 405) nach Anspruch 1, wobei jedes Paar von Sendeelementen von anderen Paaren von Sendeelementen und von allen von dem einen oder den mehreren Paaren von Empfangselementen durch eines oder mehrere von den Masseelementen, den Stromelementen oder beiden getrennt ist.
  3. Verbindungsmuster (403, 405) nach Anspruch 1, wobei jedes von der Vielzahl von Stromversorgungselementen von einer Größe von jedem von den anderen Stromversorgungselementen von anderen Größen durch wenigstens eines von einem Masseelement, einem Paar von Sendeelementen und einem Paar von Empfangselementen getrennt ist.
  4. Verbindungsmuster (403, 405) nach Anspruch 1, wobei jedes von dem einen oder den mehreren Paaren von Empfangselementen einer Empfangsspur eines Serialisierer/Deserialisierer-(SerDes)-Schaltkreises zugewiesen ist und jedes von dem einen oder den mehreren Paaren von Sendeelementen einer Sendespur des SerDes-Schaltkreises zugewiesen ist.
  5. Verbindungsmuster (403, 405) nach Anspruch 1, wobei die Vielzahl von verbindenden Elementen (400) eine Randreihe einschließt, die dafür konfiguriert ist, benachbart zu einem Rand des Halbleiter-Package zu verlaufen, wobei sich keines von der Vielzahl von Stromversorgungselementen in der Randreihe befindet.
  6. Verbindungsmuster (403, 405) nach Anspruch 1, wobei es acht Paare von Empfangselementen gibt, wobei jedes Paar von Empfangselementen einer von acht Empfangsspuren eines Serialisierer/Deserialisierer-,SerDes,-Schaltkreises zugeordnet ist, und es acht Paare von Sendeelementen gibt, wobei jedes Paar von Sendeelementen einer von acht Sendespuren des SerDes-Schaltkreises zugewiesen ist.
  7. Verbindungsmuster (403, 405) nach Anspruch 6, wobei der SerDes-Schaltkreis kommunikativ mit einem Paket-Switch verbunden ist.
  8. Verbindungsmuster (403, 405) nach Anspruch 6, wobei der SerDes-Schaltkreis kommunikativ mit einem Paket-Router verbunden ist.
  9. Verbindungsmuster (403, 405) für ein Halbleiter-Package, das Folgendes aufweist: eine Vielzahl von verbindenden Elementen (400), die in einem hexagonalen Muster angeordnet sind, aufweisend: eine Vielzahl von Stromversorgungselementen; eine Vielzahl von Masseelementen; ein oder mehrere Paare von Sendeelementen; und ein oder mehrere Paare von Empfangselementen; wobei die Vielzahl von verbindenden Elementen (400) Folgendes einschließt: eine Randreihe, die dafür konfiguriert ist, benachbart zu einem Halbleiter-Package-Rand zu verlaufen; und wobei sich keines von der Vielzahl von Stromversorgungselementen in der Randreihe befindet.
  10. Bauelement, das Folgendes aufweist: eine Gruppe von koppelnden Schaltkreislagen; einen integrierten Schaltkreis-Chip, der an eine erste Oberfläche von der Gruppe von koppelnden Schaltkreislagen gebondet ist; eine Anordnung von hexagonal angeordneten, elektrisch leitenden verbindenden Elementen (400) auf einer zweiten Oberfläche von der Gruppe von koppelnden Schaltkreislagen, wobei die elektrisch leitenden verbindenden Elemente (400) in eine Vielzahl von Gruppen organisiert sind, wobei eine oder mehrere von den Gruppen jeweils Folgendes aufweisen: eine Vielzahl von Stromversorgungselementen; eine Vielzahl von Masseelementen; ein oder mehrere Paare von Sendeelementen; und ein oder mehrere Paare von Empfangselementen, wobei jedes Paar von Empfangselementen von anderen Paaren von Empfangselementen und von allen von dem einen oder den mehreren Paaren von Sendeelementen durch eines oder mehrere von Masseelementen, Stromversorgungselementen oder beiden getrennt ist.
DE102020000171.8A 2019-01-17 2020-01-14 Hexagonal angeordnete verbindungsmuster für ein hochdichtes bauelement-packaging Active DE102020000171B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/250,394 2019-01-17
US16/250,394 US10971450B2 (en) 2019-01-17 2019-01-17 Hexagonally arranged connection patterns for high-density device packaging

Publications (2)

Publication Number Publication Date
DE102020000171A1 DE102020000171A1 (de) 2020-07-23
DE102020000171B4 true DE102020000171B4 (de) 2023-03-02

Family

ID=71403007

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020000171.8A Active DE102020000171B4 (de) 2019-01-17 2020-01-14 Hexagonal angeordnete verbindungsmuster für ein hochdichtes bauelement-packaging

Country Status (3)

Country Link
US (1) US10971450B2 (de)
CN (2) CN117293122A (de)
DE (1) DE102020000171B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722348B (zh) * 2018-12-11 2021-03-21 創意電子股份有限公司 積體電路封裝元件及其載板
TWI755017B (zh) * 2020-08-12 2022-02-11 大陸商上海兆芯集成電路有限公司 接點排列、線路板及電子總成

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130087918A1 (en) 2010-06-30 2013-04-11 International Business Machines Corporation Ball Grid Array with Improved Single-Ended and Differential Signal Performance
US20170033054A1 (en) 2015-07-31 2017-02-02 Broadcom Corporation Connection Patterns for High-Density Device Packaging

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4827556B2 (ja) * 2005-03-18 2011-11-30 キヤノン株式会社 積層型半導体パッケージ
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置
US8080738B2 (en) * 2009-10-01 2011-12-20 Tyco Electronics Corporation Printed circuit having ground vias between signal vias
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9544992B2 (en) * 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing
US9230900B1 (en) * 2014-12-18 2016-01-05 Intel Corporation Ground via clustering for crosstalk mitigation
US20170053884A1 (en) * 2015-08-17 2017-02-23 Mediatek Inc. Structure and layout of ball grid array packages
US10054979B1 (en) * 2017-06-19 2018-08-21 Dell Products, L.P. Placement of ground vias for high-speed differential signals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130087918A1 (en) 2010-06-30 2013-04-11 International Business Machines Corporation Ball Grid Array with Improved Single-Ended and Differential Signal Performance
US20170033054A1 (en) 2015-07-31 2017-02-02 Broadcom Corporation Connection Patterns for High-Density Device Packaging

Also Published As

Publication number Publication date
US10971450B2 (en) 2021-04-06
CN117293122A (zh) 2023-12-26
DE102020000171A1 (de) 2020-07-23
US20200235052A1 (en) 2020-07-23
CN111446234A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
DE60128730T2 (de) Elektromagnetisch-gekoppelte verbindungssystemarchitektur
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE112012003721T5 (de) Durchgangslochstruktur zum Übertragen differentieller Signale
DE60207572T2 (de) Verfahren zum herstellen einer nadelkarte
DE112006000862B4 (de) Induktor
DE112009004069T5 (de) Integrierte-Schaltung-Befestigungsstruktur mitLötkugeln und Anschlussstiften
DE102020000171B4 (de) Hexagonal angeordnete verbindungsmuster für ein hochdichtes bauelement-packaging
DE10147084A1 (de) Halbleitervorrichtung vom gestapelten Typ
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE3879868T2 (de) Elektrooptischer Konverter.
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE3853764T2 (de) Zwischenschaltungssystem für integrierte Halbleiterschaltungen.
DE112005002368T5 (de) Eine Vorrichtung und ein Verfahren zum Verbessern der Signalebenenübergänge bei gedruckten Schaltkarten
DE10192788T5 (de) Verfahren und Vorrichtung zur Kantenverbindung zwischen Elementen einer integrierten Schaltung
DE19511249A1 (de) Gespiegelte Anschlußstiftzuweisung für eine zweiseitige Multichip-Anordnung
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE2362939A1 (de) Raumsparende zusammenschaltungs- und zusammenbauanordnung fuer komplexe digitalsysteme und verfahren zu ihrer herstellung
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE10138958B4 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE112017004686T5 (de) Alternative schaltkreisvorrichtung für long-host-routing
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
DE102006003377B3 (de) Halbleiterbaustein mit einem integrierten Halbleiterchip und einem Chipgehäuse und elektronisches Bauteil
DE102013213363A1 (de) Ball Grid Array (BGA) und Leiterplatten (PCB)-Via-Raster zum Reduzieren von Differentialmodus-Übersprechen zwischen differentiellen Sende- und Empfangs-Signalpaaren
DE102019128915A1 (de) Verbund-durchkontaktierungs-hf-übergangsstruktur in einer mehrschichtigen hochdichten verschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102020008213

Country of ref document: DE

R020 Patent grant now final