JP2005064888A - 誤り訂正符号付き信号伝送システム - Google Patents

Abstract

【課題】 フォトダイオードの応答性を維持しつつビットエラーレートとデータ伝送帯域を確保した誤り訂正符号付き信号伝送システムを提供する。
【解決手段】 この誤り訂正符号付き信号伝送システムは、データ信号およびその誤り訂正符号をシリアル化して一方のノードから他方のノードへ光伝送路を介して伝送するものである。データ信号は例えば８Ｂ１０Ｂエンコーダ３０２およびパラレル／シリアル変換手段３０３を介してＤＣバランスのとれたシリアルデータとして伝送される。また誤り訂正符号（ＥＣＣ）エンコーダ３０４のＥＣＣ生成部３０５においてＥＣＣが生成され、反転ＥＣＣ付加部３０６においてＥＣＣの反転信号が付加され、ＥＣＣもパラレル／シリアル変換手段３０３を介してＤＣバランスがとれたシリアル信号として伝送される。
【選択図】 図３

Description

本発明は、光バスにより複数の機器間や制御基板間等のノード間を相互に接続した誤り訂正符号付き信号伝送システムに関するものである。

従来から、光ファイバは、その特性を活かして主に基幹通信用途で利用されているが、それを用いた信号伝送方式は、送信側と受信側をそれぞれ１対１に接続した伝送を基本としている。

一方、近年の超大規模集積回路（ＶＬＳＩ）の開発により、データ処理システムで使用する回路基板の回路機能が大幅に増大してきている。また、回路機能が増大化するにつれて各回路基板で使用する信号線数も増大化し、さらに各基板間をつなぐケーブルの芯線数も増大化してきた。このようなシステムにおいては、従来のような電線による伝送方式では、ケーブルの特性インピーダンスの不整合による反射や、電線の長さのばらつきからくる信号遅延、あるいは電線からの不要輻射による放射電磁界ノイズが避けられず、これらは信号の高速化を図る上で障害となっていた。

この種の問題を解決する手段として光伝送による方法がある。光伝送で光ファイバを使用すれば不要輻射による放射電磁界ノイズを発生させることなく信号の高速化を図ることができ、さらに信号をシリアル化することで光ファイバの本数を少なくすることも可能である。以上のような理由により光ファイバは基幹通信用途に留まらず徐々に機器間、機器内、あるいはボード上のチップ間の信号伝送に応用が進みつつある。

このような応用を考えるとき、光ファイバの接続方法を１対１に限定していては利用範囲が広がらないので、信号光を合流（結合）または分流（分岐）するために１対多、または多対多の接続方法が必要となる。その際、光ファイバを１対多、または多対多接続するために光分岐結合装置（光分岐装置および／または光結合装置）が使用される。これは、例えば光スターカプラのような部品が用いられるが、特許文献１に記載のような光シートバスを用いることもできる。
特開平１０−１２３３５０号公報

この種の光シートバス等の光分岐結合装置を用いて、プロセッサを有する演算モジュールとメモリを有するメモリモジュール間で光信号を伝送する技術が、例えば特許文献２および特許文献３に記載されている。この技術は、バス配線を電気的に接続したときの消費電力の増加、コストアップ、スキューによる伝送エラーなどの問題を解決し、演算モジュールとメモリモジュール間におけるデータ伝送の高速化および低消費電力化を図り、かつ接続の簡素化を図ろうとするものである。
特開平１１−３９０６９号公報 特開平１１−３９２５１号公報

このような光伝送を実現するために、送信側と受信側には様々な手段が設けられている。具体的には、光電変換手段、電光変換手段、パラレル／シリアル変換手段、シリアル／パラレル変換手段、誤り訂正符号エンコーダ／デコーダ手段、ＤＣバランスをとるための符号エンコーダ／デコーダ手段、光伝送のためのクロックとデータ信号のタイミング調整手段などがあり、これらを備えることにより品質の良い信号の送受信が可能となる。誤り訂正方法については、例えば特許文献４に記載されている。
特開平９−２１９６９８号公報

ＣＰＵバスのような双方向データバス信号を単純に光ファイバ接続に置き換えようとするときには、光信号の系統を送信側と受信側の２系統に分割する必要がある。この場合、ＣＰＵ側の装置からメモリやＡＳＩＣ側の装置にデータを書き込みに行くとき（ライト時）は、ＣＰＵ側の装置では光信号送信側を使用し、メモリやＡＳＩＣのある側の装置では光信号受信側を使用する。逆に、ＣＰＵ側がメモリやＡＳＩＣ側の装置にデータを読み取りに行くとき（リード時）は、ＣＰＵ側の装置では光信号受信側を使用し、メモリやＡＳＩＣ側の装置では光信号送信側を使用する。

ここで問題になるのが、ビットエラーレート（ＢＥＲ）とデータ伝送帯域である。
光ファイバを使うような高速シリアルデータ伝送においては、誤り訂正符号のエンコード／デコード手段を用意することが必須である。ＣＰＵバスにおけるデータの読み書きでは誤り発生時にデータを再送する余裕はなく、誤り訂正もリアルタイムで行う必要がある。物理レベルでのＢＥＲと誤り訂正アルゴリズムを組み合わせた状態での実質ＢＥＲが要求仕様を上回らなければならない。さらに光信号の受信に使用するフォトダイオードに対して無信号状態の継続、あるいは固定したレベルの光信号を継続的に与える状態はフォトダイオードの応答特性を悪化させるため、好ましくないとされている。強弱レベルのある光信号を一定のデューティ比で常に与え続け、ＤＣバランスを取るようにすることで、フォトダイオードの応答特性を維持することが可能になる。

一方で、安価な光シートバスとプラスティック光ファイバ（ＰＯＦ）の組み合わせによる拡散光学系を用いて光信号を伝送するには、吸収損失の関係からおのずとファイバ１本あたりの伝送帯域の上限が決まってくる。帯域の制限をクリアするにはファイバ線数を増やすことが考えられるが、むやみに増やすと今度は信号間スキューが問題になってくる。

そこで、光ファイバの帯域を有効利用してファイバ本数を減らすため、送信データはシリアル化される。このシリアルデータの生成に先立って、シリアルデータのＤＣバランスを保持するための符号化手段、例えば８Ｂ１０Ｂ符号化が行われる。これにより、データについてＤＣバランスを確保することができる。一方、データの誤り訂正用に誤り訂正符号（ＥＣＣ）も伝送されるが、フォトダイオードの応答性を維持するためには、ＥＣＣについてもＤＣバランスの確保が必要であるが、ＥＣＣの場合は上記８Ｂ１０Ｂ符号化を使えないという問題がある。

本発明は上記従来の問題点を解消するために成されたもので、フォトダイオードの応答性を維持しつつビットエラーレートとデータ伝送帯域を確保した誤り訂正符号付き信号伝送システムの提供を目的とする。

上記目的は、データ信号およびその誤り訂正符号をシリアル化して一方のノードから他方のノードへ光伝送路を介して伝送する誤り訂正符号付き信号伝送システムであって、前記シリアル化されたデータ信号およびその誤り訂正符号がともにＤＣバランスのとれた状態で伝送される誤り訂正符号付き信号伝送システムにより、達成される。
ここで、前記データ信号とその反転信号および前記誤り訂正符号とその反転信号は共用線を介して伝送することができる。

また、前記誤り訂正符号とその反転信号は前記データ信号の伝送線とは別の専用線を介して伝送することができる。この場合、前記誤り訂正符号とその反転信号は周期的に例えば１ビット毎に交互に配置することができる。
さらに、前記誤り訂正符号とダミービット（固定値）は前記データ信号の伝送線とは別の専用線を介して伝送することができる。この場合、前記誤り訂正符号とダミービットは周期的に例えば１ビット毎に交互に配置することができる。

また、前記誤り訂正符号とその反転信号およびダミービットは前記データ信号の伝送線とは別の専用線を介して伝送することができる。
さらに、前記誤り訂正符号が分割され、前記分割された誤り訂正符号とその反転信号および／またはダミービットは前記データ信号の伝送線とは別の複数の専用線を介してそれぞれ伝送することができる。

本発明によれば、安価な光部品、例えば光シートバスとプラスティック光ファイバ（ＰＯＦ）の組み合わせによる拡散光学系を用いながら、フォトダイオードの応答性を維持しつつビットエラーレート（ＢＥＲ）とデータ伝送帯域を確保した誤り訂正符号付き信号伝送システムを実現することができる。

以下、本発明を説明するが、その前に本発明が適用される信号伝送システムの一例について説明する。
図１は、信号伝送システムの一例を示す概略図である。機構系の動作や画像系処理用のＡＳＩＣなどを制御する場合などに使われるＣＰＵには、ＣＰＵとその周辺デバイスを電気的に接続し制御するためにＣＰＵインターフェースとも呼ばれるＣＰＵバスがある。そのＣＰＵバスの双方向データバスを光ファイバ接続で実現しようとするとき、図１に示すように、光信号の系統を送信側と受信側の２系統に分割する必要がある。なお、本例のシステムでは、誤り訂正符号エンコーダ／デコーダは後述するように光インターフェース制御用ＡＳＩＣ中に備えられている。

本例のシステムは、図１に示すように、マスター装置１とメインスレーブ装置２およびサブスレーブ装置３，４を備える。マスター装置１は、ＣＰＵ（プロセッサ）１１、光インターフェース制御用ＡＳＩＣ１２、光送信器１３、および光受信器１４を有する。光送信器１３は、１つ又は複数のレーザダイオード（ＬＤ）等の発光素子１３１、その駆動回路１３２、および光ファイバとの結合用の光コネクタ１３３を有する。光受信器１４は、１つ又は複数のフォトダイオード（ＰＤ）等の受光素子１４１、受信回路１４２、および光ファイバとの結合用の光コネクタ１４３を有する。光インターフェース制御用ＡＳＩＣ１２には所定のクロック１５が与えられる。

メインスレーブ装置２およびサブスレーブ装置３，４は同一構成とすることができ、それぞれメモリ２１、３１、４１、光インターフェース制御用ＡＳＩＣ２２、３２、４２、光送信器２３、３３、４３、および光受信器２４、３４、４４を有する。光送信器２３、３３、４３はマスター装置の場合と同様に、１つ又は複数のレーザダイオード（ＬＤ）等の発光素子、その駆動回路、および光ファイバとの結合用の光コネクタ２３３、３３３、４３３を有する。光受信器２４、３４、４４も同様に、１つ又は複数のフォトダイオード（ＰＤ）等の受光素子、受信回路、および光ファイバとの結合用の光コネクタ２４３、３４３、４４３を有する。

マスター装置１と各スレーブ装置２〜４との間は、下り用の光伝送路５と上り用の光伝送路６とにより接続される。下り用の光伝送路５は、光ファイバ５１、光分岐装置５５、および複数の光ファイバ５２〜５４を有する。上り用の光伝送路６は、光ファイバ６１、光結合装置６５、および複数の光ファイバ６２〜６４を有する。図１に示すように、光ファイバ５１は光コネクタ１３３に接続され、光ファイバ５２〜５４は光コネクタ２４３、３４３、４４３と接続される。また、光ファイバ６１は光コネクタ１４３に接続され、光ファイバ６２〜６４は光コネクタ２３３、３３３、４３３と接続される。ここで、光ファイバとしては、例えばプラスチック光ファイバ（ＰＯＦ）を用いることができるが、これに限定されない。光分岐装置５５および光結合装置６５としては、例えばスターカプラ、または透過光拡散部を備えた光シートバス（特開平１０−１２３３５０号公報、特開平１０−２８２３７１号公報など）を用いることができる。

図２は、図１の信号伝送システムの具体的構成例を示すブロック図である。本図では、特に、図１におけるマスター装置１の光インターフェース制御用ＡＳＩＣ１２およびメインスレーブ装置２の光インターフェース制御用ＡＳＩＣ２２について具体的に示す。図示のとおり、マスター装置１の光インターフェース制御用ＡＳＩＣ１２は、送信側においては、アドレスバス、データバスなどのセットアップホールド時間を確保するためのＣＰＵ Ｉ／Ｆバスタイミング調整手段１２１、光伝送するときＤＣ伝送とならないように符号化してシリアルデータのＤＣバランスを保持する符号化手段１２２、光伝送の伝送品質を保つ為にデータ信号と併送して送信する誤り訂正符号（ＥＣＣ；Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）を生成する誤り訂正符号エンコーダ手段１２３、タイミング調整時にタイミング調整回路へバス切り替えを行うＴｘ（送信側）バススイッチ手段１２４、およびパラレルデータ信号をシリアル化するパラレル／シリアル変換手段１２５を備え、また受信側においては、シリアルデータ信号をパラレル化するシリアル／パラレル変換手段１３１、タイミング調整時に後述するタイミング調整回路へバス切り替えを行うＲｘ（受信側）バススイッチ手段１３２、受信したデータ信号と併送されてきた誤り訂正符号を対比させて誤りがある場合データ信号を訂正する誤り訂正符号デコーダ手段１３３、光伝送するときＤＣ伝送とならないように符号化されたシリアルデータ信号を元のデータ信号に復元する復号化手段１３４、およびＣＰＵ Ｉ／Ｆバスタイミング調整手段１３５を備える。

さらに、光インターフェース制御用ＡＳＩＣ１２は、クロックとデータ信号の位相を調整するためにＴｘバススイッチ手段１２４またはＲｘバススイッチ手段１３２に接続されるタイミング調整回路１４０、および、パラレルデータ信号をシリアルデータ信号へ変換するために入力クロックを例えば数倍から１０倍程度まで逓倍してパラレル／シリアル変換手段１２５に付与するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路１５０を備える。

一方、スレーブ装置２の光インターフェース制御用ＡＳＩＣ２２は、送信側においては、メモリからデータ信号を入力するラッチ手段２２１、光伝送するときＤＣ伝送とならないように符号化してシリアルデータのＤＣバランスを保持する符号化手段２２２、光伝送の伝送品質を保つ為にデータ信号と併送して送信する誤り訂正符号を生成する誤り訂正符号エンコーダ手段２２３、タイミング調整時にタイミング調整回路へバス切り替えを行うＴｘバススイッチ手段２２４、およびパラレルデータ信号をシリアル化するパラレル／シリアル変換手段２２５を備え、また受信側においては、シリアルデータ信号をパラレル化するシリアル／パラレル変換手段２３１、タイミング調整時にタイミング調整回路へバス切り替えを行うＲｘバススイッチ手段２３２、受信したデータ信号と併送されてきた誤り訂正符号を対比させて誤りがある場合データ信号を訂正する誤り訂正符号デコーダ手段２３３、光伝送するときＤＣ伝送とならないように符号化されたシリアルデータ信号を元のデータ信号に復元する復号化手段２３４、データ信号間のチャネル間スキューを抑制するためのラッチ手段２３５を備える。

さらに、光インターフェース制御用ＡＳＩＣ２２は、クロックとデータ信号の位相を調整するためにＴｘバススイッチ手段２２４またはＲｘバススイッチ手段２３２に接続されるタイミング調整回路２４０、および、パラレルデータ信号をシリアルデータ信号へ変換するために入力クロックを例えば数倍から１０倍程度まで逓倍してパラレル／シリアル変換手段２２５に付与するＰＬＬ回路２５０を備える。
なお、上記の例では、各光インターフェース制御用ＡＳＩＣ中に送信側および受信側の各手段および回路を実現しているものであるが、本発明はこれに限定されるものではなく、一部の手段または回路を外部に設けることもできる。

図３は、データおよび誤り訂正符号（ＥＣＣ）のＤＣバランスのとり方について説明するための図である。図中、カッコ内の数字はビット数を示す。ここで注目すべき点は、ＤＣバランスの保たれたシリアルデータの生成において、元データに対しては８Ｂ１０Ｂエンコーダを利用することはできるが、ＥＣＣに対しては８Ｂ１０エンコーダを利用することはできないということである。これはＥＣＣを８Ｂ１０Ｂの符号化テーブルで変換してしまうと、受信側においてデータの誤り訂正が出来なくなってしまうためである。

そこで本例では、データ信号およびＥＣＣのＤＣバランスを図３に示すようにしてとる。即ち、元データ発生手段３０１から出力されたパラレルの８ビット元データは、８Ｂ１０Ｂエンコーダ３０２によりＤＣバランスのとれた１０ビットに変換される。図中カッコ内の数字はビット数を示す。このパラレルデータ信号はパラレル／シリアル変換手段３０３によりシリアル化され伝送される。一方、ＥＣＣエンコーダ３０４は、８Ｂ１０Ｂエンコーダ３０２から出力されるパラレルデータ信号に基づいてＥＣＣ生成部３０５にて６ビットのＥＣＣを生成し、さらに反転ＥＣＣ付加部３０６にてＥＣＣのＤＣバランスがとれるようにＥＣＣにその反転信号４ビット付加して１０ビットで出力する。この反転信号が付加されたＥＣＣは、パラレル／シリアル変換手段３０３によりシリアル化され伝送される。このようにする理由は次のとおりである。即ち、ＥＣＣはそのままシリアル変換してもＤＣバランスの保たれたシリアルデータとはならない。またＥＣＣのビット数も８Ｂ１０Ｂ変換後のデータのビット数とも合わない。そこで、反転ＥＣＣを追加することにより、ＥＣＣをシリアル変換したときにＤＣバランスが保たれるようにし、かつビット数もデータ信号のそれと同じにするものである。なお、この反転ＥＣＣの代わりに、または反転ＥＣＣとともに、固定ビット（ダミービット）を付加することもできる。これについては後述する。図３の例では、ファイバ５本で、２４ビットのデータ信号および６ビットのＥＣＣおよびフレームクロックが、ＤＣバランスの保たれたシリアルデータとして伝送される。そして、シリアルデータの受信側では、反転ＥＣＣのビットを取り除いたＥＣＣを用いてデータの誤り訂正を実行する。

一般的に光信号を送信するときは、光ファイバの帯域を有効利用してファイバ本数を減らすため、上記のとおり送信データはシリアル化される。そのときシリアル化された送信データと併送してフレームクロックを送信するか、もしくは信号にフレームクロックを含ませて送る方法のどちらかの手段を使う。フレームクロックとはパラレルデータをシリアルデータに変換するときの基準クロックであり、このクロックをデータ信号とともに受け取る側で受信できないとシリアルデータをパラレルデータに正確に復元できない。

このシリアルデータの生成に先立って、シリアルデータのＤＣバランスを保持するための符号化手段、ここでは８Ｂ１０Ｂ符号化（アルゴリズム）を用い、８ビットのデータごとに２ビットの冗長ビットを付加して１０ビットのデータに変えている。これにより、データが０と１の組み合わせからなる２進データの場合、０データと１データの出現比率が５対５に近い状態に保たれることになる。さらにビットエラーレート（ＢＥＲ）を確保するため、誤り訂正アルゴリズムを用いて誤り訂正符号を生成しておく。誤り訂正符号の生成には例えばＨａｍｍｉｎｇ符号を用いる。データ信号をｍビット、ＥＣＣをｎビットとしたとき、ｍ＋ｎ≦２^ｎ−１の関係を満足していれば、伝送誤りの発生時にデータ信号の再送をすることなく誤り訂正が可能になる。

上述のように、ＥＣＣを送る際にＥＣＣ専用線自体のＤＣバランス確保にも配慮が必要である。ＥＣＣには８Ｂ１０Ｂアルゴリズムを使えないので、代替手段としてＥＣＣとその反転信号および／またはダミービット（固定ビット）を付加することで、併送する８Ｂ１０Ｂ符号化されたデータと同じ１０ビット幅にしつつ、ＤＣバランスが取れた状態になるようにする。０データと１データの出現比率は常に５対５になっていることが理想的であるが、部分的に６対４または４対６の状態が混じっていたとしても、それで固定してしまわない限り、現実的には問題ない。

また、送るべきデータの本数が少ない場合は、データとＥＣＣを１本のファイバで共用することも可能である。この場合、前述の８Ｂ１０Ｂアルゴリズムを使ってデータに冗長ビットを付加するのではなく、例えばデータ×２ビットに対して、反転したデータ×２ビット、ＥＣＣ×３ビット、さらに反転したＥＣＣ×３ビットを全てあわせた１０ビットを１本のファイバで送ることが可能である。このような構成でも８Ｂ１０Ｂアルゴリズムを使わずに０データと１データの出現比率を５対５に近づけることが可能である。

一方、フレームクロックの周波数、及びパラレルデータからシリアルデータへの変換比を組み合わせるとシリアル化した信号の伝送帯域がおのずと決まる。例えば、フレームクロックの周波数が５０ＭＨｚで、パラレル／シリアル変換比が１０：１であったとすると、１本のシリアルデータを送るファイバ線には５００Ｍｂｐｓの伝送帯域が必要となる。フレームクロックの周波数やパラレル／シリアル変換比を上げようとすれば、当然のことながら１本のシリアルデータを送るファイバ線に求められる伝送帯域が上昇する。光信号のブロードキャスト転送を可能にする、安価な光シートバスとプラスティック光ファイバ（ＰＯＦ）の組み合わせによる拡散光学系を用いて光信号を伝送するには、伝送距離と吸収損失の関係からおのずとファイバ１本あたりの伝送帯域の上限が決まってくる。伝送帯域を上げるにはＰＯＦではなく、グラス光ファイバ（ＧＯＦ）を使用することが考えられるが、そうすると光軸の位置合わせの問題が発生し、光シートバスを用いた拡散光学系と接続することは困難になる。逆に安価な光シートバスとＰＯＦの組み合わせによる拡散光学系を用いながら、伝送帯域を確保するにはＰＯＦの本数をむやみに増やそうとすると、今度は信号間スキューを補償するのが困難になるばかりか回路基板の複雑化を招く。
また、ＥＣＣ専用線を増やすとリアルタイム補正可能なエラービット数が増えることになるが、ＰＯＦ本数が増えることでやはり前述と同じように信号間スキューの増大や回路基板の複雑化の問題が大きくなるし、ＰＯＦ本数に制約がある場合、データ伝送可能なビット数（情報量）が減ってしまう。このようなことから、本発明では、データとＥＣＣを以下のようにして伝送する。

図４は、ファイバの本数（芯数）に対する最適なＥＣＣビット数およびデータ伝送可能なビット数（情報量）の関係の一例を示す図である。図示のように、各ケースにおいてクロック（ＣＬＫ）線として１本を使うので、データ信号およびＥＣＣ用に利用できるファイバ本数は全ファイバ芯線からＣＬＫ用１本を引いた本数である。上述のように、データ信号をｍビット、ＥＣＣをｎビットとしたとき、ｍ＋ｎ≦２^ｎ−１を満足するようにする。以下、カッコ内の数字はビット数を示すものである。

ケースＡでは、データ線は１本で、ＥＣＣ専用線はない。このデータ線に、データ（２）＋反転データ（２）＋ＥＣＣ（３）＋反転ＥＣＣ（３）をまとめて送る。この場合、データもＥＣＣもそれぞれ反転信号を付加することによりＤＣバランスを確保する。８Ｂ１０Ｂ符号化は使用しない。
ケースＢでは、データ線およびＥＣＣ専用線はそれぞれ１本である。データ線は８Ｂ１０Ｂ符号化を利用し、ＥＣＣ専用線はＥＣＣ（４）に反転ＥＣＣ（４）＋ダミー（２）を追加して１０ビット化を図る。この場合、データ（１０）＋ＥＣＣ（４）≦２^４−１を満たす。

ケースＣでは、データ線が２本およびＥＣＣ専用線が１本である。データ線２本は８Ｂ１０Ｂ符号化を利用し、ＥＣＣ専用線はＥＣＣ（５）に反転ＥＣＣ（５）を追加して１０ビット化を図る。この場合、データ（２０）＋ＥＣＣ（５）≦２^５−１を満たす。
ケースＤでは、データ線が３本およびＥＣＣ専用線が１本である。データ線２本は８Ｂ１０Ｂ符号化を利用し、ＥＣＣ専用線はＥＣＣ（５）に反転ＥＣＣ（５）を追加して１０ビット化を図る。この場合、データ（２０）＋ＥＣＣ（５）≦２^５−１を満たす。残りはデータ（２）＋反転データ（２）＋ＥＣＣ（３）＋反転ＥＣＣ（３）をまとめて１線で送るが８Ｂ１０Ｂは使用しない。これはスレーブ装置からマスター装置への送信に使用する。

ケースＥでは、データ線が３本およびＥＣＣ専用線が１本である。データ線３本は８Ｂ１０Ｂ符号化を利用する。ＥＣＣは６ビットを１線で送る。そのうち４ビット分だけ反転ＥＣＣ（４）を生成し、これをＥＣＣに追加し１０ビット化を図る。この場合、データ（３０）＋ＥＣＣ（６）≦２^６−１を満たす。これはマスター装置からスレーブ装置への送信に使用する（コスト優先）。
ケースＦでは、データ線が３本およびＥＣＣ専用線が２本である。データ線３本は８Ｂ１０Ｂ符号化を利用する。ＥＣＣは６ビットを２線に分割。反転ＥＣＣ（３）とダミー（４）を各線に追加し１０ビット化を図る。この場合、データ（３０）＋ＥＣＣ（６）≦２^６−１を満たす。

ケースＧでは、データ線が４本およびＥＣＣ専用線が２本である。データ線４本は８Ｂ１０Ｂ符号化を利用する。ＥＣＣは６ビットを２線に分割する。反転ＥＣＣ（３）とダミー（４）を各線に追加し１０ビット化を図る。この場合、データ（４０）＋ＥＣＣ（６）≦２^６−１を満たす。
ケースＨでは、データ線が５本およびＥＣＣ専用線が２本である。データ線５本は８Ｂ１０Ｂ符号化を利用する。ＥＣＣは６ビットを２線に分割する。反転ＥＣＣ（３）とダミー（４）を各線に追加し１０ビット化を図る。この場合、データ（５０）＋ＥＣＣ（６）≦２^６−１を満たす。

ケースＩでは、データ線が６本およびＥＣＣ専用線が２本である。データ線６本は８Ｂ１０Ｂ符号化を利用する。ＥＣＣは７ビットを２線に振り分ける。一方は反転ＥＣＣ（４）とダミー（２）を追加し、他方は反転ＥＣＣ（３）とダミー（４）を追加してそれぞれ１０ビット化を図る。この場合、データ（６０）＋ＥＣＣ（７）≦２^７−１を満たす。
ケースＪでは、データ線が７本およびＥＣＣ専用線が２本である。データ線７本は８Ｂ１０Ｂ符号化を利用する。ＥＣＣは７ビットを２線に振り分ける。一方は反転ＥＣＣ（４）とダミー（２）を追加し、他方は反転ＥＣＣ（３）とダミー（４）を追加してそれぞれ１０ビット化を図る。この場合、データ（７０）＋ＥＣＣ（７）≦２^７−１を満たす。これはマスター装置からスレーブ装置への送信に使用する（速度優先）。
なお、ファイバ芯線１１本以上の場合はここには例示されていないが、この場合も、上述の各ケースの組合せでデータ線およびＥＣＣ専用線を用いてＤＣバランスのとれた信号を伝送することができる。

図５（ａ）〜（ｄ）は、ＥＣＣ６ビットのケースにおける反転ビットまたはダミービットの付加方法の具体例を示す図である。ＥＣＣ６ビットを１０ビット化するに際し、図５（ａ）では、連続した空き４ビットに図示のように反転ＥＣＣを挿入する。ここで、反転ＥＣＣはＥＣＣ６ビットの先頭４ビットを用いて行っているが、これ以外のビットを用いてもよい。これは以下の例でも同様である。図５（ｂ）では、ＥＣＣ６ビットの先頭４ビットを図示のように交互に反転させ空き４ビットに反転ＥＣＣを挿入する。図５（ｃ）では、連続した空き４ビットに図示のようにダミービット（固定値）を挿入する。ダミービットの挿入位置は任意である。図５（ｄ）では、ＥＣＣ６ビットの先頭４ビットについて図示のようにダミービット交互に挿入する。以上において、１０ビット化されたＥＣＣにおける反転ＥＣＣおよびダミービットは受信側で無視される。このことは以下の例でも同様である。なお、ＤＣバランスについては、０データと１データの出現比率は常に５対５になっていることが理想的であるが、上述のとおり、部分的に６対４または４対６の状態が混じっていたとしても、それで固定してしまわない限り現実的には問題ない。しかし、出来る限り最適な方法、即ち同じ値の連続が最も少なくなる方法を選択することが好ましい。この点について次に述べる。

図６（ａ）〜（ｄ）は、ＥＣＣ６ビットに反転ビットまたはダミービットを付加しシリアル化して送る場合の具体例を示す図である。図６（ａ）は、図５（ａ）のように１０ビット化したＥＣＣをシリアル化したものを示す。この場合、同じ値が最大６ビット連続して現れる可能性がある。図６（ｂ）は、図５（ｂ）のように１０ビット化したＥＣＣをシリアル化したものを示す。この場合、同じ値が最大３ビット連続して現れる可能性がある。図６（ｃ）は、図５（ｃ）のように１０ビット化したＥＣＣをシリアル化したものを示す。この場合、同じ値が最大７ビット連続して現れる可能性がある。図６（ｄ）は、図５（ｄ）のように１０ビット化したＥＣＣをシリアル化したものを示す。この場合、同じ値が最大４ビット連続して現れる可能性がある。以上を勘案すると、ＤＣバランスに関して、図６（ｂ）の場合が上記の中で最適ということができる。

図７は、ＥＣＣ３ビットのケースにおける反転ビットの付加方法の具体例を示す図である。本例はＥＣＣを２ビットのデータと同じ線（共用線）で送るもので、データに対しても８Ｂ１０Ｂ符号化は行わない。１０ビット化は、まずＥＣＣ３ビットを交互に反転し、続いてデータ２ビットを交互に反転して行う。これによりデータおよびＥＣＣのＤＣバランスをとることができる。

図８は、ＥＣＣ４ビットのケースにおける反転ビットおよびダミービットの付加方法の具体例を示す図である。本例はＥＣＣ４ビットを前半と後半の２ビットずつに分けてそれぞれ交互に反転し、前半の反転終了後にダミービットを１ビット挿入し、後半の反転終了後に反転されたダミービットを１ビット挿入して１０ビット化するものである。これによりＥＣＣのＤＣバランスをとることができる。

図９は、ＥＣＣ５ビットのケースにおける反転ビットの付加方法の具体例を示す図である。本例はＥＣＣ５ビットを１ビットずつ交互に反転して１０ビット化を図るものである。これによりＥＣＣのＤＣバランスをとることができる。

図１０は、ＥＣＣ６ビットを２本の専用線で送るケースにおける反転ビットおよびダミービットの付加方法の具体例を示す図である。本例はＥＣＣ６ビットを前半の３ビットと後半の３ビットに分割し、それぞれを２本のＥＣＣ専用線に振り分ける。前半の３ビットは、図示のようにダミービットを２ビット挿入後に交互に反転し、この反転終了後にダミービットをさらに２ビット挿入して１０ビット化し、後半の３ビットも同様に、ダミービットを２ビット挿入後に交互に反転し、この反転終了後にダミービットをさらに２ビット挿入して１０ビット化するものである。これによりＥＣＣのＤＣバランスをとることができる。

図１１は、ＥＣＣ７ビットのケースにおける反転ビットおよびダミービットの付加方法の具体例を示す図である。本例はＥＣＣ７ビットを前半の４ビットと後半の３ビットに分割し、それぞれを２本のＥＣＣ専用線に振り分ける。前半の４ビットは、図示のようにまず２ビットを交互に反転しダミービットを１ビット挿入したのちさらに２ビットを交互に反転し再度ダミービットを１ビット挿入して１０ビット化し、後半の３ビットは、ダミービットを２ビット挿入後に交互に反転し、この反転終了後にダミービットをさらに２ビット挿入して１０ビット化するものである。これによりＥＣＣのＤＣバランスをとることができる。

図１２は、データとＥＣＣの流れの一例を示す図である。本図は、下り１０チャンネル（Ｄ０〜Ｄ８，ＣＬＫ）、上り５チャンネル（Ｄ’０〜Ｄ’３，ＣＬＫ）の場合を示している。ＣＰＵ（プロセッサ）を搭載している基板であるマスター装置１からＡＳＩＣやメモリなどを搭載している基板であるスレーブ装置２〜４にデータを書込むときは、マスター装置１からアドレスＡＤ、データＤＡ、ライトＷＲ、チップセレクトＣＳなどの各制御信号並びに誤り訂正符号ＥＣＣおよびフレームクロック（ＣＬＫ）などの信号を光送信器から光伝送路５を介して送信する。各スレーブ装置２〜４はこれらの信号を光受信器により受信する。またマスター装置１がスレーブ装置２〜４のデータを読み取るときは、まずマスター装置１からアドレスＡＤ、リードＲＥ、チップセレクトＣＳなどの信号を光送信器から光伝送路５を介して送信すると、スレーブ装置２〜４が光受信器により受信した信号に従い動作を実行する。そしてスレーブ装置２〜４は光送信器から光伝送路６を介してデータＤＡおよび誤り訂正符号ＥＣＣをマスター装置１に送る。本例では、戻りのフレームクロック（ＣＬＫ’）信号は送らない。マスター装置１は光受信器によりそのデータ信号等を受信しデータを受け取ることができる。ここで伝送される信号はＥＣＣを含めてＤＣバランスのとれた状態とされている。

マスター装置１から光分岐装置５５を経由してスレーブ装置に光信号を送信する場合、１対１接続による伝送の場合とは異なり、マスター装置１からの光信号は全てのスレーブ装置２〜４に送信されることになる。これは光分岐装置５５で分岐された信号が各スレーブ装置にそれぞれ到達するからである。従って、各スレーブ装置の受信側では自分に関係している信号であるかどうかを判定し、その結果、自分に対して送信されている信号であるならばその信号を受け取り、そうでなければ無視する判定装置を備える。この判定を行うために、各スレーブ装置には固有の識別番号が記憶されている。この識別番号はマスター装置より各スレーブ装置に付与することができる。

図１３は、データとＥＣＣの流れの他の例を示す図である。本図が図１２の例と特に異なる点は、チャンネル数が、下り５チャンネル（Ｄ０〜Ｄ３，ＣＬＫ）、上り５チャンネル（Ｄ’０〜Ｄ’３，ＣＬＫ）とされているところにある。本例は、マスター装置１からスレーブ装置２〜４に向かうアドレスバス、データバスの本数を上位ビットと下位ビットに２分割し、２クロックに分けて転送することで、ファイバの本数を減らすことを可能にしたものである。即ち、上りチャンネルでは、アドレスＡＤおよびデータＤＡはそれぞれ１６ビットを８ビットずつに分け、２サイクルかけてマスター装置１からスレーブ装置２〜４へ伝送される。誤り訂正符号（ＥＣＣ）は、ＥＣＣ６ビットにその反転信号４ビットを付加してＤＣバランスをとり１０ビットで伝送される。また、下りチャンネルでは、データＤＡは１６ビットでスレーブ装置２〜４からマスター装置１へ伝送され、そして誤り訂正符号（ＥＣＣ）は、ＥＣＣ５ビットにその反転信号５ビットを付加してＤＣバランスをとり１０ビットで伝送される。

本発明は、フォトダイオードの応答性を維持しつつビットエラーレートとデータ伝送帯域を確保できるので、例えば、光バスにより複数の機器間や制御基板間等のノード間を相互に接続した誤り訂正符号付き信号伝送システムに適用することができる。

信号伝送システムの一例を示す概略図である。 図１の信号伝送システムの具体的構成例を示すブロック図である。 データおよび誤り訂正符号（ＥＣＣ）のＤＣバランスのとり方について説明するための図である。 ファイバの本数（芯数）に対する最適なＥＣＣビット数およびデータ伝送可能なビット数（情報量）の関係の一例を示す図である。 （ａ）〜（ｄ）はＥＣＣ６ビットのケースにおける反転ビットまたはダミービットの付加方法の具体例を示す図である。 （ａ）〜（ｄ）はＥＣＣ６ビットに反転ビットまたはダミービットを付加しシリアル化して送る場合の具体例を示す図である。 ＥＣＣ３ビットのケースにおける反転ビットの付加方法の具体例を示す図である。 ＥＣＣ４ビットのケースにおける反転ビットおよびダミービットの付加方法の具体例を示す図である。 ＥＣＣ５ビットのケースにおける反転ビットの付加方法の具体例を示す図である。 ＥＣＣ６ビットを２本の専用線で送るケースにおける反転ビットおよびダミービットの付加方法の具体例を示す図である。 ＥＣＣ７ビットのケースにおける反転ビットおよびダミービットの付加方法の具体例を示す図である。 データとＥＣＣの流れの一例を示す図である。 データとＥＣＣの流れの他の例を示す図である。

符号の説明

１ マスター装置
２ メインスレーブ装置
３，４ サブスレーブ装置
５ 下り用の光伝送路
６ 上り用の光伝送路
１３，２３，３３，４３ 光送信器
１４，２４，３４，４４ 光受信器
５５ 光分岐装置
５６ 光結合装置
５１〜５４，６１〜６４ 光ファイバ
３０１ 元データ発生手段
３０２ ８Ｂ１０Ｂエンコーダ
３０３ パラレル／シリアル変換手段
３０４ ＥＣＣエンコーダ
３０５ ＥＣＣ生成部
３０６ 反転ＥＣＣ付加部

Claims (8)

1. データ信号およびその誤り訂正符号をシリアル化して一方のノードから他方のノードへ光伝送路を介して伝送する誤り訂正符号付き信号伝送システムであって、前記シリアル化されたデータ信号およびその誤り訂正符号がともにＤＣバランスのとれた状態で伝送されることを特徴とする誤り訂正符号付き信号伝送システム。
2. 前記データ信号とその反転信号および前記誤り訂正符号とその反転信号が共用線を介して伝送されることを特徴とする請求項１記載の誤り訂正符号付き信号伝送システム。
3. 前記誤り訂正符号とその反転信号が前記データ信号の伝送線とは別の専用線を介して伝送されることを特徴とする請求項１記載の誤り訂正符号付き信号伝送システム。
4. 前記誤り訂正符号とその反転信号が交互に配置されることを特徴とする請求項３記載の誤り訂正符号付き信号伝送システム。
5. 前記誤り訂正符号とダミービットが前記データ信号の伝送線とは別の専用線を介して伝送されることを特徴とする請求項１記載の誤り訂正符号付き信号伝送システム。
6. 前記誤り訂正符号とダミービットが交互に配置されることを特徴とする請求項５記載の誤り訂正符号付き信号伝送システム。
7. 前記誤り訂正符号とその反転信号およびダミービットが前記データ信号の伝送線とは別の専用線を介して伝送されることを特徴とする請求項１記載の誤り訂正符号付き信号伝送システム。
8. 前記誤り訂正符号が分割され、前記分割された誤り訂正符号とその反転信号および／またはダミービットが前記データ信号の伝送線とは別の複数の専用線を介してそれぞれ伝送されることを特徴とする請求項１記載の誤り訂正符号付き信号伝送システム。

Images