WO2011049014A1 - パリティ制御システム及び方法、並びに通信システム及び方法 - Google Patents

パリティ制御システム及び方法、並びに通信システム及び方法 Download PDF

Info

Publication number
WO2011049014A1
WO2011049014A1 PCT/JP2010/068139 JP2010068139W WO2011049014A1 WO 2011049014 A1 WO2011049014 A1 WO 2011049014A1 JP 2010068139 W JP2010068139 W JP 2010068139W WO 2011049014 A1 WO2011049014 A1 WO 2011049014A1
Authority
WO
WIPO (PCT)
Prior art keywords
parity
header
error correction
evaluation value
control system
Prior art date
Application number
PCT/JP2010/068139
Other languages
English (en)
French (fr)
Inventor
利彦 岡村
成五 高橋
章雄 田島
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2011537223A priority Critical patent/JP5724877B2/ja
Priority to CN201080047441.7A priority patent/CN102687443B/zh
Publication of WO2011049014A1 publication Critical patent/WO2011049014A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145Conversion to or from block codes or representations thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Definitions

  • the present invention relates to a parity control system and method, and a communication system and method, and more particularly, to bit pattern control of parity generated by error correction coding in communication.
  • bit pattern characteristics such as the balance of 0 and 1 (referred to as DC balance) and the length of a run (continuous 0 or 1) affect the communication characteristics. For this reason, processing for converting a transmission bit string is often performed before transmission so as to suppress the appearance of a bit pattern that deteriorates communication characteristics. This process is called modulation coding, line coding, or the like.
  • Such a technique reduces (1) the encoding method so as to satisfy a certain bit pattern characteristic with redundancy and (2) the probability of occurrence of a bit pattern leading to communication characteristic deterioration using a scrambler or the like. It is divided roughly into the method to do.
  • the scramble-based method randomizes a transmission bit string by using a pseudo-random number sequence generated by an easy-to-implement LFSR (Linear Feedback ⁇ Shift Register). This scrambling method is roughly classified into a synchronous type and a self-synchronous type.
  • LFSR Linear Feedback ⁇ Shift Register
  • Synchronous scrambling performs randomization by adding (exclusive OR) a pseudo-random number sequence generated in LFSR and an information sequence. In the synchronous scrambling, it is necessary to completely synchronize the register state in advance between the transmission side and the reception side. The advantage of this method is that no error is propagated even when an error (bit inversion) occurs.
  • Synchronous scrambling is employed in SONET, which is a standard for multiplexed transmission, and CCSDS, which is a recommendation for satellite communications.
  • Patent Document 2 describes an example of a wireless communication system that performs modulation after performing an error correction code encoding process.
  • the error correction code is decoded after the modulation code is decoded.
  • block modulation coding or self-synchronous scrambling is used, error propagation occurs due to the decoding, and therefore the error correction code is decoded in a situation where the error is widened. May occur.
  • FIG. 1 is a diagram showing this situation.
  • a transmission side (transmission apparatus) 11 generates parity by performing error correction coding on an information part by the process of the error correction coding unit 101, and then generates a parity by processing of the modulation coding unit 102.
  • the receiving side (receiving device) 13 performs modulation code decoding on the received sequence including the information part and the parity from the communication path 12 by the processing of the modulation code decoding means 103, and then performs the processing of the error correction code decoding means 104. Correct code decoding is performed.
  • the error of the received sequence is amplified by the process of the modulation code decoding unit 103 and may be in a range that cannot be corrected by the process of the error correction code decoding unit 104.
  • the order in which the modulation code is decoded after decoding the error correction code is desirable. After encoding, the order of error correction encoding is performed. At this time, if the error correction code is a systematic code in which the information part is transmitted as it is, the information part satisfies the channel restriction, but the parity generated by the error correction coding is not modulated and coded. become.
  • the parity generated for the information after modulation and coding is statistically regarded as sufficiently random, and the parity is transmitted as it is.
  • This method is considered to be a natural method when simple scrambling is applied to the information portion.
  • Non-Patent Document 1 For example.
  • FIG. 2 is a diagram showing a process of the prior art disclosed in Non-Patent Document 1.
  • the transmitting side 11 performs modulation encoding of the information part by the process of the first modulation encoding unit 201, and then performs error correction encoding of the modulated information part by the process of the error correction encoding unit 202. Generate parity. The parity generated by the error correction coding is converted by the modulation coding different from the information portion by the processing of the second modulation coding means 203 and sent to the communication path 12 as a transmission sequence together with the information portion.
  • the receiving side 13 first performs modulation code decoding on the parity by the processing of the first modulation code decoding means 204 when receiving a reception sequence consisting of the information part and parity received from the communication path 12.
  • the process of the modulation coding means 203 on the transmission side is a method for suppressing error propagation
  • the error correction code is decoded in a form that suppresses error propagation as a whole by the process of the error correction code decoding means 205 at the next stage. Can be executed.
  • the modulation code decoding processing of the information part by the second modulation code decoding means 206 at the next stage can be performed in the state without error after error correction code decoding.
  • An object of the present invention is to provide a system and method for solving the above problems.
  • a parity control system generates parity by performing error correction coding after modulation coding on an information part to be transmitted on a transmission side, and generates the parity on the reception side. And error correction code decoding and modulation code decoding for a reception sequence including the parity, and an error correction code by adding a header to the information portion on which modulation encoding is performed on the transmission side An information block serving as an input of the data is configured, parity is generated by error correction coding using the information block as an input, and a bit pattern of the parity is controlled using the value of the header.
  • parity bit pattern control in a communication scheme in which error correction coding is performed after modulation coding of an information portion, when modulation coding with very small redundancy is applied to the information portion. It is also possible to provide a parity control system that performs conversion for improving bit pattern characteristics with a small redundancy with respect to parity and that does not cause error propagation during reception.
  • FIG. 3 is a block diagram showing a configuration for performing parity control using an information part in the first embodiment of the present invention. It is a block diagram which shows the structure which performs parity control also using the statistical evaluation value obtained by the modulation
  • the processing flow which concerns on the 2nd Embodiment of this invention, it is a figure which shows the processing flow at the time of the reception in the system which does not transmit the parity header by the receiving side.
  • (A) to (d) are examples of information block formats when the information portion is input for error correction coding in 66-bit or 65-bit block units in the embodiment of the present invention.
  • it is a figure which shows the example of the processing flow of the parity selection based on two types of statistical evaluation values.
  • (A), (b) is a graph which shows the simulation result of the bit pattern characteristic of the parity by the Example of this invention.
  • FIG. 3 shows the data structure of the codeword of the error correction code in the parity control system according to the first embodiment of the present invention.
  • an information block that is input to error correction coding is configured by a header (referred to as a “parity header”) with respect to information subjected to modulation coding, and parity is generated by coding this information block.
  • the parity bit pattern to be actually transmitted is controlled by adjusting the value of the parity header.
  • a parity header is placed at the end of the information block, but it can be placed at other positions.
  • FIG. 4 is a diagram showing a parity header and parity generation process on the transmission side in the present embodiment.
  • FIG. 4 illustrates the case where there are two types of parity headers, it can be easily derived from FIG.
  • the processing on the transmission side will be described with reference to FIG.
  • the transmission side generates an information block by adding a parity header h1 to the transmission information (step 401).
  • error correction coding is performed on the information block generated in step 401 to generate parity 1 (step 402).
  • a statistical evaluation value (see later) for parity 1 is obtained (step 403).
  • the transmission side performs the following processing in parallel with steps 401 to 403. That is, an information block is generated by adding a parity header h2 to the transmission information (step 404). Next, error correction coding is performed on the information block generated in step 404 to generate parity 2 (step 405). Next, a statistical evaluation value (see later) for parity 2 is obtained (step 406).
  • the transmitting side compares the statistical evaluation values obtained in steps 403 and 406, respectively (step 407), and selects a parity header and parity based on the comparison result (step 408).
  • the statistical evaluation value is a value representing the bit pattern characteristic of parity, and can be a maximum run length, DC balance, or a combination of these.
  • the maximum run length is a maximum value of 0 or 1 lengths that are continuous in the bit pattern.
  • DC balance is expressed as the difference between the number of 0's and 1's in the bit pattern.
  • This embodiment can be realized by performing error correction coding a plurality of times as shown in FIG. 4, but can be simplified by using the linearity of the error correction code. That is, the parity generation by the error correction encoder is actually performed only once, and the corresponding parity can be generated by adding a correction sequence corresponding to the parity header to the parity 1 obtained there.
  • Figure 5 shows the configuration.
  • the correction sequence can be obtained as a parity for an information block having an information part of “all 0” and a parity header part having a value obtained by adding h1 and h2.
  • the transmission side (transmission apparatus) 51 includes a parity generation unit 500 that generates parity from information after modulation and coding.
  • the parity generation unit 500 includes temporary parity header addition means 501, error correction coding means 502, and parity control means 503.
  • the temporary parity header adding unit 501 adds the bit string of the parity header h1 to the information and generates the input of the error correction encoding unit 902.
  • Error correction coding means 902 performs error correction coding on the input and outputs parity 1.
  • the parity control unit 503 generates and outputs a parity header corresponding to the finally transmitted parity based on the parity 1 output from the error correction encoding unit 502.
  • FIG. 6 is a diagram showing the configuration of the parity control means 501 in FIG. 5, and shows the configuration when there are two types of parity headers as in FIG.
  • the parity control unit 501 illustrated in FIG. 1 includes a first statistical evaluation value calculation unit 601, a second statistical evaluation value calculation unit 602, a correction series generation unit 603, a determination unit 604, a selector 605, and a buffer 606.
  • the parity control unit 501 illustrated in FIG. 1 includes a first statistical evaluation value calculation unit 601, a second statistical evaluation value calculation unit 602, a correction series generation unit 603, a determination unit 604, a selector 605, and a buffer 606.
  • the first statistical evaluation value calculation means 601 calculates characteristic values (statistical evaluation values) such as DC balance and maximum run length of the parity 1 output from the error correction coding means 502.
  • the buffer 606 temporarily stores the parity 1.
  • the correction sequence generation unit 603 generates a correction sequence that is a difference between the parity generated by the parity headers h1 and h2. That is, parity 2 can be obtained by adding the correction sequence to parity 1. Typically, this can be realized by storing a correction sequence in a memory such as a ROM and reading it out.
  • the second statistical evaluation value calculation unit 602 uses the same characteristic value (statistical evaluation value) as the first statistical evaluation value calculation unit 601 for the parity corresponding to the parity 2 generated by adding the parity 1 and the correction series. calculate.
  • the determining unit 604 compares the bit pattern characteristic values (statistical evaluation values) calculated by the first and second statistical evaluation value calculating units 601 and 602 to determine which parity is actually selected. In general, selection is performed based on the better balance of 0 and 1 for DC balance, and the smaller maximum run length for maximum run length. Output the determined parity header.
  • the selector 605 selects a correction sequence (generated by the correction sequence generation unit 603) for the parity 1 of the buffer 606 according to the parity header selected by the determination unit 604, and adds this to generate a final parity.
  • the selector 605 outputs “all 0” and transmits the parity 1 of the buffer 606 as it is.
  • FIG. 7 shows the decoding until the information is obtained when the receiving side (receiving apparatus) 53 in the present embodiment receives data transmitted by performing parity control from the transmitting side 51 via the communication path 52. The process is shown.
  • the error correction code decoding means 701 decodes the error correction code for the received sequence for the code word.
  • the decoding result is composed of information and a parity header, and only the information portion of this is subjected to modulation / coding decoding by the modulation / coding / decoding means 702 to obtain information.
  • the receiving side 53 can cope without performing special processing.
  • FIG. 8 shows such an embodiment of the present invention with respect to FIG.
  • the parity control means 803 in the parity generation unit 500 on the transmission side has a parity header and a parity from the end of the information part for the maximum run length in the bit pattern characteristics, in the parity header and the parity, or in the format of FIG. Only the series related to is used as the statistical evaluation value.
  • the parity control unit 803 calculates the DC balance of the entire codeword including the information portion.
  • FIG. 9 is a block diagram showing the configuration.
  • the modulation and coding means 901 for the information gives the parity control means 903 the bit pattern characteristic values such as information on the DC balance of the information part and the last run of the information part. provide.
  • the parity control unit 903 calculates a statistical evaluation value based on this information and the parity bit pattern.
  • FIG. 10 shows the flow of processing on the receiving side 53 at that time.
  • the parity headers 1 and 2 are set, and the first and second error correction code units 701a and 701b attempt to decode the error correction code, respectively.
  • a Reed-Solomon code which will be described later, when decoding is performed with the parity header set to a value different from the actual value, a result indicating that the correction cannot be performed is output from the first and second error correction code units 701a and 701b.
  • the decoding result discriminating means 1001 receives the results from the first and second error correcting code means 701a and 701b and selects the result of the one that has been correctly decoded (in the example of FIG. 10, the first error correcting code means 701a). Then, as in FIG. 7, the information part excluding the parity header (parity header 1 in the example of FIG. 10) is sent to the upper processing, that is, the modulation code decoding means 702.
  • the Reed-Solomon code is a code that meets this requirement.
  • the code length is 255 symbols at the maximum, and errors up to 8 symbols can be corrected when the parity is 16 symbols.
  • the primitive element of GF (2 ⁇ 8) is determined by the following equation on GF (2), for example.
  • g (x) (x ⁇ ) (x ⁇ ⁇ 2) (x ⁇ ⁇ 16)
  • the information part in the Reed-Solomon code with 32 redundant symbols on GF (2 ⁇ 8) is 223 symbols at the maximum, but when the information part is a multiple of 66-bit block, FIG.
  • an information block of error correction coding consisting of 223 symbols is generated.
  • FIG. 11B shows a case where the information part is a 65-bit block.
  • a 5-bit parity header is connected to 27 blocks to generate an information block of 220 symbols.
  • FIGS. 11C and 11D are examples of information block formats when Reed-Solomon codes having 16 parity symbols (up to 239 information symbols) are used.
  • the maximum run length In communication, it is generally better for the maximum run length to be small.
  • the maximum run length is used as a statistical evaluation value, one method is to select the one with the minimum value.
  • DC balance is used as a statistical evaluation value, one method is to select the one that minimizes the difference between the number of 0s and the number of 1s.
  • Statistic evaluation value is often less than a certain value.
  • a method of selecting a parity according to the criterion can be considered.
  • the following methods can be considered.
  • the simplest method is to rank the parity headers, and when there are a plurality of target parities, select them according to the ranks.
  • a method of selecting at random from a plurality of candidates is also conceivable.
  • a random selection is performed by a method that is difficult to guess, it is possible to reduce the threat that a malicious person intentionally transmits a bit pattern that leads to deterioration of communication characteristics to interfere with the system.
  • the parity control means on the transmission side first checks whether there is only one parity whose first statistical evaluation value satisfies the reference time (step 1201).
  • the maximum run length is selected as the first statistical evaluation value, for example, a certain reference value M is set, and it is checked whether the maximum run length of only the parity is M or less. If the parity is uniquely determined by this, the parity header and parity are selected (step 1202). Otherwise, that is, when the first statistical table value of a plurality of parities satisfies the reference value, or the statistical evaluation values of all the parities do not satisfy the reference value, the parity based on the second statistical evaluation value 2 Is selected (step 1203).
  • second statistical evaluation value DC balance
  • a simulation (10 ⁇ 6 codewords) is performed.
  • the error correction code used was a 16 symbol parity Reed-Solomon code ([Equation 2]), and the parity header used was [Equation 4].
  • the results obtained with the conventional coding without using the parity header are also shown.
  • the present embodiment shows the number of times that the parity whose maximum run length is greater than 15 appears as compared with the conventional example. It can be seen that is very suppressed.
  • FIG. 13B it can be seen that, in the case where the absolute value of the DC balance is also large at the same time, the present embodiment can suppress the number of occurrences by one digit or more than the conventional example.
  • the parity header for controlling the parity is 1 bit, it depends on the value.
  • the bit pattern of parity is greatly different, and by selecting a parity with good bit pattern characteristics from among multiple parities according to the parity header value, it is possible to greatly improve the bit pattern characteristics even with small redundancy Become.
  • parity control system and method can be realized by hardware, software, or a combination thereof.
  • the above parity control system can be realized by hardware, but can also be realized by a computer reading a program for causing the computer to function as the system from a recording medium and executing the program.
  • the parity control method described above can be realized by hardware, but is also realized by a computer reading a program for causing the computer to execute the method from a computer-readable recording medium and executing the program. be able to.
  • any hardware can be applied as long as the functions of the respective means described above can be realized.
  • it may be configured individually for each function of each means described above, or may be configured integrally with the function of each means.
  • a system for performing correction code decoding and modulation code decoding wherein on the transmission side, a header is added to an information part subjected to modulation and coding to constitute an information block serving as an input for error correction coding.
  • a parity control system wherein parity is generated by error correction coding using an information block as input, and a bit pattern of the parity is controlled using the value of the header.
  • the transmission side In the parity control system according to supplementary note 1, the transmission side generates a plurality of parities according to the value of the header, and calculates a statistical evaluation value determined from the bit pattern for each parity.
  • a parity control system that performs parity control by selecting a parity based on the statistical evaluation value.
  • the transmission side includes a temporary parity header addition unit that generates a block of information by adding a fixed header to an information part to be transmitted, and the temporary parity header unit. Parity for information block to which error correction coding means for calculating parity for information block to be generated, and to which the header is different from the header added by the temporary parity header addition means based on the input of the parity
  • a parity control system comprising: a header for calculating and a parity control means for selecting a parity.
  • the parity control means includes a statistical evaluation value calculation means for calculating a characteristic value for the parity, a header added by the temporary parity header addition means, and a parity at that time
  • a correction sequence generation unit that generates a correction sequence for generating a parity corresponding to a different header, and a header and a parity to be transmitted are determined from characteristic values of each parity generated by the statistical evaluation value calculation unit.
  • a parity control system comprising: a determination unit.
  • an error correction code used in the error correction coding is a Reed-Solomon code, and a header for the parity is combined with the information part.
  • a parity control system having a size that is a multiple of the number of bits of the symbol of the Reed-Solomon code.
  • parity control system In the parity control system according to supplementary note 12, if there are a plurality of selected parities on the transmission side or none at all, a final parity is randomly selected from a plurality of target parities.
  • a parity control system characterized by determining.
  • parity control system In the parity control system according to supplementary note 12, when the transmission side prepares a second statistical evaluation value and there are a plurality of selected parities or none at all, a plurality of parities to be processed A parity control system, wherein parity is selected based on the second statistical evaluation value.
  • error correction coding is performed after modulation coding is performed on the information part to be transmitted to generate parity, and on the receiving side, an error is detected with respect to the reception sequence including the information part and the parity.
  • a method for performing correction code decoding and modulation code decoding wherein on the transmission side, a header is added to an information part subjected to modulation encoding, and an information block that is input for error correction encoding is configured.
  • a parity control method wherein parity is generated by error correction coding using an information block as input, and a bit pattern of the parity is controlled using the value of the header.
  • the transmission side generates a plurality of parities according to the value of the header, and calculates a statistical evaluation value determined from the bit pattern for each parity.
  • a parity control method wherein parity control is performed by selecting a parity based on the statistical evaluation value.
  • the transmission side adds a fixed header to an information part to be transmitted to generate an information block, and the temporary parity header process. Parity for an information block in which an error correction encoding process for calculating parity for the generated information block and a header different from the header added in the temporary parity header addition process based on the input of the parity are added. And a parity control process for calculating a header and a parity control process for selecting parity.
  • the parity control process includes a statistical evaluation value calculation process for calculating a characteristic value for the parity, a header added in the temporary parity header addition process, and a parity at that time.
  • a correction sequence generation process for generating a correction sequence for generating a parity corresponding to a different header, and a header and a parity to be transmitted are determined from characteristic values of each parity generated in the statistical evaluation value calculation process.
  • a parity control method comprising: determining processing.
  • an error correction code used in the error correction coding is a Reed-Solomon code, and a header for the parity is combined with the information portion.
  • the parity control method is characterized in that the size is a multiple of the number of bits of the symbol of the Reed-Solomon code.
  • a second statistical evaluation value is prepared on the transmission side, and when there are a plurality of selected parities or none at all, a plurality of target parities
  • a parity control method comprising: selecting a parity based on the second statistical evaluation value.
  • Appendix 30 A communication method characterized by performing communication using the parity control method according to any one of appendices 16 to 29.
  • the present invention is applicable to a parity control system and method in optical communication and the like, and a communication system and method for performing communication using the parity control system and method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

 パリティ制御システムは、送信側で、送信する情報部分に対して変調符号化後に誤り訂正符号化を行ってパリティを生成し、受信側で、情報部分とパリティとを含む受信系列に対して誤り訂正符号復号及び変調符号復号を行う。送信側で、変調符号化を行った情報部分に対してヘッダを付加して誤り訂正符号化の入力となる情報ブロックを構成し、その情報ブロックを入力とする誤り訂正符号化によりパリティを生成し、ヘッダの値を用いてパリティのビットパタンを制御する。

Description

パリティ制御システム及び方法、並びに通信システム及び方法
 本発明は、パリティ制御システム及び方法、並びに通信システム及び方法に係り、特に通信における誤り訂正符号化で生成されるパリティのビットパタン制御に関する。
 デジタル通信においては、0、1の個数のバランス(DCバランスと呼ぶ)やラン(0もしくは1の連続)の長さといったビットパタン特性が通信特性に影響を与える。このため、通信特性が劣化するようなビットパタンが現れることを抑えるように送信ビット列を変換する処理が送信前に施されることが多い。この処理は、変調符号化やラインコーディング等と呼ばれている。
 このような技術は、(1)冗長度をもって厳密にあるビットパタン特性を満たすように符号化を行う方式と、(2)スクランブラなどを用いて通信特性劣化につながるビットパタンの発生確率を小さくする方式に大別される。
 (1)の符号化を行う方式については、イーサネット(登録商標)で利用されているマンチェスタ符号化や8B/10B符号化が代表的である。これらは、DCバランスやラン長の通信路制約をブロック単位で厳格に満たす変換を行う。本明細書では、これらをブロック変調符号化とよぶことにする。ブロック変調符号化は、理想のビットパタンを生成するが、冗長度が大きくなる問題がある。例えば、8B/10B符号は8ビットを10ビットに変換するために、10Gbpsで情報を伝送するためには、チャネルの速度は12.5Gbpsとなり、送受信デバイスもこの速度に対応する必要がある。ブロックを大きくすることで、冗長度の改善を図ることができるが、一般には、ブロックの大きさとともに変換処理は複雑になる。これに関し、たとえば特許文献1では、ブロック符号を用いたデジタルデータ伝送システムの一例が記載されている。
 (2)のスクランブルに基づく方式は、実装容易なLFSR(Linear Feedback Shift Register)で発生する擬似乱数列を利用して送信ビット列をランダム化する。このスクランブル方式は、同期型と自己同期型に大別される。
 同期型スクランブルは、LFSRで発生する擬似乱数列と情報系列を加算(排他的論理和)することによってランダム化を行う。同期型スクランブルは、送信側と受信側でレジスタの状態に関して事前に完全に同期を取る必要がある。この方式の利点は、エラー(ビット反転)が発生する際にもエラーは伝播しないことが上げられる。同期型スクランブルは、多重化伝送における標準であるSONETや衛星通信の勧告であるCCSDSなどで採用されている。
 自己同期型スクランブルは、過去の出力ビットをLFSRに格納し、情報系列にLFSRの出力を加算して出力ビットを生成する。この方式には、ビット反転のエラーが発生した際にはLFSRの結線数分だけエラーが伝播するデメリットが存在するが、フレーム同期をとる必要がなく、同期ずれのエラーも回復可能となるメリットがある。さらに、自己同期型にはセキュリティ上の利点もある。
 すなわち、スクランブルに基づく方式では、スクランブルの効果を打ち消すようなデータを入力することによる妨害行為がセキュリティ上の脅威として挙げられる。これに対し、自己同期型スクランブルでは、攻撃者はLFSRの初期状態をランダムに選んで妨害となるような系列を発生させることになるが、攻撃者の設定した初期状態と実際の初期状態が一致する確率は、LFSR長が十分に長ければ十分に小さくすることができる。自己同期型スクランブルは、イーサネット(登録商標)における64b/66b符号化などで使用されている。
 変調符号化を行った場合であっても、通信路のS/N比が小さい場合などには、誤り訂正符号化を同時に考える必要がある。この際、変調符号化と誤り訂正符号化の順序が問題になる。
 自然なアプローチは、変調符号化をなるべく下位レイヤで行うことであり、誤り訂正符号化を行ったあとに変調符号化を行う順序となる。これに関し、たとえば特許文献2では、誤り訂正符号の符号化処理を施した後、変調を行う無線通信システムの一例が記載されている。
 しかし、この場合には、受信時には変調符号の復号のあとに誤り訂正符号の復号を行うことになる。ブロック変調符号化や自己同期型スクランブルを用いる場合には、その復号によってエラー伝播が発生するため、このときエラーが拡大した状況で誤り訂正符号の復号を行うことになり、特性が劣化する現象が発生することがある。
 図1は、この状況を表す図である。図1において、送信側(送信装置)11は、誤り訂正符号化手段101の処理により情報部分を誤り訂正符号化してパリティを生成し、その後で変調符号化手段102の処理により情報部分とパリティとを変調符号化して送信系列を生成し、通信路12に送信する。受信側(受信装置)13は、通信路12からの情報部分とパリティとを含む受信系列に対し変調符号復号手段103の処理により変調符号復号を行い、その後で誤り訂正符号復号手段104の処理により訂正符号復号を行う。このとき、受信系列のエラーは、変調符号復号手段103の処理より増幅され、誤り訂正符号復号手段104の処理では、訂正不可能な範囲となってしまうことがある。
 エラー伝播の影響を避けるためには、変調符号の復号はエラーフリーの状況で行う必要があり、このためには、誤り訂正符号の復号後に変調符号の復号を行う順序が望ましく、送信時には、変調符号化を行ったあとに誤り訂正符号化を行う順序となる。このとき、誤り訂正符号が、情報部分はそのまま送信する組織符号であれば、情報部分に関しては通信路制約を満たすが、誤り訂正符号化で生成されるパリティは、変調符号化がなされていないことになる。
 この問題に対して、変調符号化後の情報に対して生成したパリティは、統計的には十分にランダムとみなして、パリティはそのまま送信する方式が考えられる。この方式は、情報部分に単なるスクランブルを適用するような場合には自然な方式と考えられる。
 一方、パリティに対してブロック変調符号化や自己同期型スクランブルを適用する場合には、受信時にはパリティについては変調符号化の復号後に誤り訂正符号の復号を行うことになるため、パリティの復号におけるエラー伝播が問題になる。これに対して、パリティに対してはエラー伝播の影響のない、小さなブロックの変調符号化を用いてエラー伝播の避ける方式が考えられる。このような方式は、例えば非特許文献1に開示されている。
 図2は、非特許文献1に開示されている従来技術の処理過程を示す図である。
 図2において、送信側11は、第1変調符号化手段201の処理により情報部分の変調符号化を行ってから、誤り訂正符号化手段202の処理により変調後の情報部分を誤り訂正符号化してパリティを生成する。誤り訂正符号化で生成されたパリティは、第2変調符号化手段203の処理により情報部分とは異なる変調符号化で変換され、情報部分と共に送信系列として通信路12に送られる。
 受信側13は、通信路12から受信される情報部分とパリティからなる受信系列の受信時には、最初に第1変調符号復号手段204の処理によりパリティに対する変調符号復号を行う。このとき、送信側の変調符号化手段203の処理がエラー伝播を抑える方式であるので、次段の誤り訂正符号復号手段205の処理により全体としてエラー伝播を抑えた形で誤り訂正符号の復号を実行することができる。そして、次段の第2変調符号復号手段206による情報部分の変調符号復号の処理は、誤り訂正符号復号後のエラーのない状態で行うことができる。
特開平11-243383号公報 特開2009-044484号公報
J.L.Fan and A.R.Calderbank, " A Modified Concatenated Coding, Scheme, with Application to Magnetic Data Storage," IEEE Trans. Information Theory, vol44, no.4, pp.1565-1574, 1998.
 情報部分の変調符号化を行ってから誤り訂正符号化を行う通信方式におけるパリティのビットパタン制御に関して、情報部分に非常に小さい冗長度の変調符号化を適用する場合にはパリティに関しても小さい冗長度でビットパタン特性を改善する変換を行うことが望ましく、かつ受信時にエラー伝播が発生しない方式が必要となる。
 本発明の目的は、上記課題を解決するためのシステム及び方法を提供することにある。
 上記目的を達成するため、本発明に係るパリティ制御システムは、送信側で、送信する情報部分に対して変調符号化後に誤り訂正符号化を行ってパリティを生成し、受信側で、前記情報部分と前記パリティとを含む受信系列に対して誤り訂正符号復号及び変調符号復号を行うシステムであって、前記送信側で、変調符号化を行った情報部分に対してヘッダを付加して誤り訂正符号化の入力となる情報ブロックを構成し、その情報ブロックを入力とする誤り訂正符号化によりパリティを生成し、前記ヘッダの値を用いてパリティのビットパタンを制御することを特徴とする。
 本発明によれば、情報部分の変調符号化を行ってから誤り訂正符号化を行う通信方式におけるパリティのビットパタン制御に関して、情報部分に非常に小さい冗長度の変調符号化を適用する場合にはパリティに関しても小さい冗長度でビットパタン特性を改善する変換を行い、かつ受信時にエラー伝播が発生しないパリティ制御システムを提供することができる。
関連技術の誤り訂正符号化、変調符号化の処理順序とエラーの影響を表す図である。 関連技術の変調符号化、誤り訂正符号化、パリティ変調符号化の処理順序とエラーの影響を表す図である。 本発明の第1の実施の形態に係るパリティ制御システムにおけるデータのフォーマットを表す図である。 本発明の第1の実施の形態に係るパリティ制御システムにおけるパリティ生成処理フローを示す図である。 本発明の第1の実施の形態に係るパリティ制御システムの送信側の構成を示すブロック図である。 図5におけるパリティ制御手段の構成を示すブロック図である。 本発明の第1の実施の形態に係るパリティ制御システムの受信側における受信時の処理フローを示す図である。 本発明の第1の実施の形態において、情報部分も利用したパリティ制御を行う構成を示すブロック図である。 本発明の第1の実施の形態において、情報部分の変調符号化で得られる統計評価値も用いてパリティ制御を行う構成を示すブロック図である。 本発明の第2の実施の形態に係るパリティ制御システムにおいて、受信側でのパリティヘッダを送信しない方式における受信時の処理フローを示す図である。 (a)~(d)は、本発明の実施例において、情報部分が66ビットもしくは65ビットのブロック単位で誤り訂正符号化の入力となる場合の情報ブロックのフォーマットの例である。 本発明の実施例において、2種類の統計評価値に基づくパリティ選択の処理フローの例を示す図である。 (a)、(b)は、本発明の実施例によるパリティのビットパタン特性のシミュレーション結果を示すグラフである。
 次に、本発明に係るパリティ制御システム及び方法、並びに通信システム及び方法の実施の形態について、図面を参照して詳細に説明する。
 (第1の実施の形態)
 図3は、本発明の第1の実施の形態に係るパリティ制御システムにおける誤り訂正符号の符号語のデータ構造を表している。本実施の形態は、変調符号化を行った情報に対してヘッダ(「パリティヘッダ」と呼ぶ)によって誤り訂正符号化の入力となる情報ブロックを構成し、この情報ブロックを符号化してパリティを生成し、パリティヘッダの値を調節して実際に送信するパリティのビットパタンを制御する。図3では、情報ブロックの末尾にパリティヘッダをおいているが、他の位置に置くこともできる。
 図4は、本実施の形態における送信側のパリティヘッダとパリティの生成過程を示す図である。図4では、パリティヘッダが2種類の場合を説明するが、2種類より大きい場合にも図8から容易に導くことができる。以下、図4に従って送信側の処理過程を説明する。
 まず、送信側は、送信情報に対してパリティヘッダh1を付加して情報ブロックを生成する(ステップ401)。次に、ステップ401で生成された情報ブロックに対して誤り訂正符号化を行い、パリティ1を生成する(ステップ402)。次に、パリティ1に対する統計評価値(後述参照)を求める(ステップ403)。
 また、送信側は、ステップ401~403と並行して次の処理を行う。すなわち、送信情報に対してパリティヘッダh2を付加して情報ブロックを生成する(ステップ404)。次に、ステップ404で生成された情報ブロックに対して誤り訂正符号化を行い、パリティ2を生成する(ステップ405)。次に、パリティ2に対する統計評価値(後述参照)を求める(ステップ406)。
 そして、送信側は、ステップ403と406でそれぞれ求めた統計評価値を比較し(ステップ407)、その比較結果を基にパリティヘッダとパリティを選択する(ステップ408)。
 ここで、統計評価値は、パリティのビットパタン特性を表す値で、最大ラン長やDCバランス、もしくはこれらを組み合わせた値などをとることができる。最大ラン長は、ビットパタンにおいて連続する0もしくは1の長さの最大値である。DCバランスは、ビットパタンにおける0と1の個数の差として表される。
 本実施の形態は、図4のように誤り訂正符号化を複数回行うことによって実現することができるが、誤り訂正符号の線型性を用いて簡易化することができる。つまり、誤り訂正符号器によるパリティ生成は実際には1回だけ行い、そこで得られたパリティ1に対してパリティヘッダに応じた補正系列を加算することによって対応するパリティを生成することができる。
 図5にその構成を示す。補正系列は、情報部分を「all 0」としてパリティヘッダ部分はh1とh2を加算した値とする情報ブロックに対するパリティとして得ることができる。
 図5において、送信側(送信装置)51は、変調符号化後の情報からパリティを生成するパリティ生成部500を有する。このパリティ生成部500は、仮パリティヘッダ付加手段501、誤り訂正符号化手段502、及びパリティ制御手段503を有する。仮パリティヘッダ付加手段501は、情報に対してパリティヘッダh1のビット列を付加して誤り訂正符号化手段902の入力を生成する。誤り訂正符号化手段902は、その入力を誤り訂正符号化してパリティ1を出力する。パリティ制御手段503は、誤り訂正符号化手段502から出力されるパリティ1を元に最終的に送信されるパリティと対応するパリティヘッダを生成して出力する。
 図6は、図5のパリティ制御手段501の構成を示す図であり、図4と同様にパリティヘッダが2種類の場合の構成を示している。
 図6に示すパリティ制御手段501は、第1統計評価値算出手段601、第2統計評価値算出手段602、補正系列生成手段603、判定手段604、セレクタ605、及びバッファ606を有する。
 第1統計評価値算出手段601は、誤り訂正符号化手段502から出力されるパリティ1のDCバランスや最大ラン長などの特性値(統計評価値)を算出する。バッファ606は、このパリティ1を一時的に格納する。
 補正系列生成手段603は、パリティヘッダh1とh2で生成されるパリティの差となる補正系列を生成する。つまりパリティ1に補正系列を加算することによってパリティ2を得ることができる。典型的には、ROMなどのメモリ上に補正系列を格納しておき、これを読み出すことによって実現することができる。
 第2統計評価値算出手段602は、パリティ1と補正系列を加算して生成されるパリティ2に対応するパリティに対して第1統計評価値算出手段601と同一の特性値(統計評価値)を算出する。
 判定手段604は、第1、第2統計評価値算出手段601、602で計算されたビットパタン特性値(統計評価値)を比較してどちらのパリティを実際に選択するかを決定する。通常はDCバランスであれば0、1の個数のバランスが優れている方、最大ラン長であれば最大ラン長が小さい方を基準に選択を行う。決定されたパリティヘッダを出力する。
 セレクタ605は、判定手段604で選択されたパリティヘッダに応じてバッファ606のパリティ1に対する補正系列(補正系列生成手段603で生成)を選択し、これを加算して最終的なパリティを生成する。図6では、パリティヘッダh1が選択された場合には、セレクタ605は、「all 0」を出力して、バッファ606のパリティ1をそのまま送信する構成を表している。
 図7は、本実施の形態における受信側(受信装置)53において、送信側51からパリティ制御を行って送信されたデータを通信路52を経由して受信したときに、情報を得るまでの復号過程を示している。受信側53では、符号語に対する受信系列に対して、誤り訂正符号復号手段701により誤り訂正符号の復号を実行する。その復号結果は、情報とパリティヘッダから成り、この中の情報部分のみに対して、変調符号化復号手段702により変調符号化復号を実行し、情報を得る。このように、受信側53では特別な処理を行うことなく対処できることが、本実施の形態の特徴の一つである。
 図4、図5では、パリティのビットパタン特性のみからその選択を行う方法を示しているが、本発明は必ずしもこれに限定されず、たとえば情報部分と合わせてのビットパタン特性に基づいて、送信するパリティを選択する方法も考えられる。図8は、図5に対して、このような本発明の実施の形態を表している。送信側のパリティ生成部500におけるパリティ制御手段803は、ビットパタン特性の内、最大ラン長については、パリティヘッダとパリティ内、もしくは図3のフォーマットであれば、情報部分の末尾からパリティヘッダとパリティにかかる系列のみを統計評価値とする。また、ビットパタン特性の内、DCバランスについては、パリティ制御手段803は、情報部分も含めて符号語全体のDCバランスを算出する。
 図8に対して、情報部分の変調符号化のときに算出した、情報部分の統計評価値を利用してパリティ制御を実行する形態も考えられる。図9は、その構成を示すブロック図である。図8に示す送信側のパリティ生成部500において、情報に対する変調符号化手段901は、パリティ制御手段903に対して情報部分のDCバランスや情報部分の末尾のランに関する情報などのビットパタン特性値を提供する。パリティ制御手段903は、この情報とパリティのビットパタンに基づき統計評価値を算出する。
 (第2の実施の形態)
 本発明の第2の実施の形態として、パリティヘッダによってパリティの制御を行うが、パリティヘッダを送信しない方法が考えられる。この場合、受信側でどちらのパリティが送信されたのかを判別するためには、復号時にはパリティヘッダを設定して複数回復号を行い、その復号結果から正しいパリティを判別することができる。
 図10は、そのときの受信側53の処理の流れを示している。
 受信側53では、パリティヘッダの値が不明であるので、パリティヘッダ1、2を設定して、第1、第2誤り訂正符号手段701a、701bによりそれぞれ誤り訂正符号の復号を試みる。後述のリード・ソロモン符号などでは、パリティヘッダを実際とは異なる値に設定して復号した場合には、訂正不能という結果が第1、第2誤り訂正符号手段701a、701bから出力される。
 復号結果判別手段1001は、第1、第2誤り訂正符号手段701a、701bからの結果を入力とし、正しく復号された方(図10の例では、第1誤り訂正符号手段701a)の結果を選択し、図7と同様にパリティヘッダ(図10の例では、パリティヘッダ1)を除いた情報部分を上位の処理、すなわち変調符号復号手段702に送る。
 本発明で使用する誤り訂正符号は、パリティヘッダのわずかな違いによってパリティのビットパタンが大きく変化することが望ましい。リード・ソロモン符号は、この要求に合致した符号である。本実施例では、リード・ソロモン符号はガロア体GF(2^8)(1シンボル=8ビット)上の符号を考える。ベーシックなリード・ソロモン符号では、このとき符号長は最大で255シンボルとなり、パリティを16シンボルとした場合には8シンボルまでのエラーを訂正可能となる。GF(2^8)の原始元は、例えばGF(2)上の次の方程式で決定される。
  [式1] α^8+α^4+α^3+α^2+1=0
 パリティシンボル数16のリード・ソロモン符号の生成多項式g(x)は、[式2]のようにとることができる。
  [式2] g(x)=(x-α)(x-α^2)・・・(x-α^16)
 GF(2^8)の元は、α^7、α^6、α^5、α^4、α^3、α^2、α、1を基底とするGF(2)上のベクトル表現で表すことができる。[式1]に対して、16進表記で、例えばα=0x02、α^8=0x1dなどと表される。
 情報系列を、
  [式3] U=(a(0)、a(1)、…、a(k-1))
       a(i)∈GF(2^8)
と表す(情報長はシンボルの倍数とする)。[式2]のリード・ソロモン符号に対してはk<239とする。本発明におけるパリティヘッダを1ビットとして、これをMSBとして持つシンボルをUの末尾に連接して誤り訂正符号の情報ブロックを生成する場合には、ステップ801における情報ブロックであるU0、ステップ803における情報ブロックであるU1は、次のようになる。
  [式4] U0=(a(0)、a(1)、…、a(k-1)、0x00)
       U1=(a(0)、a(1)、…、a(k-1)、0x80)
 Uの先頭にパリティヘッダを連接する場合には、次のようになる。
  [式5] U0=(0x00、a(0)、a(1)、…、a(k-1))
       U1=(0x01、a(0)、a(1)、…、a(k-1))
 [式4]や[式5]においてパリティヘッダを1シンボルとすることによって送信時および受信時の整列処理を容易にすることも考えられる。このとき、最大で255種類のパリティヘッダのパタンが考えられるが、パリティヘッダにおけるビットバランスや最大ラン長などを基準に限られた種類のビットパタンのみを使うことも効果的である。例えば、パリティヘッダが1シンボル(8ビット)で2種類のパリティヘッダのみを使用する場合は、h1=0xaa、h2=0x55として、[式4]に対して次のように情報ブロックを生成する。
  [式6] U0=(a(0)、a(1)、…、(k-1)、0xaa)
       U1=(a(0)、a(1)、…、a(k-1)、0x55)
 情報部分が64b/66b符号化などリード・ソロモン符号のシンボルのビット数(本実施例では8)の倍数ではないブロック単位で誤り訂正符号化の入力となる場合には、パリティヘッダと情報部分と合わせた長さがシンボルのビット数の倍数になるようにパリティヘッダの長さを設定することも効果的である。
 例えば、GF(2^8)上の冗長シンボル数32のリード・ソロモン符号における情報部分は、最大223シンボルとなるが、情報部分が66ビットブロックの倍数となる場合には、図11(a)のように27個のブロックに2ビットのパリティヘッダを連接することで、223シンボルからなる誤り訂正符号化の情報ブロックを生成する。
 図11(b)は、情報部分が65ビットブロックの場合で、この場合には27個のブロックに5ビットのパリティヘッダを連接して220シンボルの情報ブロックを生成する。図11(c)及び(d)は、同様にパリティのシンボル数16(情報シンボル数最大239)のリード・ソロモン符号を用いた場合の情報ブロックのフォーマットの例である。
 次に、補正系列生成手段603(図6)で出力する補正系列Sの具体例を[式2]の生成多項式のリード・ソロモン符号(GF(2^8)上、パリティシンボル数16)を使用した場合に対して示す。
 [式4]において、パリティヘッダを含むシンボルを最大情報長に対応する最終シンボル(0から数えて238番目のシンボル)としたとき、Sは次のようになる。
 [式7] S=0x76 0x34 0x67 0x1f 0x68 0x7e 0xbb 0xe8 0x11 0x38 0xb7 0x31 0x64 0x51 0x2c 0x4f
 パリティヘッダが3種類以上の場合にも、図6において、統計値評価手段をパリティヘッダの個数分用意し、補正系列生成手段603は、(パリティヘッダの種類の数-1)個の補正系列を生成することで対応できる。補正系列生成手段603の構成は、これらの系列をすべてメモリに保持する方法が考えられる。パリティヘッダ間にも線型の関係がある場合には、メモリに保持した系列と系列の加算によって生成する方法が考えられる。
 次に、統計評価値を用いたパリティ選択の実施例について述べる。
 通信においては、一般に最大ラン長は小さい方が良く、最大ラン長を統計評価値とする場合には、その値が最小となるものを選択することが一つ方法となる。DCバランスを統計評価値とする場合には、0の個数と1の個数の差が最小となるものを選択することが一つの方法となる。
 統計評価値は、ある一定の値以下で十分となることも多い。このような通信方式では、その基準によってパリティを選別する方法が考えられる。ただし、選別されたパリティが複数存在する場合、もしくは全く存在しない場合には、対象となる複数のパリティの中から他の基準で選択を行う必要がある。このような他の基準を用いて選択に関しては、次のような方法が考えられる。
 最も簡易な方法は、パリティヘッダに順位をつけておいて、対象となるパリティが複数存在する場合にはその順位で選択を行う方法である。また、複数の候補の中からランダムに選択を行う方法も考えられる。推測困難な方法でランダムに選択を行う場合には、悪意のある者が故意に通信特性の劣化につながるビットパタンを送信してシステムへの妨害を図る脅威を低減することができる。
 一方、第2の統計評価値を用意しておき、第1の統計評価値で選別を行ったのちに第2の統計評価値を用いてパリティの選択を行う方法も考えられる。この場合の処理手続きを図12に示す。
 図12において、送信側のパリティ制御手段は、まず第1の統計評価値が基準時を満たしているパリティが1個のみであるかを調べる(ステップ1201)。第1の統計評価値として最大ラン長を選んだ場合には、例えばある基準値Mを設定して、パリティのみの最大ラン長がM以下となるものが唯一となるかを調べる。これによってパリティが一意に決まる場合には、そのパリティヘッダとパリティを選択する(ステップ1202)。そうでない場合、つまり複数のパリティの第1の統計表価値が基準値を満たすか、もしくはすべてのパリティの統計評価値が基準値を満たさない場合は、第2の統計評価値2に基づいてパリティの選択を行う(ステップ1203)。
 図12のパリティの選択処理(第1の統計評価値=最大ラン長(M=15)、第2の統計評価値=DCバランス)を用いて、シミュレーション(10^6個の符号語)を行って得られた、パリティにおける最大ラン長の分布と、DCバランス(=n1-L/2)の分布とを図13(a)及び(b)にそれぞれ示す。
 誤り訂正符号は、16シンボルパリティのリード・ソロモン符号([式2])、パリティヘッダは[式4]をそれぞれ用いた。
 比較のために、パリティヘッダを用いない、従来例の符号化で得られた結果も示す。図13(a)から、M=15の最大ラン長の第1の統計評価値によるパリティの選別によって、本実施例は、従来例と比べると、最大ラン長が15より大きくなるパリティが現れる回数が非常に抑圧できていることがわかる。また、図13(b)から、同時にDCバランスに関しても絶対値が大きいところでは、本実施例は、従来例よりも1桁以上発生回数を抑えられていることがわかる。
 以上説明したように、本実施の形態によれば、例えばリード・ソロモン符号などの誤り訂正符号を用いた場合には、パリティを制御するパリティヘッダが1ビットであっても、その値に応じてパリティのビットパタンは大きく異なり、パリティヘッダ値に応じた複数のパリティの中からビットパタン特性の良いパリティを選択することによって、小さい冗長度であってもビットパタン特性を大きく改善することが可能となる。
 また、本実施の形態で生成されたデータの受信時の処理は、誤り訂正符号の復号後に単にパリティヘッダを捨てるだけなのでエラー伝播も発生しない。
 なお、上記のパリティ制御システム及び方法は、ハードウェア、ソフトウェア又はこれらの組合せにより実現することができる。
 例えば、上記のパリティ制御システムは、ハードウェアによって実現することもできるが、コンピュータをそのシステムとして機能させるためのプログラムを、コンピュータが記録媒体から読み出して、実行することによっても実現することができる。
 また、上記のパリティ制御方法は、ハードウェアによって実現することもできるが、コンピュータにその方法を実行させるためのプログラムを、コンピュータがコンピュータ読み取り可能な記録媒体から読み出して、実行することによっても実現することができる。
 また、上述したハードウェア、ソフトウェア構成は特に限定されるものではなく、上述した各手段の機能を実現可能であれば、いずれのものでも適用可能である。例えば、上述した各手段の機能毎に個別に構成したものでも、各手段の機能を一体的に構成したものでも、いずれでもよい。
 上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限定されない。
 (付記1)送信側で、送信する情報部分に対して変調符号化後に誤り訂正符号化を行ってパリティを生成し、受信側で、前記情報部分と前記パリティとを含む受信系列に対して誤り訂正符号復号及び変調符号復号を行うシステムであって、前記送信側で、変調符号化を行った情報部分に対してヘッダを付加して誤り訂正符号化の入力となる情報ブロックを構成し、その情報ブロックを入力とする誤り訂正符号化によりパリティを生成し、前記ヘッダの値を用いてパリティのビットパタンを制御することを特徴とするパリティ制御システム。
 (付記2)付記1記載のパリティ制御システムにおいて、前記送信側で、前記ヘッダの値に応じた複数のパリティを生成し、個々の前記パリティに対してそのビットパタンから決まる統計評価値を計算し、前記統計評価値に基づきパリティを選択することでパリティ制御を行うことを特徴とするパリティ制御システム。
 (付記3)付記2記載のパリティ制御システムにおいて、前記統計評価値は、前記パリティのビットパタンにおいて0もしくは1が連続して現れる回数の最大値である最大ラン長であることを特徴とするパリティ制御システム。
 (付記4)付記2記載のパリティ制御システムにおいて、前記統計評価値は、前記パリティのビットパタンにおける0と1の出現回数の差であるDCバランスであることを特徴とするパリティ制御システム。
 (付記5)付記1又は2記載のパリティ制御システムにおいて、前記送信側は、送信する情報部分に固定のヘッダを付加して情報ブロックを生成する仮パリティヘッダ付加手段と、前記仮パリティヘッダ手段で生成される情報ブロックに対するパリティを計算する誤り訂正符号化手段と、前記パリティを入力として、その入力を基に前記仮パリティヘッダ付加手段で付加されたヘッダとは異なるヘッダを付加した情報ブロックに対するパリティを計算し、送信するヘッダとパリティを選択するパリティ制御手段とを有することを特徴とするパリティ制御システム。
 (付記6)付記5記載のパリティ制御システムにおいて、前記パリティ制御手段は、前記パリティに対する特性値を計算する統計評価値算出手段と、前記仮パリティヘッダ付加手段で付加されるヘッダとそのときのパリティに対して、異なるヘッダに対応するパリティを生成するための補正系列を生成する補正系列生成手段と、前記統計評価値算出手段で生成される各パリティの特性値から送信するヘッダおよびパリティを決定する判定手段とを有することを特徴とするパリティ制御システム。
 (付記7)付記1から6のいずれか1項記載のパリティ制御システムにおいて、前記受信側で、前記誤り訂正符号復号後は前記ヘッダを捨てて前記情報部分を上位の処理に送ることを特徴とするパリティ制御システム。
 (付記8)付記6記載のパリティ制御システムにおいて、前記統計評価値算出手段は、前記情報部分も用いて前記パリティに対する特性値を算出することを特徴とするパリティ制御システム。
 (付記9)付記6記載のパリティ制御システムにおいて、前記統計評価値算出手段は、前記情報部分に対する変調符号化において算出される統計評価値も用いて前記パリティに対する特性値を算出することを特徴とするパリティ制御システム。
 (付記10)付記1から9のいずれか1項記載のパリティ制御システムにおいて、前記送信側で、前記ヘッダは送信せず、前記受信側で、前記ヘッダのパタンに応じて複数回の誤り訂正符号復号を行うことを特徴とするパリティ制御システム。
 (付記11)付記1から10のいずれか1項記載のパリティ制御システムにおいて、前記誤り訂正符号化で用いる誤り訂正符号は、リード・ソロモン符号であり、前記パリティに対するヘッダは、前記情報部分と合わせて前記リード・ソロモン符号のシンボルのビット数の倍数になるような大きさであることを特徴とするパリティ制御システム。
 (付記12)付記2記載のパリティ制御システムにおいて、前記送信側で、前記統計評価値が別途与えられる基準値を満たすパリティを選別することを特徴とするパリティ制御システム。
 (付記13)付記12記載のパリティ制御システムにおいて、前記送信側で、選別されたパリティが複数存在する場合、もしくは全く存在しない場合は対象となる複数のパリティの中からランダムに最終的なパリティを決定することを特徴とするパリティ制御システム。
 (付記14)付記12記載のパリティ制御システムにおいて、前記送信側で、第2の統計評価値を用意し、選別されたパリティが複数存在する場合、もしくは全く存在しない場合は対象となる複数のパリティの中から前記第2の統計評価値に基づいてパリティの選択を行うことを特徴とするパリティ制御システム。
 (付記15)付記1から14のいずれか1項記載のパリティ制御システムを用いて通信を行うことを特徴とする通信システム。
 (付記16)送信側で、送信する情報部分に対して変調符号化後に誤り訂正符号化を行ってパリティを生成し、受信側で、前記情報部分と前記パリティとを含む受信系列に対して誤り訂正符号復号及び変調符号復号を行う方法であって、前記送信側で、変調符号化を行った情報部分に対してヘッダを付加して誤り訂正符号化の入力となる情報ブロックを構成し、その情報ブロックを入力とする誤り訂正符号化によりパリティを生成し、前記ヘッダの値を用いてパリティのビットパタンを制御することを特徴とするパリティ制御方法。
 (付記17)付記16記載のパリティ制御方法において、前記送信側で、前記ヘッダの値に応じた複数のパリティを生成し、個々の前記パリティに対してそのビットパタンから決まる統計評価値を計算し、前記統計評価値に基づきパリティを選択することでパリティ制御を行うことを特徴とするパリティ制御方法。
 (付記18)付記17記載のパリティ制御方法において、前記統計評価値は、前記パリティのビットパタンにおいて0もしくは1が連続して現れる回数の最大値である最大ラン長であることを特徴とするパリティ制御方法。
 (付記19)付記17記載のパリティ制御方法において、前記統計評価値は、前記パリティのビットパタンにおける0と1の出現回数の差であるDCバランスであることを特徴とするパリティ制御方法。
 (付記20)付記16又は17記載のパリティ制御方法において、前記送信側は、送信する情報部分に固定のヘッダを付加して情報ブロックを生成する仮パリティヘッダ付加処理と、前記仮パリティヘッダ処理で生成される情報ブロックに対するパリティを計算する誤り訂正符号化処理と、前記パリティを入力として、その入力を基に前記仮パリティヘッダ付加処理で付加されたヘッダとは異なるヘッダを付加した情報ブロックに対するパリティを計算し、送信するヘッダとパリティを選択するパリティ制御処理とを行うことを特徴とするパリティ制御方法。
 (付記21)付記20記載のパリティ制御方法において、前記パリティ制御処理は、前記パリティに対する特性値を計算する統計評価値算出処理と、前記仮パリティヘッダ付加処理で付加されるヘッダとそのときのパリティに対して、異なるヘッダに対応するパリティを生成するための補正系列を生成する補正系列生成処理と、前記統計評価値算出処理で生成される各パリティの特性値から送信するヘッダおよびパリティを決定する判定処理とを有することを特徴とするパリティ制御方法。
 (付記22)付記16から21のいずれか1項記載のパリティ制御方法において、前記受信側で、前記誤り訂正符号復号後は前記ヘッダを捨てて前記情報部分を上位の処理に送ることを特徴とするパリティ制御方法。
 (付記23)付記21記載のパリティ制御方法において、前記統計評価値算出処理は、前記情報部分も用いて前記パリティに対する特性値を算出することを特徴とするパリティ制御方法。
 (付記24)付記21記載のパリティ制御方法において、前記統計評価値算出処理は、前記情報部分に対する変調符号化において算出される統計評価値も用いて前記パリティに対する特性値を算出することを特徴とするパリティ制御方法。
 (付記25)付記16から24のいずれか1項記載のパリティ制御方法において、前記送信側で、前記ヘッダは送信せず、前記受信側で、前記ヘッダのパタンに応じて複数回の誤り訂正符号復号を行うことを特徴とするパリティ制御方法。
 (付記26)付記16から25のいずれか1項記載のパリティ制御方法において、前記誤り訂正符号化で用いる誤り訂正符号は、リード・ソロモン符号であり、前記パリティに対するヘッダは、前記情報部分と合わせて前記リード・ソロモン符号のシンボルのビット数の倍数になるような大きさであることを特徴とするパリティ制御方法。
 (付記27)付記17記載のパリティ制御方法において、前記送信側で、前記統計評価値が別途与えられる基準値を満たすパリティを選別することを特徴とするパリティ制御方法。
 (付記28)付記27記載のパリティ制御方法において、前記送信側で、選別されたパリティが複数存在する場合、もしくは全く存在しない場合は対象となる複数のパリティの中からランダムに最終的なパリティを決定することを特徴とするパリティ制御方法。
 (付記29)付記27記載のパリティ制御方法において、前記送信側で、第2の統計評価値を用意し、選別されたパリティが複数存在する場合、もしくは全く存在しない場合は対象となる複数のパリティの中から前記第2の統計評価値に基づいてパリティの選択を行うことを特徴とするパリティ制御方法。
 (付記30)付記16から29のいずれか1項記載のパリティ制御方法を用いて通信を行うことを特徴とする通信方法。
 以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
 この出願は、2009年10月21日に出願された日本出願特願2009-242435号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
 本発明は、光通信などにおけるパリティ制御システム及び方法、これを用いて通信を行う通信システム及び方法に利用可能である。
11、51 送信側(送信装置)
12、52 通信路
13、53 受信側(受信装置)
101 誤り訂正符号化手段
102 変調符号化手段
103 変調符号復号手段
104 誤り訂正符号化手段
201 第1変調符号化手段
202 誤り訂正符号化手段
203 第2変調符号復号手段
204 第1変調符号復号手段
205 誤り訂正符号復号手段
206 第2変調符号復号手段
500 パリティ生成部
501 仮パリティヘッダ付加手段
502 誤り訂正符号化手段
503、803、903 パリティ制御手段
601 第1統計評価値算出手段
602 第2統計評価値算出手段
603 補正系列生成手段
604 判定手段
605 セレクタ
606 バッファ
901 変調符号化手段
1001 復号結果判定手段

Claims (30)

  1.  送信側で、送信する情報部分に対して変調符号化後に誤り訂正符号化を行ってパリティを生成し、受信側で、前記情報部分と前記パリティとを含む受信系列に対して誤り訂正符号復号及び変調符号復号を行うシステムであって、
     前記送信側で、変調符号化を行った情報部分に対してヘッダを付加して誤り訂正符号化の入力となる情報ブロックを構成し、その情報ブロックを入力とする誤り訂正符号化によりパリティを生成し、前記ヘッダの値を用いてパリティのビットパタンを制御することを特徴とするパリティ制御システム。
  2.  請求項1記載のパリティ制御システムにおいて、
     前記送信側で、前記ヘッダの値に応じた複数のパリティを生成し、個々の前記パリティに対してそのビットパタンから決まる統計評価値を計算し、前記統計評価値に基づきパリティを選択することでパリティ制御を行うことを特徴とするパリティ制御システム。
  3.  請求項2記載のパリティ制御システムにおいて、
     前記統計評価値は、前記パリティのビットパタンにおいて0もしくは1が連続して現れる回数の最大値である最大ラン長であることを特徴とするパリティ制御システム。
  4.  請求項2記載のパリティ制御システムにおいて、
     前記統計評価値は、前記パリティのビットパタンにおける0と1の出現回数の差であるDCバランスであることを特徴とするパリティ制御システム。
  5.  請求項1又は2記載のパリティ制御システムにおいて、
     前記送信側は、
     送信する情報部分に固定のヘッダを付加して情報ブロックを生成する仮パリティヘッダ付加手段と、
     前記仮パリティヘッダ手段で生成される情報ブロックに対するパリティを計算する誤り訂正符号化手段と、
     前記パリティを入力として、その入力を基に前記仮パリティヘッダ付加手段で付加されたヘッダとは異なるヘッダを付加した情報ブロックに対するパリティを計算し、送信するヘッダとパリティを選択するパリティ制御手段とを有することを特徴とするパリティ制御システム。
  6.  請求項5記載のパリティ制御システムにおいて、
     前記パリティ制御手段は、
     前記パリティに対する特性値を計算する統計評価値算出手段と、
     前記仮パリティヘッダ付加手段で付加されるヘッダとそのときのパリティに対して、異なるヘッダに対応するパリティを生成するための補正系列を生成する補正系列生成手段と、
     前記統計評価値算出手段で生成される各パリティの特性値から送信するヘッダおよびパリティを決定する判定手段とを有することを特徴とするパリティ制御システム。
  7.  請求項1から6のいずれか1項記載のパリティ制御システムにおいて、
     前記受信側で、前記誤り訂正符号復号後は前記ヘッダを捨てて前記情報部分を上位の処理に送ることを特徴とするパリティ制御システム。
  8.  請求項6記載のパリティ制御システムにおいて、
     前記統計評価値算出手段は、前記情報部分も用いて前記パリティに対する特性値を算出することを特徴とするパリティ制御システム。
  9.  請求項6記載のパリティ制御システムにおいて、
     前記統計評価値算出手段は、前記情報部分に対する変調符号化において算出される統計評価値も用いて前記パリティに対する特性値を算出することを特徴とするパリティ制御システム。
  10.  請求項1から9のいずれか1項記載のパリティ制御システムにおいて、
     前記送信側で、前記ヘッダは送信せず、
     前記受信側で、前記ヘッダのパタンに応じて複数回の誤り訂正符号復号を行うことを特徴とするパリティ制御システム。
  11.  請求項1から10のいずれか1項記載のパリティ制御システムにおいて、
     前記誤り訂正符号化で用いる誤り訂正符号は、リード・ソロモン符号であり、
     前記パリティに対するヘッダは、前記情報部分と合わせて前記リード・ソロモン符号のシンボルのビット数の倍数になるような大きさであることを特徴とするパリティ制御システム。
  12.  請求項2記載のパリティ制御システムにおいて、
     前記送信側で、前記統計評価値が別途与えられる基準値を満たすパリティを選別することを特徴とするパリティ制御システム。
  13.  請求項12記載のパリティ制御システムにおいて、
     前記送信側で、選別されたパリティが複数存在する場合、もしくは全く存在しない場合は対象となる複数のパリティの中からランダムに最終的なパリティを決定することを特徴とするパリティ制御システム。
  14.  請求項12記載のパリティ制御システムにおいて、
     前記送信側で、第2の統計評価値を用意し、選別されたパリティが複数存在する場合、もしくは全く存在しない場合は対象となる複数のパリティの中から前記第2の統計評価値に基づいてパリティの選択を行うことを特徴とするパリティ制御システム。
  15.  請求項1から14のいずれか1項記載のパリティ制御システムを用いて通信を行うことを特徴とする通信システム。
  16.  送信側で、送信する情報部分に対して変調符号化後に誤り訂正符号化を行ってパリティを生成し、受信側で、前記情報部分と前記パリティとを含む受信系列に対して誤り訂正符号復号及び変調符号復号を行う方法であって、
     前記送信側で、変調符号化を行った情報部分に対してヘッダを付加して誤り訂正符号化の入力となる情報ブロックを構成し、その情報ブロックを入力とする誤り訂正符号化によりパリティを生成し、前記ヘッダの値を用いてパリティのビットパタンを制御することを特徴とするパリティ制御方法。
  17.  請求項16記載のパリティ制御方法において、
     前記送信側で、前記ヘッダの値に応じた複数のパリティを生成し、個々の前記パリティに対してそのビットパタンから決まる統計評価値を計算し、前記統計評価値に基づきパリティを選択することでパリティ制御を行うことを特徴とするパリティ制御方法。
  18.  請求項17記載のパリティ制御方法において、
     前記統計評価値は、前記パリティのビットパタンにおいて0もしくは1が連続して現れる回数の最大値である最大ラン長であることを特徴とするパリティ制御方法。
  19.  請求項17記載のパリティ制御方法において、
     前記統計評価値は、前記パリティのビットパタンにおける0と1の出現回数の差であるDCバランスであることを特徴とするパリティ制御方法。
  20.  請求項16又は17記載のパリティ制御方法において、
     前記送信側は、
     送信する情報部分に固定のヘッダを付加して情報ブロックを生成する仮パリティヘッダ付加処理と、
     前記仮パリティヘッダ処理で生成される情報ブロックに対するパリティを計算する誤り訂正符号化処理と、
     前記パリティを入力として、その入力を基に前記仮パリティヘッダ付加処理で付加されたヘッダとは異なるヘッダを付加した情報ブロックに対するパリティを計算し、送信するヘッダとパリティを選択するパリティ制御処理とを行うことを特徴とするパリティ制御方法。
  21.  請求項20記載のパリティ制御方法において、
     前記パリティ制御処理は、
     前記パリティに対する特性値を計算する統計評価値算出処理と、
     前記仮パリティヘッダ付加処理で付加されるヘッダとそのときのパリティに対して、異なるヘッダに対応するパリティを生成するための補正系列を生成する補正系列生成処理と、
     前記統計評価値算出処理で生成される各パリティの特性値から送信するヘッダおよびパリティを決定する判定処理とを有することを特徴とするパリティ制御方法。
  22.  請求項16から21のいずれか1項記載のパリティ制御方法において、
     前記受信側で、前記誤り訂正符号復号後は前記ヘッダを捨てて前記情報部分を上位の処理に送ることを特徴とするパリティ制御方法。
  23.  請求項21記載のパリティ制御方法において、
     前記統計評価値算出処理は、前記情報部分も用いて前記パリティに対する特性値を算出することを特徴とするパリティ制御方法。
  24.  請求項21記載のパリティ制御方法において、
     前記統計評価値算出処理は、前記情報部分に対する変調符号化において算出される統計評価値も用いて前記パリティに対する特性値を算出することを特徴とするパリティ制御方法。
  25.  請求項16から24のいずれか1項記載のパリティ制御方法において、
     前記送信側で、前記ヘッダは送信せず、
     前記受信側で、前記ヘッダのパタンに応じて複数回の誤り訂正符号復号を行うことを特徴とするパリティ制御方法。
  26.  請求項16から25のいずれか1項記載のパリティ制御方法において、
     前記誤り訂正符号化で用いる誤り訂正符号は、リード・ソロモン符号であり、
     前記パリティに対するヘッダは、前記情報部分と合わせて前記リード・ソロモン符号のシンボルのビット数の倍数になるような大きさであることを特徴とするパリティ制御方法。
  27.  請求項17記載のパリティ制御方法において、
     前記送信側で、前記統計評価値が別途与えられる基準値を満たすパリティを選別することを特徴とするパリティ制御方法。
  28.  請求項27記載のパリティ制御方法において、
     前記送信側で、選別されたパリティが複数存在する場合、もしくは全く存在しない場合は対象となる複数のパリティの中からランダムに最終的なパリティを決定することを特徴とするパリティ制御方法。
  29.  請求項27記載のパリティ制御方法において、
     前記送信側で、第2の統計評価値を用意し、選別されたパリティが複数存在する場合、もしくは全く存在しない場合は対象となる複数のパリティの中から前記第2の統計評価値に基づいてパリティの選択を行うことを特徴とするパリティ制御方法。
  30.  請求項16から29のいずれか1項記載のパリティ制御方法を用いて通信を行うことを特徴とする通信方法。
PCT/JP2010/068139 2009-10-21 2010-10-15 パリティ制御システム及び方法、並びに通信システム及び方法 WO2011049014A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011537223A JP5724877B2 (ja) 2009-10-21 2010-10-15 パリティ制御システム及び方法、並びに通信システム及び方法
CN201080047441.7A CN102687443B (zh) 2009-10-21 2010-10-15 奇偶校验控制系统和方法以及通信系统和方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-242435 2009-10-21
JP2009242435 2009-10-21

Publications (1)

Publication Number Publication Date
WO2011049014A1 true WO2011049014A1 (ja) 2011-04-28

Family

ID=43900240

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/068139 WO2011049014A1 (ja) 2009-10-21 2010-10-15 パリティ制御システム及び方法、並びに通信システム及び方法

Country Status (3)

Country Link
JP (1) JP5724877B2 (ja)
CN (1) CN102687443B (ja)
WO (1) WO2011049014A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6971538B2 (ja) * 2016-05-18 2021-11-24 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168859A (ja) * 1997-08-27 1999-03-09 Nec Corp 誤り訂正バランス符号送受信システム
JP2005064888A (ja) * 2003-08-13 2005-03-10 Fuji Xerox Co Ltd 誤り訂正符号付き信号伝送システム
JP2007306212A (ja) * 2006-05-10 2007-11-22 Fuji Xerox Co Ltd 送信装置、受信装置、通信システム、及び通信方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100059A (ja) * 1984-10-22 1986-05-19 Nippon Telegr & Teleph Corp <Ntt> 符号化方式
JP3880542B2 (ja) * 2003-05-19 2007-02-14 松下電器産業株式会社 誤り訂正符号化/復号化装置および誤り訂正符号化/復号化方法
US7071851B1 (en) * 2005-01-31 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Techniques for implementing non-uniform constraints in modulation encoded data
JP2009111941A (ja) * 2007-11-01 2009-05-21 Panasonic Corp 無線送信装置および無線受信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168859A (ja) * 1997-08-27 1999-03-09 Nec Corp 誤り訂正バランス符号送受信システム
JP2005064888A (ja) * 2003-08-13 2005-03-10 Fuji Xerox Co Ltd 誤り訂正符号付き信号伝送システム
JP2007306212A (ja) * 2006-05-10 2007-11-22 Fuji Xerox Co Ltd 送信装置、受信装置、通信システム、及び通信方法

Also Published As

Publication number Publication date
CN102687443B (zh) 2015-10-07
CN102687443A (zh) 2012-09-19
JP5724877B2 (ja) 2015-05-27
JPWO2011049014A1 (ja) 2013-03-14

Similar Documents

Publication Publication Date Title
US11362682B2 (en) Encoding method and apparatus using CRC code and polar code
US7343540B2 (en) Forward error correction coding in ethernet networks
US8904258B2 (en) Modulation-forward error correction (MFEC) codes and methods of constructing and utilizing the same
US8826096B2 (en) Method of decoding LDPC code for producing several different decoders using parity-check matrix of LDPC code and LDPC code system including the same
US8898550B2 (en) Encoding of data for transmission
CA3072857C (en) Forward error correction with compression coding
CN101888251B (zh) 纠错编码方法及其装置、纠错译码方法及其装置
JP2001036417A (ja) 誤り訂正符号化装置、方法及び媒体、並びに誤り訂正符号復号装置、方法及び媒体
Hof et al. Polar coding for reliable communications over parallel channels
US6895546B2 (en) System and method for encoding and decoding data utilizing modified reed-solomon codes
CN110892659B (zh) 对具有编码符号的目标概率分布的消息编码的设备和方法
TW200926618A (en) Devices and methods for bit-level coding and decoding of turbo codes, and a set of interleaving instructions recognizable by a data processing device
JP2002506599A (ja) 高ビットレートデジタルデータ伝送のためのエラー訂正符号化方法および装置と、対応する復号化方法および装置
JP5724877B2 (ja) パリティ制御システム及び方法、並びに通信システム及び方法
JP2006148676A (ja) ディジタル信号伝送装置
WO2017157105A1 (zh) 一种调制方法和装置
JP2002009632A (ja) 通信システムにおける制御情報の符号化方法
CN112840581B (zh) 信道编码器及用于编码信息字的方法
JP2010200247A (ja) デジタル伝送システム及びデジタル伝送方法
Kobozeva et al. Investigation of signal-code structures based on 3D error-locating codes
KR101411720B1 (ko) 엘디피시 부호의 패리티 체크 행렬을 이용해 서로 다른 여러 개의 복호기를 만드는 엘디피시 부호의 복호 방법 및 이를 포함하는 엘디피시 부호 시스템
RU2819177C1 (ru) Способ кодовой цикловой синхронизации многоблочных сообщений
US20030106013A1 (en) Architecture for multi-symbol encoding and decoding
Martínez-Noriega et al. Recovering synchronization with iterative decoders: LDPC codes
JP2011041095A (ja) 通信システム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080047441.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10824863

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011537223

Country of ref document: JP

122 Ep: pct application non-entry in european phase

Ref document number: 10824863

Country of ref document: EP

Kind code of ref document: A1