JP2005012123A - 高周波回路基板及びこれを用いた高周波モジュール - Google Patents
高周波回路基板及びこれを用いた高周波モジュール Download PDFInfo
- Publication number
- JP2005012123A JP2005012123A JP2003177071A JP2003177071A JP2005012123A JP 2005012123 A JP2005012123 A JP 2005012123A JP 2003177071 A JP2003177071 A JP 2003177071A JP 2003177071 A JP2003177071 A JP 2003177071A JP 2005012123 A JP2005012123 A JP 2005012123A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode pad
- frequency
- insulating layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】部品数を増加させることなく、配線と素子の間のインピーダンスを整合させることができる小型の高周波回路基板、及びこれを用いた高周波モジュールを提供すること。
【解決手段】接地配線層と、この接地配線層の表面に第１の絶縁層を介して設けられる第１の配線と、この第１の配線の先端部に設けられ、上記第１の配線とほぼ同じ幅寸法を有する第１の電極パッドと、上記接地配線層の裏面に第２の絶縁層を介して設けられ、上記第１の配線とほぼ同じインピーダンスを有するとともに、上記第１の配線と異なる幅寸法を有する第２の配線と、この第２の配線の先端部に設けられ、上記第２の配線とほぼ同じ幅寸法を有する第２の電極パッドとを具備する。
【選択図】 図３
【解決手段】接地配線層と、この接地配線層の表面に第１の絶縁層を介して設けられる第１の配線と、この第１の配線の先端部に設けられ、上記第１の配線とほぼ同じ幅寸法を有する第１の電極パッドと、上記接地配線層の裏面に第２の絶縁層を介して設けられ、上記第１の配線とほぼ同じインピーダンスを有するとともに、上記第１の配線と異なる幅寸法を有する第２の配線と、この第２の配線の先端部に設けられ、上記第２の配線とほぼ同じ幅寸法を有する第２の電極パッドとを具備する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロストリップ線路構造の高周波回路基板及びこれを用いた高周波モジュールに関する。
【０００２】
【従来の技術】
無線ＬＡＮ等に使用される通信機器は、信号の送信と受信を行うための送受信機を有している。この送受信機は、ベースバンドの低周波信号（数１０ＭＨｚ）と伝送用の高周波信号（数ＧＨｚ）間の変換を行うため、低周波信号を処理する低周波素子と高周波信号を処理する高周波素子を共に備えている。
【０００３】
低周波素子や高周波素子をマイクロストリップ線路構造の基板に搭載する場合、素子に形成される電極パッドと基板に形成される電極パッドをはんだ等の導電性接着剤で接続する。このとき、接続上の問題により、素子側の電極パッドと基板側の電極パッドは、略同じ寸法、及び形状に形成される。
【０００４】
一般に、処理する信号の周波数が高くなると、素子のサイズが小型化する傾向がある。そのため、送受信機に搭載される素子は、大別して低周波信号を処理する大型の素子と、高周波信号を処理する小型の素子に分けられる。
【０００５】
通常、大型の素子に形成される電極パッドは大きく、小型の素子に形成される電極パッドは小さい。そのため、基板側の電極パッドの寸法は、搭載される素子側の電極パッドの寸法に左右される。
【０００６】
しかしながら、マイクロストリップ線路構造の基板では、配線のインピーダンスが基板の誘電体層の厚さ、誘電体層の比誘電率、及び配線の幅などによって決まるため、配線の幅を低周波素子を搭載するための大きな電極パッドの幅に合わせて設計した場合、この配線の幅と高周波素子を搭載するための小さな電極パッドの幅に差が生じ、基板側の電極パッドと配線との接続部分に段差が生まれてしまう。
【０００７】
この段差は、基板側の電極パッドと配線の間でインピーダンスの不整合を引き起こし、通信の品質を低下させる原因となる。そこで、従来は、基板側の電極パッドと素子側の電極パッドの間に、インピーダンスを整合させるための部品を介在させることで、通信の品質を維持していた。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のように基板側の電極パッドと素子側の電極パッドの間に部品を介在させると、部品数が増加し、装置が複雑化、大型化するという問題がある。
【０００９】
本発明は、上記事情に鑑みてなされたものであって、その目的とするところは、部品数を増加させることなく、配線と素子の間のインピーダンスを整合させることができる小型の高周波回路基板、及びこれを用いた高周波モジュールを提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、本発明の高周波回路基板及びこれを用いた高周波モジュールを提供することにある。
【００１１】
（１）接地配線層と、この接地配線層の表面に第１の絶縁層を介して設けられる第１の配線と、この第１の配線の先端部に設けられ、上記第１の配線とほぼ同じ幅寸法を有する第１の電極パッドと、上記接地配線層の裏面に第２の絶縁層を介して設けられ、上記第１の配線とほぼ同じインピーダンスを有するとともに、上記第１の配線と異なる幅寸法を有する第２の配線と、この第２の配線の先端部に設けられ、上記第２の配線とほぼ同じ幅寸法を有する第２の電極パッドとを具備することを特徴とする。
【００１２】
（２）（１）に記載された高周波回路基板であって、上記第１の配線と第２の配線の幅寸法は、それぞれ上記第１の絶縁層と第２の絶縁層の厚さを調整することで所望の値に設定されていることを特徴とする。
【００１３】
（３）（１）に記載された高周波回路基板であって、上記第１の配線と第２の配線の幅寸法は、それぞれ上記第１の絶縁層と第２の絶縁層の誘電率を調整することで所望の値に設定されていることを特徴とする。
【００１４】
（４）（１）に記載された高周波回路基板であって、上記接地配線層は、絶縁材によって隔てられた複数の接地配線材料から構成されることを特徴とする。
【００１５】
（５）接地配線層と、この接地配線層の表面に第１の絶縁層を介して設けられる第１の配線と、この第１の配線の先端部に設けられ、上記第１の配線とほぼ同じ幅寸法を有する第１の電極パッドと、この第１の電極パッド上に搭載される第１の回路素子と、上記接地配線層の裏面に第２の絶縁層を介して設けられ、上記第１の配線と異なる幅寸法を有するとともに、上記第１の配線とほぼ同じインピーダンスを有する第２の配線と、この第２の配線の先端部に設けられ、上記第２の配線とほぼ同じ幅寸法を有する第２の電極パッドと、この第２の電極パッド上に搭載される第２の回路素子とを具備することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図１を参照しながら本発明の実施の形態を説明する。
【００１７】
図１は本発明の第１の実施の形態に係る高周波モジュールの構成を示す断面図、図２は同実施の形態に係る配線を示し、（ａ）は表面配線の構成を示す概略図、（ｂ）は裏面配線の構成を示す概略図である。
【００１８】
図１に示すように、本発明の高周波モジュールは、基板１０（後述する）と、複数の第１の回路素子１００ａ（１つのみ図示）と、複数の第２の回路素子１００ｂ（２つのみ図示）から構成される。
【００１９】
第１の回路素子１００ａは、ベースバンドの低周波信号を処理するもので、第２の回路素子１００ｂは、伝送用の高周波信号を処理するものである。
【００２０】
第１の回路素子１００ａとしては、パッケージ化された大型のデバイスが用いられる。また、第２の回路素子１００ｂとしては、ベアチップ等の小型のデバイスが用いられる。
【００２１】
第１の回路素子１００ａと第２の回路素子１００ｂは、共に矩形状に形成されており、その表面にはそれぞれ複数の低周波電極パッド１０１ａと高周波電極パッド１０１ｂが所定の間隔で形成されている。
【００２２】
低周波電極パッド１０１ａと高周波電極パッド１０１ｂの寸法は、各素子１００ａ、１００ｂの表面の面積によって制限を受けるため、小型の第２の回路素子１００ｂに設けられる高周波電極パッド１０１ｂは、大型の第１の回路素子１００ａに設けられる低周波電極パッド１０１ａより小さい。
【００２３】
上記構成の第１の回路素子１００ａと第２の回路素子１００ｂは、基板１０の表面と裏面にそれぞれ搭載されている。
【００２４】
基板１０は、多層配線基板からなり、その表面側に第１のマイクロストリップ線路２１、裏面側に第２のマイクロストリップ線路２４、これら第１のマイクロストリップ線路２１と第２のマイクロストリップ線路２４の間に内部配線層１５を備えている。
【００２５】
第１のマイクロストリップ線路２１と内部配線層１５の間には、第３の絶縁層１４が介装され、第２のマイクロストリップ線路２４と内部配線層１５の間には、第４の絶縁層１６が介装されている。
【００２６】
第１のマイクロストリップ線路２１は、基板１０の表面に形成される表面配線層１１と、第１の接地配線層１３と、これら表面配線層１１と第１の接地配線層１３の間に介装される第１の絶縁層１２とから構成される。
【００２７】
図２（ａ）に示すように、表面配線層１１は、所定間隔で並設された複数の表面配線２０（第１の配線）から構成されている。各表面配線２０は、その長手方向に対してほぼ同じ幅寸法に形成され、その先端部は第１の回路素子１００ａとの接続に使用される表面電極パッド２２（第１の電極パッド）となっている。
【００２８】
この表面電極パッド２２は、第１の回路素子１００ａに形成された低周波電極パッド１０１ａとほぼ同じ幅寸法に形成されている。すなわち、表面配線２０と、表面電極パッド２２と、低周波電極パッド１０１ａは、幅寸法がほぼ同じになるよう形成されている。
【００２９】
図１に示すように、第１の絶縁層１２は、所定の比誘電率を有する絶縁材料からなり、その厚さ寸法は各表面配線２０のインピーダンスが所定の値、本実施の形態では第１の回路素子１００ａの入力インピーダンスと同じ約５０［Ω］となるように設定されている。
【００３０】
第２のマイクロストリップ線路２４は、基板１０の裏面に形成される裏面配線層１９と、第２の接地配線層１７と、これら裏面配線層１９と第２の接地配線層１７の間に介装される第２の絶縁層１８とから構成される。
【００３１】
図２（ｂ）に示すように、裏面配線層１９は、所定間隔で並設された複数の裏面配線２３（第２の配線）から構成されている。各裏面配線２３は、その長手方向に対してほぼ同じ幅寸法に形成され、その先端部は第２の回路素子１００ｂとの接続に使用される裏面電極パッド２５（第２の電極パッド）となっている。
【００３２】
この裏面電極パッド２５は、第２の回路素子１００ｂに形成された高周波電極パッド１０１ｂとほぼ同じ幅寸法になるように形成されている。すなわち、裏面配線２３と、裏面電極パッド２５と、高周波電極パッド１０１ｂは、幅寸法がほぼ同じになるよう形成されている。
【００３３】
図１に示すように、第２の絶縁層１８は、第１の絶縁層１２と同じ比誘電率を有する絶縁材料からなり、その厚さ寸法は裏面配線２３のインピーダンスが所定の値、本実施の形態では第２の回路素子１００ｂの入力インピーダンスと同じ約５０［Ω］となるように設定されている。
【００３４】
ところで、マイクロストリップ線路では、配線のインピーダンスが、配線の幅、絶縁層の厚さ、及び絶縁層を構成する絶縁材の比誘電率などによって決まる。
【００３５】
そこで、本実施の形態をみてみると、第１の絶縁層１２と第２の絶縁層１８を同じ比誘電率の絶縁材で形成している。そして、表面配線２０と裏面配線２３の幅寸法をそれぞれ低周波電極パッド１０１ａと高周波電極パッド１０１ｂの幅寸法に合わせて形成している。すなわち、基板１０の表面に幅寸法の小さい表面配線２０を形成し、基板１０の裏面に幅寸法の大きい裏面配線２３を形成している。
【００３６】
そのため、裏面配線２３のインピーダンスを表面配線２０と同じ約５０［Ω］にするために、本実施の形態では、第２の絶縁層１８の厚さを第１の絶縁層１２より薄くしている。
【００３７】
すなわち、第１の絶縁層１２と第２の絶縁層１８の厚さを調整することで、基板１０の表面と裏面に幅寸法が異なり、かつほぼ同じインピーダンスを有する表面配線２０と裏面配線２３を形成している。
【００３８】
上記構成の高周波モジュールによれば、基板１０の表面側に第１の回路素子１００ａ、基板１０の裏面側に第２の回路素子１００ｂをそれぞれ搭載し、第１の回路素子１００ａによってベースバンドの低周波信号を処理し、第２の回路素子１００ｂによって伝送用の高周波信号を処理している。
【００３９】
そのため、第１の回路素子１００ａと第２の回路素子１００ｂのように、寸法の異なる電極パッドを有する複数の素子を同じ幅寸法の配線に接続する必要がない。
【００４０】
したがって、配線と電極パッドの接続部分に配線と電極パッドの幅寸法差による段差が小さくなるから、上記接続部分においてインピーダンス不整合が生じるのを抑制することができる。
【００４１】
このように、基板１０の表面側と裏面側に第１の回路素子１００ａと第２の回路素子１００ｂをそれぞれ分けて搭載し、それぞれの素子の電極パッド１０１ａ、１０１ｂに対応した幅寸法の配線２０、２３を形成しているため、配線２０、２３と電極パッド１０１ａ、１０１ｂ間のインピーダンスを整合させるために部材を介在させる必要がない。
【００４２】
その結果、部品点数を増加させることなく、第１の回路素子１００ａの入力インピーダンスと表面配線２０のインピーダンス、及び第２の回路素子１００ｂの入力インピーダンスと裏面配線２３のインピーダンスを整合することができる。
【００４３】
しかも、幅寸法の異なる表面配線２０と裏面配線２３のインピーダンスを同じ５０［Ω］にするために、第１の絶縁層１２と第４絶縁層１８の厚さを変えるという方法を用いているから、インピーダンスの不整合を低減するという本発明の目的を低コストで実現することができる。
【００４４】
さらに、第１の回路素子１００ａと第２の回路素子１００ｂを搭載するために、基板１０の表面と裏面を両方とも使用しているため、高周波モジュールを小型化することができる。
【００４５】
次に、図２を参照しながら本発明の第２の実施の形態について説明する。
【００４６】
図２は、本発明の第２の実施の形態に係る高周波モジュールの構成を示す断面図である。
【００４７】
図２に示すように、本実施の形態に係る高周波モジュールは、第１の実施の形態で使用された、第３の絶縁層１４、内部配線層１５、及び第４の絶縁層１６を有していない。
【００４８】
さらに、第１の接地配線層１３と第２の接地配線層２７の代わりに、接地配線層１１０を用いている。この接地配線層１１０は、表面配線２０と対をなして第１のマイクロストリップ線路２１を構成するとともに、裏面配線２３と対をなして第２のマイクロストリップ線路２４を構成している。
【００４９】
すなわち、本実施の形態の高周波モジュールは、内部に接地配線層１１０を備えた基板１０の表面と裏面にそれぞれ表面配線２０と裏面配線２３を備えた構成となっている。このような構成にしても上記第１の実施の形態とほぼ同じ効果を得ることができるのは言うまでも無い。
【００５０】
なお、本発明は、上記実施の形態そのままに限定されるものではなく、実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
【００５１】
また、実施の形態のように、基板１０の両面側にマイクロストリップ線路を構成する必要はなく、素子が扱う信号の周波数がほぼ同じである場合には、例えば表面側にのみマイクロストリップ線路を設け、同一幅寸法の配線上に上記素子を全て接続してもよい。
【００５２】
【発明の効果】
本発明によれば、装置を大型化することなく、少ない部品数で配線と素子の間のインピーダンスを整合させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る高周波モジュールの構成を示す断面図。
【図２】同実施の形態に係る配線を示し、（ａ）は表面配線の構成を示す概略図、（ｂ）は裏面配線の構成を示す概略図である。
【図３】本発明の第２の実施の形態に係る高周波モジュールの構成を示す断面図。
【符号の説明】
１２…第１の絶縁層、１３…第１の接地配線層、１７…第２の接地配線層、１８…第２の絶縁層、２０…表面配線（第１の配線）、２２…表面電極パッド（第１の電極パッド）、２３…裏面配線（第２の配線）、２５…裏面電極パッド（第２の電極パッド）、１００ａ…第１の回路素子、１００ｂ…第２の回路素子。
【発明の属する技術分野】
本発明は、マイクロストリップ線路構造の高周波回路基板及びこれを用いた高周波モジュールに関する。
【０００２】
【従来の技術】
無線ＬＡＮ等に使用される通信機器は、信号の送信と受信を行うための送受信機を有している。この送受信機は、ベースバンドの低周波信号（数１０ＭＨｚ）と伝送用の高周波信号（数ＧＨｚ）間の変換を行うため、低周波信号を処理する低周波素子と高周波信号を処理する高周波素子を共に備えている。
【０００３】
低周波素子や高周波素子をマイクロストリップ線路構造の基板に搭載する場合、素子に形成される電極パッドと基板に形成される電極パッドをはんだ等の導電性接着剤で接続する。このとき、接続上の問題により、素子側の電極パッドと基板側の電極パッドは、略同じ寸法、及び形状に形成される。
【０００４】
一般に、処理する信号の周波数が高くなると、素子のサイズが小型化する傾向がある。そのため、送受信機に搭載される素子は、大別して低周波信号を処理する大型の素子と、高周波信号を処理する小型の素子に分けられる。
【０００５】
通常、大型の素子に形成される電極パッドは大きく、小型の素子に形成される電極パッドは小さい。そのため、基板側の電極パッドの寸法は、搭載される素子側の電極パッドの寸法に左右される。
【０００６】
しかしながら、マイクロストリップ線路構造の基板では、配線のインピーダンスが基板の誘電体層の厚さ、誘電体層の比誘電率、及び配線の幅などによって決まるため、配線の幅を低周波素子を搭載するための大きな電極パッドの幅に合わせて設計した場合、この配線の幅と高周波素子を搭載するための小さな電極パッドの幅に差が生じ、基板側の電極パッドと配線との接続部分に段差が生まれてしまう。
【０００７】
この段差は、基板側の電極パッドと配線の間でインピーダンスの不整合を引き起こし、通信の品質を低下させる原因となる。そこで、従来は、基板側の電極パッドと素子側の電極パッドの間に、インピーダンスを整合させるための部品を介在させることで、通信の品質を維持していた。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のように基板側の電極パッドと素子側の電極パッドの間に部品を介在させると、部品数が増加し、装置が複雑化、大型化するという問題がある。
【０００９】
本発明は、上記事情に鑑みてなされたものであって、その目的とするところは、部品数を増加させることなく、配線と素子の間のインピーダンスを整合させることができる小型の高周波回路基板、及びこれを用いた高周波モジュールを提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、本発明の高周波回路基板及びこれを用いた高周波モジュールを提供することにある。
【００１１】
（１）接地配線層と、この接地配線層の表面に第１の絶縁層を介して設けられる第１の配線と、この第１の配線の先端部に設けられ、上記第１の配線とほぼ同じ幅寸法を有する第１の電極パッドと、上記接地配線層の裏面に第２の絶縁層を介して設けられ、上記第１の配線とほぼ同じインピーダンスを有するとともに、上記第１の配線と異なる幅寸法を有する第２の配線と、この第２の配線の先端部に設けられ、上記第２の配線とほぼ同じ幅寸法を有する第２の電極パッドとを具備することを特徴とする。
【００１２】
（２）（１）に記載された高周波回路基板であって、上記第１の配線と第２の配線の幅寸法は、それぞれ上記第１の絶縁層と第２の絶縁層の厚さを調整することで所望の値に設定されていることを特徴とする。
【００１３】
（３）（１）に記載された高周波回路基板であって、上記第１の配線と第２の配線の幅寸法は、それぞれ上記第１の絶縁層と第２の絶縁層の誘電率を調整することで所望の値に設定されていることを特徴とする。
【００１４】
（４）（１）に記載された高周波回路基板であって、上記接地配線層は、絶縁材によって隔てられた複数の接地配線材料から構成されることを特徴とする。
【００１５】
（５）接地配線層と、この接地配線層の表面に第１の絶縁層を介して設けられる第１の配線と、この第１の配線の先端部に設けられ、上記第１の配線とほぼ同じ幅寸法を有する第１の電極パッドと、この第１の電極パッド上に搭載される第１の回路素子と、上記接地配線層の裏面に第２の絶縁層を介して設けられ、上記第１の配線と異なる幅寸法を有するとともに、上記第１の配線とほぼ同じインピーダンスを有する第２の配線と、この第２の配線の先端部に設けられ、上記第２の配線とほぼ同じ幅寸法を有する第２の電極パッドと、この第２の電極パッド上に搭載される第２の回路素子とを具備することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図１を参照しながら本発明の実施の形態を説明する。
【００１７】
図１は本発明の第１の実施の形態に係る高周波モジュールの構成を示す断面図、図２は同実施の形態に係る配線を示し、（ａ）は表面配線の構成を示す概略図、（ｂ）は裏面配線の構成を示す概略図である。
【００１８】
図１に示すように、本発明の高周波モジュールは、基板１０（後述する）と、複数の第１の回路素子１００ａ（１つのみ図示）と、複数の第２の回路素子１００ｂ（２つのみ図示）から構成される。
【００１９】
第１の回路素子１００ａは、ベースバンドの低周波信号を処理するもので、第２の回路素子１００ｂは、伝送用の高周波信号を処理するものである。
【００２０】
第１の回路素子１００ａとしては、パッケージ化された大型のデバイスが用いられる。また、第２の回路素子１００ｂとしては、ベアチップ等の小型のデバイスが用いられる。
【００２１】
第１の回路素子１００ａと第２の回路素子１００ｂは、共に矩形状に形成されており、その表面にはそれぞれ複数の低周波電極パッド１０１ａと高周波電極パッド１０１ｂが所定の間隔で形成されている。
【００２２】
低周波電極パッド１０１ａと高周波電極パッド１０１ｂの寸法は、各素子１００ａ、１００ｂの表面の面積によって制限を受けるため、小型の第２の回路素子１００ｂに設けられる高周波電極パッド１０１ｂは、大型の第１の回路素子１００ａに設けられる低周波電極パッド１０１ａより小さい。
【００２３】
上記構成の第１の回路素子１００ａと第２の回路素子１００ｂは、基板１０の表面と裏面にそれぞれ搭載されている。
【００２４】
基板１０は、多層配線基板からなり、その表面側に第１のマイクロストリップ線路２１、裏面側に第２のマイクロストリップ線路２４、これら第１のマイクロストリップ線路２１と第２のマイクロストリップ線路２４の間に内部配線層１５を備えている。
【００２５】
第１のマイクロストリップ線路２１と内部配線層１５の間には、第３の絶縁層１４が介装され、第２のマイクロストリップ線路２４と内部配線層１５の間には、第４の絶縁層１６が介装されている。
【００２６】
第１のマイクロストリップ線路２１は、基板１０の表面に形成される表面配線層１１と、第１の接地配線層１３と、これら表面配線層１１と第１の接地配線層１３の間に介装される第１の絶縁層１２とから構成される。
【００２７】
図２（ａ）に示すように、表面配線層１１は、所定間隔で並設された複数の表面配線２０（第１の配線）から構成されている。各表面配線２０は、その長手方向に対してほぼ同じ幅寸法に形成され、その先端部は第１の回路素子１００ａとの接続に使用される表面電極パッド２２（第１の電極パッド）となっている。
【００２８】
この表面電極パッド２２は、第１の回路素子１００ａに形成された低周波電極パッド１０１ａとほぼ同じ幅寸法に形成されている。すなわち、表面配線２０と、表面電極パッド２２と、低周波電極パッド１０１ａは、幅寸法がほぼ同じになるよう形成されている。
【００２９】
図１に示すように、第１の絶縁層１２は、所定の比誘電率を有する絶縁材料からなり、その厚さ寸法は各表面配線２０のインピーダンスが所定の値、本実施の形態では第１の回路素子１００ａの入力インピーダンスと同じ約５０［Ω］となるように設定されている。
【００３０】
第２のマイクロストリップ線路２４は、基板１０の裏面に形成される裏面配線層１９と、第２の接地配線層１７と、これら裏面配線層１９と第２の接地配線層１７の間に介装される第２の絶縁層１８とから構成される。
【００３１】
図２（ｂ）に示すように、裏面配線層１９は、所定間隔で並設された複数の裏面配線２３（第２の配線）から構成されている。各裏面配線２３は、その長手方向に対してほぼ同じ幅寸法に形成され、その先端部は第２の回路素子１００ｂとの接続に使用される裏面電極パッド２５（第２の電極パッド）となっている。
【００３２】
この裏面電極パッド２５は、第２の回路素子１００ｂに形成された高周波電極パッド１０１ｂとほぼ同じ幅寸法になるように形成されている。すなわち、裏面配線２３と、裏面電極パッド２５と、高周波電極パッド１０１ｂは、幅寸法がほぼ同じになるよう形成されている。
【００３３】
図１に示すように、第２の絶縁層１８は、第１の絶縁層１２と同じ比誘電率を有する絶縁材料からなり、その厚さ寸法は裏面配線２３のインピーダンスが所定の値、本実施の形態では第２の回路素子１００ｂの入力インピーダンスと同じ約５０［Ω］となるように設定されている。
【００３４】
ところで、マイクロストリップ線路では、配線のインピーダンスが、配線の幅、絶縁層の厚さ、及び絶縁層を構成する絶縁材の比誘電率などによって決まる。
【００３５】
そこで、本実施の形態をみてみると、第１の絶縁層１２と第２の絶縁層１８を同じ比誘電率の絶縁材で形成している。そして、表面配線２０と裏面配線２３の幅寸法をそれぞれ低周波電極パッド１０１ａと高周波電極パッド１０１ｂの幅寸法に合わせて形成している。すなわち、基板１０の表面に幅寸法の小さい表面配線２０を形成し、基板１０の裏面に幅寸法の大きい裏面配線２３を形成している。
【００３６】
そのため、裏面配線２３のインピーダンスを表面配線２０と同じ約５０［Ω］にするために、本実施の形態では、第２の絶縁層１８の厚さを第１の絶縁層１２より薄くしている。
【００３７】
すなわち、第１の絶縁層１２と第２の絶縁層１８の厚さを調整することで、基板１０の表面と裏面に幅寸法が異なり、かつほぼ同じインピーダンスを有する表面配線２０と裏面配線２３を形成している。
【００３８】
上記構成の高周波モジュールによれば、基板１０の表面側に第１の回路素子１００ａ、基板１０の裏面側に第２の回路素子１００ｂをそれぞれ搭載し、第１の回路素子１００ａによってベースバンドの低周波信号を処理し、第２の回路素子１００ｂによって伝送用の高周波信号を処理している。
【００３９】
そのため、第１の回路素子１００ａと第２の回路素子１００ｂのように、寸法の異なる電極パッドを有する複数の素子を同じ幅寸法の配線に接続する必要がない。
【００４０】
したがって、配線と電極パッドの接続部分に配線と電極パッドの幅寸法差による段差が小さくなるから、上記接続部分においてインピーダンス不整合が生じるのを抑制することができる。
【００４１】
このように、基板１０の表面側と裏面側に第１の回路素子１００ａと第２の回路素子１００ｂをそれぞれ分けて搭載し、それぞれの素子の電極パッド１０１ａ、１０１ｂに対応した幅寸法の配線２０、２３を形成しているため、配線２０、２３と電極パッド１０１ａ、１０１ｂ間のインピーダンスを整合させるために部材を介在させる必要がない。
【００４２】
その結果、部品点数を増加させることなく、第１の回路素子１００ａの入力インピーダンスと表面配線２０のインピーダンス、及び第２の回路素子１００ｂの入力インピーダンスと裏面配線２３のインピーダンスを整合することができる。
【００４３】
しかも、幅寸法の異なる表面配線２０と裏面配線２３のインピーダンスを同じ５０［Ω］にするために、第１の絶縁層１２と第４絶縁層１８の厚さを変えるという方法を用いているから、インピーダンスの不整合を低減するという本発明の目的を低コストで実現することができる。
【００４４】
さらに、第１の回路素子１００ａと第２の回路素子１００ｂを搭載するために、基板１０の表面と裏面を両方とも使用しているため、高周波モジュールを小型化することができる。
【００４５】
次に、図２を参照しながら本発明の第２の実施の形態について説明する。
【００４６】
図２は、本発明の第２の実施の形態に係る高周波モジュールの構成を示す断面図である。
【００４７】
図２に示すように、本実施の形態に係る高周波モジュールは、第１の実施の形態で使用された、第３の絶縁層１４、内部配線層１５、及び第４の絶縁層１６を有していない。
【００４８】
さらに、第１の接地配線層１３と第２の接地配線層２７の代わりに、接地配線層１１０を用いている。この接地配線層１１０は、表面配線２０と対をなして第１のマイクロストリップ線路２１を構成するとともに、裏面配線２３と対をなして第２のマイクロストリップ線路２４を構成している。
【００４９】
すなわち、本実施の形態の高周波モジュールは、内部に接地配線層１１０を備えた基板１０の表面と裏面にそれぞれ表面配線２０と裏面配線２３を備えた構成となっている。このような構成にしても上記第１の実施の形態とほぼ同じ効果を得ることができるのは言うまでも無い。
【００５０】
なお、本発明は、上記実施の形態そのままに限定されるものではなく、実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
【００５１】
また、実施の形態のように、基板１０の両面側にマイクロストリップ線路を構成する必要はなく、素子が扱う信号の周波数がほぼ同じである場合には、例えば表面側にのみマイクロストリップ線路を設け、同一幅寸法の配線上に上記素子を全て接続してもよい。
【００５２】
【発明の効果】
本発明によれば、装置を大型化することなく、少ない部品数で配線と素子の間のインピーダンスを整合させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る高周波モジュールの構成を示す断面図。
【図２】同実施の形態に係る配線を示し、（ａ）は表面配線の構成を示す概略図、（ｂ）は裏面配線の構成を示す概略図である。
【図３】本発明の第２の実施の形態に係る高周波モジュールの構成を示す断面図。
【符号の説明】
１２…第１の絶縁層、１３…第１の接地配線層、１７…第２の接地配線層、１８…第２の絶縁層、２０…表面配線（第１の配線）、２２…表面電極パッド（第１の電極パッド）、２３…裏面配線（第２の配線）、２５…裏面電極パッド（第２の電極パッド）、１００ａ…第１の回路素子、１００ｂ…第２の回路素子。
Claims (5)
- 接地配線層と、
この接地配線層の表面に第１の絶縁層を介して設けられる第１の配線と、
この第１の配線の先端部に設けられ、上記第１の配線とほぼ同じ幅寸法を有する第１の電極パッドと、
上記接地配線層の裏面に第２の絶縁層を介して設けられ、上記第１の配線とほぼ同じインピーダンスを有するとともに、上記第１の配線と異なる幅寸法を有する第２の配線と、
この第２の配線の先端部に設けられ、上記第２の配線とほぼ同じ幅寸法を有する第２の電極パッドと、
を具備することを特徴とする高周波回路基板。 - 上記第１の配線と第２の配線の幅寸法は、それぞれ上記第１の絶縁層と第２の絶縁層の厚さを調整することで所望の値に設定されていることを特徴とする請求項１記載の高周波回路基板。
- 上記第１の配線と第２の配線の幅寸法は、それぞれ上記第１の絶縁層と第２の絶縁層の誘電率を調整することで所望の値に設定されていることを特徴とする請求項１記載の高周波回路基板。
- 上記接地配線層は、絶縁材によって隔てられた複数の接地配線材料から構成されることを特徴とする請求項１記載の高周波回路基板。
- 接地配線層と、
この接地配線層の表面に第１の絶縁層を介して設けられる第１の配線と、
この第１の配線の先端部に設けられ、上記第１の配線とほぼ同じ幅寸法を有する第１の電極パッドと、
この第１の電極パッド上に搭載される第１の回路素子と、
上記接地配線層の裏面に第２の絶縁層を介して設けられ、上記第１の配線と異なる幅寸法を有するとともに、上記第１の配線とほぼ同じインピーダンスを有する第２の配線と、
この第２の配線の先端部に設けられ、上記第２の配線とほぼ同じ幅寸法を有する第２の電極パッドと、
この第２の電極パッド上に搭載される第２の回路素子と、
を具備することを特徴とする高周波モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003177071A JP2005012123A (ja) | 2003-06-20 | 2003-06-20 | 高周波回路基板及びこれを用いた高周波モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003177071A JP2005012123A (ja) | 2003-06-20 | 2003-06-20 | 高周波回路基板及びこれを用いた高周波モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005012123A true JP2005012123A (ja) | 2005-01-13 |
Family
ID=34099763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003177071A Pending JP2005012123A (ja) | 2003-06-20 | 2003-06-20 | 高周波回路基板及びこれを用いた高周波モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005012123A (ja) |
-
2003
- 2003-06-20 JP JP2003177071A patent/JP2005012123A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443272B2 (en) | Signal transmission structure, circuit board and connector assembly structure | |
| US9748664B2 (en) | Semiconductor device, transmission system, method for manufacturing semiconductor device, and method for manufacturing transmission system | |
| CA2600894A1 (en) | A radio frequency circuit board topology | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| JP2002290139A5 (ja) | ||
| CN113632224A (zh) | 威尔金森分配器 | |
| US8049578B1 (en) | Air loaded stripline | |
| CN110544676A (zh) | 用于射频集成器件封装的发射结构 | |
| US20060082422A1 (en) | Connection structure of high frequency lines and optical transmission module using the connection structure | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JP2571029B2 (ja) | マイクロ波集積回路 | |
| JP2004158553A (ja) | 半導体装置 | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JP2008270363A (ja) | 高周波パッケージ | |
| JP2005012123A (ja) | 高周波回路基板及びこれを用いた高周波モジュール | |
| NO20170411A1 (en) | Patch antenna feed | |
| JPH09283693A (ja) | 高周波半導体装置 | |
| JP3661326B2 (ja) | 印刷配線基板装置 | |
| JP2001127529A (ja) | アンテナ一体型分波器基板 | |
| JPH05275862A (ja) | 高周波回路用配線板 | |
| JP2001088097A (ja) | ミリ波多層基板モジュール及びその製造方法 | |
| JP3297607B2 (ja) | 高周波回路用パッケージ | |
| JP4329702B2 (ja) | 高周波デバイス装置 | |
| JP2003309423A (ja) | アンテナ一体型高周波回路モジュール | |
| JP5720261B2 (ja) | 電子回路及び送受信システム |